

Analog Microelectronics

HS 2024 - Prof. Dr. Paul Zbinden

Autoren: Flurin Brechbühler, Laurin Heitzer, Simone Stitz

https://github.com/flurin-b/AnME

Inhaltsverzeichnis

AnME		2.1 Dotierung
		2.2 MOS-Kapazität
CMOS Technologie	1	2.3 MOS-Transistoren
1.1 Prozessüberblick – Herstellung integrierter Schaltungen	1	2.4 Ausgangskennlinie – Arbeitsbereiche
1.2 Arten von Toleranzen	1	2.5 Transferkennlinie – Ausgangsstrombereiche
1.3 CMOS Bauelemente	1	2.6 Berechnung des Drainstroms
		2.7 Modellierung eines MOS-FET
MOS Transistoren	1	2.8 Bestimmung von Ersatzschaltbildern – Allgemein

AnME

1 CMOS Technologie


1.1 Prozessüberblick - Herstellung integrierter Schaltungen

Die Herstellung integrierter Schaltungen zeichnet sich durch folgende Besonderheiten aus:

- Komplexe Logistik aufgrund einer Vielzahl an Prozessschritten
- Hochgradige Standardisierung
- Teure Infrastruktur und teure Prozesse

Der Prozess läuft in groben Zügen wie folgt ab:

- 1. Sand wird geschmolzen und gereinigt. Daraus wird ein Silizium-Einkristall gezogen.
- 2. Der Einkristall wird in Wafer geschnitten / gesägt.
- 3. Durch wiederholte Oberflächenbeschichtung, Fotolithografie, Ätzen und Dotierung wird der Wafer strukturiert. Dazwischen muss der Wafer jeweils gesäubert werden.
- 4. Die einzelnen Chips auf dem Wafer werden vereinzelt.
- 5. Zur Konfektion werden die Chips in Gehäuse verbaut.
- 6. Um die ICs in Systemen einzusetzen, werden diese auf Leiterplatten verbaut.



Lithographie:

Lichtempfindlicher Lack (Photoresist) wird durch eine Lichtquelle löslich (positiver Photoresist) oder unlöslich (negativer Photoresist) gemacht. Durch Lösen des löslichen Photoresists kann die Oberfläche lokal geschützt werden und so gezielt regionen des Chips geätzt oder beschichtet werden. Zum Ende wird der übrige Lack entfernt und der Vorgang beliebig oft wieder-

Ätzen:

Durch Ätzen kann gezielt Material von freiliegenden Flächen des Wafers entfernt werden Dabei werden folgende Verfahren unterschieden:

Isotrop (Nass oder Plasma): Gleichförmiges Ätzen in alle Richtungen → Bringt die Gefahr des Unterätzens

Anisotrop (Reactive Ion Etching, KOH oder Plasma): Ätzen entlang Kristallrichtungen, z.B. KOH greift die (111)-Ebene kaum an → Ermöglicht steiliere Gräben, MEMS Selektiv: Selektives Ätzen bestimmter Materialien, z.B. HF ätzt SiO₂ aber nicht Si

→ Erlaubt das Ätzen einer Lage ohne beschädigung unterliegender Strukturen

Dotieren:

Beim Dotieren werden gezielt Fremdatome in den Siliziumkristall eingebracht.

Donatoren, also Atome mit einem Valenzelektron mehr als der Halbleiter, verursachen einen Elektronenüberschuss, der Kristall wird n-dotiert.

Akzeptoren, also Atome mit einem Valenzelektron weniger als der Halbleiter, verursachen einen Lochüberschuss, der Kristall wird p-dotiert.

1.1.1 Backend Prozesse

Wafer Sort:

Die Chips werden auf dem Wafer einzeln getestet (Kontaktierung mit Nadeln). Dies ist oft zeitaufwendig → Durch gutes Design sollte diese Zeit minimiert werden.

Der Yield, (prozentualer Anteil funktionaler Chips) hängt dabei von der Chipgrösse ab. Dies, da jeder Defekt bei grossen Chips eine grosse Fläche beeinträchtigt, da jeweils nur ganze Chips funktionsfähig oder defekt sein können.

Yields von 90 % sind meist notwendig, um Profit zu machen.

Assembly and Test:

Die Wafer werden in einzelne Chips getrennt und die funktionierenden Chips in Gehäuse verbaut. Im Gehäuse erfolgt ein Final-Test.

1.2 Arten von Toleranzen

Bei der Herstellung von Wafern werden verschiedene Toleranzen unterschieden:

Devicetoleranz Toleranzen betreffend der Strukturen auf gleichem Chip


Prozesstoleranzen Toleranzen betreffend der Strukturen auf einem Wafer

Lostoleranz Toleranzen innerhalb eines Batches bzw. Los (meist 25, selten bis 50 Wafer)

1.3 CMOS Bauelemente

Mögliche Strukturen und Elemente wie auch die Materialeigenschaften werden im Technologiehandbuch gegeben.

1.3.1 Bipolartransistoren



1.3.2 Kapazitäten (pro Fläche)

$$C = \varepsilon \cdot \frac{A}{d} = \varepsilon_0 \cdot \varepsilon_r \cdot \frac{W \cdot L}{d} = C'' \cdot A$$

$$C'' = \frac{\varepsilon}{d} = \frac{\varepsilon_0 \cdot \varepsilon_r}{d}$$

 $\varepsilon_0 = 8.85 \cdot 10^{-12} \, \mathrm{F \, m^{-1}}$ $\varepsilon_{r.Si. SiO_2} \approx 3.9$ $\varepsilon_{r, \text{Dielektrikum}} \approx 2.9 \text{ (möglichst klein)}$ Spezifische Kapazität Fläche der Kapazität Abstand (fix)

 $[C''] = F m^{-2}$ [d] = m

2 2 2

Metal-Interconnect-Metal-Kondensatoren produzieren sehr kleine Kapazitäten, da die Interconnect-Layers relative dick sind ($d \sim 2.5 \cdot 10^{-7}$ m) und absichtlich aus 'schlechtem' Dielektrikum ($\varepsilon_r \approx 2.9$) bestehen. Die Spannungsfestigkeit ist jedoch höher.

Da Oxidschichten sehr dünn realisiert werden können ($d \sim 2.33 \cdot 10^{-9}$ m) und ein höheres $\varepsilon_r \approx 3.9$ besitzen, benötigen MOS-Kondensatoren im Vergleich zu MIM-Kondensatoren bedeutend weniger Fläche. Somit können grössere Kapazitäts-Werte realisiert werden. Sie besitzen jedoch eine kleinere Spannungsfestigkeit.

1.3.3 Spulen

Spulen sind nur planar möglich und beanspruchen oft viel Platz.

1.3.4 Widerstände (pro quadr. Flächeneinheit)

$R = \rho \frac{L}{A} = \rho \frac{L}{t \cdot W} = R_{\square} \frac{L}{W} = R_{\square} \cdot n_{\square}$

Metall $R_{\square} \approx 0.02...0.08 \,\Omega$ Poly (salicide) $R_{\square} \approx 10 \,\Omega$ Poly (non-salicide) $R_{\square} \approx 100 \,\Omega \,(\text{n+ Poly})$ $R_{\square} \approx 400 \,\Omega \,(\text{p+ Poly})$ n-/p-Diffusion $R_{\square} \approx 100/150\,\Omega$

 $R_{\square} \approx 400/1600 \,\Omega$

Typische Werte:

1.3.5 Parasitäre Effekte

Jedes Bauteil ist von parasitären Effekten betroffen. Diese sind:

- Streukapazitäten und ungewollte Kapazitäten zu anderen Layern
- Wiederstandsbelag des Leitermaterials
- Induktivitätsbelag von 'langen' Leitern
- Toleranzen
- Nichtlinearitäten z.B. die Spannungsabhängigkeit der Kapazitäten von PN-Übergängen

→ Empfehlung: Verhältnisse verwenden, nicht Absolutwerte!

2 MOS Transistoren

2.1 Dotierung


Dotierung: P-dotiert N-dotiert

Unreinheit: Aluminium (HG III) Phosphor / Arsen (HG V)

Majoritätsträger: Elektronen Löcher Minoritätsträger: Löcher Elektronen


2.2 MOS-Kapazität

Minoritätsträger werden an das Gate gezogen. Die entstandene Raumladungszone weist bei ausreichend hoher Gate-Spannung einen Minoritätsträgerüberschuss auf, ist also in der Funktion komplementär zum Substrat dotiert.



2.3 MOS-Transistoren

Werden links und rechts vom MOS-Kondensator komplementär zum Substrat dotierte Regionen (Drain und Source) erstellt, so kann ohne Gatespannung aufgrund der PN-Übergänge kein Strom vom Drain zur Source (oder umgekehrt) fliessen. Wird nun eine Spannung am Gate angelegt, so entsteht die Minoritätsträger-Leitende Raumladungszone - der Kanal. Dieser verbindet Drain und Source, es kann also ein Strom fliessen.



2.3.1 Übersicht und Symbole

Durch Vordotierung des Kanals kann der Transistor ohne Gate-Spannung leitend gemacht werden (Verarmungstyp, selbstleitend). Eine negative Gate-Spannung kann den Kanal dann abschnüren.

→ hier nicht weiter behandelt

Der Bulk wird nur eingezeichnet, wenn dieser nicht mit $V_{\rm DD}$ bzw. $V_{\rm SS}$ verbunden ist. Deshalb werden meist die vereinfachten Symbole verwendet:





selbstleitend		selbstsperrend	
n-Kanal	p-Kanal	n-Kanal	p-Kanal
G S	G B	G B S	G B S
l	Steuerke	ennlinien	
U_{lh} U_{GS}	$I_{ m D}$ $U_{ m th}U_{ m GS}$	$I_{ m D}$ $U_{ m th}$ $U_{ m GS}$	$U_{ m th}$ $U_{ m GS}$
	Ausgangs	kennlinien	
I_{D} U_{DS}	I_{D}	I_{D} U_{DS}	I_{D} U_{DS}


2.3.2 Modelle

In Cadence sind verschiedene Modelle hinterlegt:

Spice Modell 11: Das Modell 11 beinhaltet ca. 100 Parameter und ist entsprechend genau. Spice Modell 1: Vergleichbar mit dem Handrechenmodell, welches zwar weniger genau, dafür aber viel einfacher ist. Dennoch beinhaltet es bereits 40 Parameter.

2.4 Ausgangskennlinie – Arbeitsbereiche

Die Ausgangskennlinie beschreibt den Zusammenhang $I_D = f(V_{DS})\big|_{V_{GS} = \text{konst}}$




Zwei Arbeitsbereiche:

- ungesättig (gesteuerter Widerstand)
- gesättigt (Stromquelle)

Die Sättigungsgrenze $V_{\mathrm{DS,sat}}$ ist abhängig vom Kanalzustand:

- weak inversion:
 - $V_{\rm DS,sat} = V_{\rm eff} \approx 5 \cdot V_{\rm temp} \approx 130 \,\mathrm{mV}$
- strong inversion:
- $V_{\rm DS,sat} = V_{\rm eff} = V_{GS} V_T$

2.5 Transferkennlinie – Ausgangsstrombereiche



Die Transferkennlinie beschreibt den Zusammenhang $I_D = f(V_{GS})$

Dabei werden 5 Ausgangsstombereiche unterschieden. Diese hängen mit dem Kanalzustand zusammen.

Des Weiteren gibt es die Bereiche:

- Sub Threshold: $V_{GS} < V_T$
- Above Threshold: $V_{GS} > V_T$

Ausgangsstrombereiche:

Bereich	Mathem. Charakterisierung	Zugrundeliegender phys. Effekt
LECK	ID erreicht Minimalwert, der nicht	Drain- und Source-Substratdiode haben
	weiter unterschritten werden kann	Leckströme ins Subsstrat
EXP	I_D steigt exponentiell mit V_{GS}	Kanal zeigt weak inversion
MOD	Keine 'handliche' Formel für ID	Kanal zeigt moderate inversion
QUAD	I_D steigt quadratisch mit V_{GS}	Kanal zeigt strong inversion
LIN	I_D steigt annähernd linear mit V_{GS}	Geschwindigkeitssättigung der Ladungsträger im Kanal
	(halb QUAD, halb LIN)	im Kanal (nicht weiter beschleunigbar)

Hinweis: Die Inversion des Kanals beschreibt, wie sehr sich die Polarität geändert ('invertiert') hat. Bei einem n-Kanal FET ist der Kanal ursprünglich p-leidend. Wird der Kanal invertiert, so wird er (schwach, moderat oder start) n-leitend.

2.6 Berechnung des Drainstroms

Die Berechnung des Drainstroms hängt sowohl von Arbeitsbereich (gesättigt / ungesättig), | 3. V_{DS} ermitteln als auch vom Ausgangsstrombereich (bzw. der Kanaliversion) ab!

2.6.1 Strong Inversion

QUAD-Bereich: $|V_H(I_D)| \le |V_{GS}| < |V_L(I_D)|$ bzw. $|I_H| \le |I_D| < |I_L|$

Ohne Berücksichtigung der Kanallängenmodulation: blauen Term = 1 bzw $\lambda = 0$ setzen

Transkonduktanz-Parameter β :

 β ist abhängig davon, ob der Transistor gesättigt ist. In der Praxis wird diese Unterscheidung jedoch **nicht** gemacht. Im **Design** kann β durch das Verhältnis von Kanalbreite W und -länge L beeinflusst werden.

$$\beta = \underbrace{\mu C_{\text{OX}}}_{\beta_0} \frac{W}{L}$$

Kanallängenmodulation λ und Early-Spannung V_E :

Die Kanallängenmodulation beschreibt die Nichtidealität der spannungsgesteurten Stromquelle (im Sättigungsbetrieb). Idealfall: $\lambda = 0 \rightarrow L = \infty$

$$\lambda = \frac{1}{V_E} = \frac{1}{a_E \cdot L}$$

Achtung: V_E ist typischerweise negativ, wird jedoch immer positiv angegeben. Grafisch entspricht V_E der Spannung V_{DS} , bei welcher die Verlängerung der Ausgangskennlinie (Sättigung) die V_{DS} -Achse schneidet.

Body-Effekt:

Der Body-Effekt beschreibt die Abhängigkeit der Schwellenspannung V_T von der Source-Bulk-Spannung V_{SB} als

$$V_T = V_{T0} \pm \Delta V_T$$
 mit $\Delta V_T = \gamma \left(\sqrt{|V_{SB}| + |2\Phi_F|} - \sqrt{|2\Phi_F|} \right)$

- → Body-Effekt nur wirksam, wenn $V_{SB} \neq 0 V$
- \rightarrow Reminder: Bulk nur gezeichnet, wenn nicht auf V_{DD} oder V_{SS}

Das Fermi-Potential Φ_F ist prozess- wie auch temperaturabhängig. Zudem ist es abhängig von der Dotierungsstärke.

$$\Phi_F = \frac{kT}{q} \ln \left(\frac{N_A}{n_i} \right) \qquad \begin{array}{c} n_i \\ N_A \\ N_A \end{array} \qquad \begin{array}{c} \text{Intrinsische ladungsdichte von Silizium} \\ N_A \\ \text{Ladungsdichte der Akzeptoren} \\ \text{Body-Effekt-Konstante} \\ T \\ \text{Absolute Temperatur} \\ N_A \\ \text{Solute Temperatur} \\ N_A \\ \text{Solute Temperatur} \\ \text{Boltzmann-Konstante } 1.380\,649 \cdot 10^{-23}\,\text{J K}^{-1} \\ \text{Popositeriung} \\ N_A \\ \text{Elementarladung } 1.602 \cdot 10^{-19}\,\text{C} \\ \end{array}$$

2.6.2 Weak Inversion

EXP-Bereich: $|V_K(I_D)| < |V_{GS}| \le |V_M(I_D)|$ bzw. $|I_K| < |I_D| \le |I_M|$

	Ungesättigt: $ V_{DS} < V_{GS} - V_T $	Gesättigt: $ V_{DS} \ge V_{GS} - V_T $
NMOS:	$I_D = I_M \cdot e^{\frac{V_{GS} - V_M}{n_M \cdot V_{\text{temp}}}} \cdot (1 - e^{-\frac{V_{DS}}{V_{\text{temp}}}}) \cdot (1 + \lambda \cdot \Delta V_{DS})$	$I_D = I_M \cdot e^{\frac{V_{GS} - V_M}{n_M \cdot V_{\text{temp}}}} \cdot (1 + \lambda \cdot \Delta V_{DS})$
PMOS:	$I_D = I_M \cdot e^{-\frac{V_{GS} - V_M}{n_M \cdot V_{temp}}} \cdot (1 - e^{\frac{V_{DS}}{V_{temp}}}) \cdot (1 - \lambda \cdot \Delta V_{DS})$	$I_D = I_M \cdot e^{-\frac{V_{GS} - V_M}{n_M \cdot V_{\text{temp}}} \cdot (1 - \lambda \cdot \Delta V_{DS})}$

Ohne Berücksichtigung der **Kanallängenmodulation:** blauen Term = 1 bzw $\lambda = 0$ setzen

Parameter der Formel:

 $V_{\text{temp}} = \frac{kT}{q} \approx 86.2 \,\mu\text{V K}^{-1} \cdot T$ Temparaturspannung

(Spezifischer Drainstrom) $I_M = \frac{W}{L} I'_M = \frac{W}{L} I_{M,0}$ Subthreshold Slope Factor $n_M = 1 + \frac{\gamma}{2\sqrt{V_{SB} + \Phi_0}}$ mit $\Phi_0 = 2\Phi_F \approx 0.6 \text{ V}$

Kanallängenmodulation $\lambda = \frac{1}{V_F} \approx \frac{1}{a_F L}$

2.6.3 Bereiche ohne Berechnungsformeln

In den drei verbleibenden Bereichen sind **keine Berechnungsformeln für** I_D vorhanden.

l	Bereich	Grenzen	Im MOD-Bereich (moderate inversion) lie-
	LECK	$V_K(I_D) < V_{GS} < V_M(I_D)$	fern die Formeln der weak bzw. strong in-
	MOD	$V_M(I_D) < V_{GS} < V_H(I_D)$	version katastrophal falsche Resultate!
		$V_H(I_D) = V_T(I_D) + x_H(I_D)$	Es ist daher enorm wichtig, den Arbeitsbe-
	LIN	$V_L(I_D) < V_{GS}$	reich des Transistors korrekt zu bestimmen.

2.7 Modellierung eines MOS-FET

2.7.1 Modellieren im Arbeitspunkt

Der Transistor ist sehr komplex. Daher wird er in einem Arbeitspunkt folgendermassen vereinfacht und modelliert:

- 1. Definieren des Arbeitspunkts
- 2. Linearisierung im Arbeitspunkt mittels Ersatzschaltung
- Mit den linearisierten Grössen rechnen

2.7.2 Bestimmung des Arbeitspunkts

Um den Zustand eines MOS-FET zu bestimmen, wird wie folgt vorgegangen:


- **1.** V_{GS} bestimmen
- 2. Ausgangsstrombereich mittels V_{GS} bestimmen

 $|V_{GS}| \ge V_H \to \text{ strong inversion}$ $|V_{GS}| \le V_M \to \text{ weak inversion}$

- **4.** $V_{DS,\text{sat}}$ ausrechnen (Strombereich beachten) strong inversion: $V_{DS,\text{sat}} = V_{GS} - V_T$ weak inversion: $V_{DS,\text{sat}} \approx 5 \cdot V_{\text{temp}} \approx 130 \,\text{mV}$
- 5. Ausgangsspannungsbereich durch vergleich von $|V_{DS}|$ mit $|V_{DS,sat}|$ ermitteln $|V_{DS}| < |V_{DS,sat}| \rightarrow ungesättigt$
- $|V_{DS}| > |V_{DS,sat}| \rightarrow \text{gesättigt}$

2.7.3 Kleinsignalersatzschlatungen des FET

Pi-Ersatzschaltung (niederfrequenz):



- ideale spannungsgesteurte Stromquelle: $I_D = f(V_{GS})$
- Berücksichtigung von Kanallängenmodulation: g₀ bzw. r_{DS}
- Berücksichtigung von Body-Effekt: $g_{mb} \cdot V_{SB}$

2.8 Bestimmung von Ersatzschaltbildern – Allgemein

2.8.1 Grosssignalersatzschaltung

Zur Bestimmung des Arbeitspunkts bzw. aller Gleichspannungen.

AC-Spannungsquellen durch Kurzschlüsse ersetzen.

AC-Stromquellen durch Unterbrüche ersetzen.

Kondensatoren durch Unterbrüche ersetzen.

Spulen durch Kurzschlüsse ersetzen.

2.8.2 Kleinsignalersatzschaltung

Zur Berechnung von Verstärkungsfaktoren und Eingangswiderständen für AC-Signale.

DC-Spannungsquellen durch Kurzschlüsse ersetzen.

DC-Stromquellen durch Unterbrüche ersetzen.

Nichtlineare Bauteile durch deren Kleinsignalersatzschaltbild ersetzen.

Koppel- und Bypass-Kondensatoren durch Kurzschlüsse ersetzen.