



V1.0.20250502

# Analog Microelectronics

HS 2024 – Prof. Dr. Paul Zbinden

Autoren: Flurin Brechbühler, Laurin Heitzer, Simone Stitz

<https://github.com/flurin-b/AnME>

## Inhaltsverzeichnis

<b>I</b>	<b>AnME</b>	<b>2</b>		
<b>1</b>	<b>CMOS Technologie</b>	<b>2</b>		
1.1	Prozessüberblick – Herstellung integrierter Schaltungen	2		
1.2	Arten von Toleranzen	2		
1.3	CMOS Bauelemente	2		
<b>2</b>	<b>MOS Transistoren</b>	<b>2</b>		
2.1	Dotierung	2		
2.2	MOS-Kapazität	2		
2.3	MOS-Transistoren	2		
2.4	Ausgangskennlinie – Arbeitsbereiche	3		
2.5	Transferkennlinie – Ausgangsstrombereiche	3		
2.6	Berechnung des Drainstroms	3		
2.7	Modellierung eines MOS-FET in einem Arbeitspunkt	3		
2.8	Kleinsignalparameter	3		
2.9	Zusammenhänge	4		
2.10	Grosssignalanalyse / AP-Bestimmung	4		
2.11	Kleinsignalanalyse	4		
<b>3</b>	<b>MOSFET Grundsaltungen</b>	<b>4</b>		
3.1	Einsatzgebiete und Eigenschaften	4		
3.2	Dimensionierung einer Gundsaltung – Vorgehen	4		
3.3	Source-Schaltung	4		
3.4	Gate-Schaltung	4		
3.5	Drain-Schaltung (Source-Follower)	4		
3.6	Eingangs- und Ausgangswiderstände	5		
<b>4</b>	<b>MOS Diode</b>	<b>5</b>		
4.1	Gegenüberstellung Diodentypen	5		
4.2	Arbeitsbereich der MOS Diode	5		
4.3	Arbeitspunkteinstellung	5		
4.4	Kleinsignalersatzschaltung	5		
4.5	Anwendungen	5		
<b>5</b>	<b>MOS Stromquelle</b>	<b>5</b>		
5.1	Stromquelle – Grundsaltungen	5		
5.2	Kaskoden	5		
<b>6</b>	<b>MOS Stromspiegel</b>	<b>6</b>		
6.1	Widlar Stromspiegel (Einfache Stromspiegel)	6		
6.2	Anwendungen von Stromspiegeln	6		
6.3	Mehrfachstromspiegel	6		
6.4	Wilson-Stromspiegel (3-Transistor-Schaltung)	6		
6.5	Verbesserter Wilson-Stromspiegel / Kaskoden-Stromspiegel	6		
6.6	Stromspiegel mit geregelter Kaskode	7		
6.7	Gegenüberstellung der Stromspiegel	7		
<b>7</b>	<b>Einstufige MOS-Verstärker</b>	<b>7</b>		
7.1	Analyse von MOS-Verstärkern	7		
7.2	Widerstandslast	7		
7.3	Diodenlast	7		
7.4	Stromquellenlast	7		
7.5	Stromumlenkung	7		
7.6	Kaskode	7		
7.7	Wide-Swing Kaskode	7		
7.8	Gefaltete Kaskode	7		
7.9	Verstärker mit parallelem Eingang	7		
<b>8</b>	<b>Frequenzverhalten</b>	<b>7</b>		
8.1	Parasitäre Kapazitäten in MOS-Transistoren	8		
8.2	Miller-Approximation / Miller-Effekt	8		
8.3	Frequenzverhalten durch Zero Value Time Constant Analysis	8		


1 CMOS Technologie

1.1 Prozessüberblick – Herstellung integrierter Schaltungen

Die Herstellung integrierter Schaltungen zeichnet sich durch folgende Besonderheiten aus:

- Komplexe Logistik aufgrund einer Vielzahl an Prozessschritten
- Hochgradige Standardisierung
- Teure Infrastruktur und teure Prozesse

- Der Prozess läuft in groben Zügen wie folgt ab:
1. Sand wird geschmolzen und gereinigt. Daraus wird ein Silizium-Einkristall gezogen.
  2. Der Einkristall wird in Wafer geschnitten / gesägt.
  3. Durch wiederholte Oberflächenbeschichtung, Fotolithografie, Ätzen und Dotierung wird der Wafer strukturiert. Dazwischen muss der Wafer jeweils gesäubert werden.
  4. Die einzelnen Chips auf dem Wafer werden vereinzelt.
  5. Zur Konfektion werden die Chips in Gehäuse verbaut.
  6. Um die ICs in Systemen einzusetzen, werden diese auf Leiterplatten verbaut.



**Lithographie:**  
Lichtempfindlicher Lack (Photoresist) wird durch eine Lichtquelle löslich (positiver Photoresist) oder unlöslich (negativer Photoresist) gemacht. Durch Lösen des löslichen Photoresists kann die Oberfläche lokal geschützt werden und so gezielt regionen des Chips geätzt oder beschichtet werden. Zum Ende wird der übrige Lack entfernt und der Vorgang beliebig oft wiederholt.

**Ätzen:**  
Durch Ätzen kann gezielt Material von freiliegenden Flächen des Wafers entfernt werden. Dabei werden folgende Verfahren unterschieden:  
**Isotrop (Nass oder Plasma):** Gleichförmiges Ätzen in alle Richtungen → Bringt die Gefahr des Unterätzens  
**Anisotrop (Reactive Ion Etching, KOH oder Plasma):** Ätzen entlang Kristallrichtungen, z.B. KOH greift die (111)-Ebene kaum an → Ermöglicht steilere Gräben, MEMS  
**Selektiv:** Selektives Ätzen bestimmter Materialien, z.B. HF ätzt SiO<sub>2</sub> aber nicht Si → Erlaubt das Ätzen einer Lage ohne Beschädigung unterliegender Strukturen

**Dotieren:**  
Beim Dotieren werden gezielt Fremdatome in den Siliziumkristall eingebracht.  
**Donatoren,** also Atome mit einem Valenzelektron mehr als der Halbleiter, verursachen einen Elektronenüberschuss, der Kristall wird **n-dotiert**.  
**Akzeptoren,** also Atome mit einem Valenzelektron weniger als der Halbleiter, verursachen einen Lochüberschuss, der Kristall wird **p-dotiert**.

1.1.1 Backend Prozesse

**Wafer Sort:**  
Die Chips werden auf dem Wafer einzeln getestet (Kontaktierung mit Nadeln). Dies ist oft zeitaufwendig → Durch gutes Design sollte diese Zeit minimiert werden.  
Der Yield, (prozentualer Anteil funktionaler Chips) hängt dabei von der Chipgröße ab. Dies, da jeder Defekt bei grossen Chips eine grosse Fläche beeinträchtigt, da jeweils nur ganze Chips funktionsfähig oder defekt sein können.  
Yields von 90 % sind meist notwendig, um Profit zu machen.

**Assembly and Test:**  
Die Wafer werden in einzelne Chips getrennt und die funktionierenden Chips in Gehäuse verbaut. Im Gehäuse erfolgt ein Final-Test.


1.2 Arten von Toleranzen

Bei der Herstellung von Wafern werden verschiedene Toleranzen unterschieden:  
**Devicetoleranz** Toleranzen betreffend der Strukturen auf gleichem Chip  
**Prozesstoleranzen** Toleranzen betreffend der Strukturen auf einem Wafer  
**Lostoleranz** Toleranzen innerhalb eines Batches bzw. Los (meist 25, selten bis 50 Wafer)

1.3 CMOS Bauelemente

Mögliche Strukturen und Elemente wie auch die Materialeigenschaften werden im **Technologiehandbuch** gegeben.

1.3.1 Bipolartransistoren



1.3.2 Kapazitäten (pro Fläche)

$$C = \epsilon \cdot \frac{A}{d} = \epsilon_0 \cdot \epsilon_r \cdot \frac{W \cdot L}{d} = C'' \cdot A$$

$\epsilon_0 = 8.85 \cdot 10^{-12} \text{ F m}^{-1}$   
 $\epsilon_r, \text{Si, SiO}_2 \approx 3.9$   
 $\epsilon_r, \text{Dielektrikum} \approx 2.9$  (möglichst klein)

$$C'' = \frac{\epsilon}{d} = \frac{\epsilon_0 \cdot \epsilon_r}{d}$$

Spezifische Kapazität [C''] = F m<sup>-2</sup>  
Fläche der Kapazität [A] = m<sup>2</sup>  
Abstand (fix) [d] = m

**MIM:**  
Metal-Interconnect-Metal-Kondensatoren produzieren **sehr kleine Kapazitäten**, da die Interconnect-Layers relativ dick sind ( $d \sim 2.5 \cdot 10^{-7} \text{ m}$ ) und absichtlich aus 'schlechtem' Dielektrikum ( $\epsilon_r \approx 2.9$ ) bestehen. Die Spannungsfestigkeit ist jedoch höher.

**MOS:**  
Da Oxidschichten sehr dünn realisiert werden können ( $d \sim 2.33 \cdot 10^{-9} \text{ m}$ ) und ein höheres  $\epsilon_r \approx 3.9$  besitzen, benötigen MOS-Kondensatoren im Vergleich zu MIM-Kondensatoren bedeutend weniger Fläche. Somit können grössere Kapazitäts-Werte realisiert werden. Sie besitzen jedoch eine kleinere Spannungsfestigkeit.

**1.3.3 Spulen**  
Spulen sind nur planar möglich und beanspruchen oft viel Platz.

**1.3.4 Widerstände (pro quadr. Flächeneinheit)**

$$R = \rho \frac{L}{A} = \rho \frac{L}{t \cdot W} = R_{\square} \frac{L}{W} = R_{\square} \cdot n_{\square}$$
$$R_{\square} = \frac{\rho}{t}$$

**Typische Werte:**

Metall	$R_{\square} \approx 0.02 \dots 0.08 \Omega$
Poly (salicide)	$R_{\square} \approx 10 \Omega$
Poly (non-salicide)	$R_{\square} \approx 100 \Omega$ (n+ Poly)
	$R_{\square} \approx 400 \Omega$ (p+ Poly)
n- / p-Diffusion	$R_{\square} \approx 100/150 \Omega$
n- / p-Well	$R_{\square} \approx 400/1600 \Omega$

**1.3.5 Parasitäre Effekte**  
Jedes Bauteil ist von parasitären Effekten betroffen. Diese sind:

- Streukapazitäten und ungewollte Kapazitäten zu anderen Layern
- Widerstandsbelag des Leitermaterials
- Induktivitätsbelag von 'langen' Leitern
- Toleranzen
- Nichtlinearitäten z.B. die Spannungsabhängigkeit der Kapazitäten von PN-Übergängen

→ **Empfehlung: Verhältnisse verwenden, nicht Absolutwerte!**


2 MOS Transistoren

2.1 Dotierung

<b>Dotierung:</b>	N-dotiert	P-dotiert
<b>Unreinheit:</b>	Aluminium (HG III)	Phosphor / Arsen (HG V)
<b>Majoritätsträger:</b>	Elektronen	Löcher
<b>Minoritätsträger:</b>	Löcher	Elektronen


2.2 MOS-Kapazität

Minoritätsträger werden an das Gate gezogen. Die entstandene Raumladungszone weist bei ausreichend hoher Gate-Spannung einen Minoritätsträgerüberschuss auf, ist also in der Funktion **komplementär** zum Substrat dotiert.



2.3 MOS-Transistoren



Werden links und rechts vom MOS-Kondensator komplementär zum Substrat dotierte Regionen (Drain und Source) erstellt, so kann ohne Gatespannung aufgrund der PN-Übergänge kein Strom vom Drain zur Source (oder umgekehrt) fließen. Wird nun eine Spannung am Gate angelegt, so entsteht die Minoritätsträger-Leitende Raumladungszone - der Kanal. Dieser verbindet Drain und Source, es kann also ein Strom fließen.



2.3.1 Übersicht und Symbole

Durch Vordotierung des Kanals kann der Transistor ohne Gate-Spannung leitend gemacht werden (Verarmungstyp, selbstleitend). Eine negative Gate-Spannung kann den Kanal dann abschnüren.  
→ hier nicht weiter behandelt

**Der Bulk wird nur eingezeichnet, wenn dieser nicht mit V<sub>DD</sub> bzw. V<sub>SS</sub> verbunden ist.** Deshalb werden meist die vereinfachten Symbole verwendet:




2.3.2 Modelle

In Cadence sind verschiedene Modelle hinterlegt:  
**Spice Modell 11:** Das Modell 11 beinhaltet ca. 100 Parameter und ist entsprechend genau.  
**Spice Modell 11:** Das Modell 11 beinhaltet ca. 100 Parameter und ist entsprechend genau.  
**Spice Modell 1:** Vergleichbar mit dem Handrechenmodell, welches zwar weniger genau, dafür aber viel einfacher ist. Dennoch beinhaltet es bereits 40 Parameter.


2.4 Ausgangskennlinie – Arbeitsbereiche

Die Ausgangskennlinie beschreibt den Zusammenhang  $I_D = f(V_{DS})|_{V_{GS}=\text{konst}}$



- Zwei Arbeitsbereiche:
- ungesättigt (gesteuerter Widerstand)
  - gesättigt (Stromquelle)
- Die Sättigungsgrenze  $V_{DS,sat}$  ist abhängig vom **Kanalzustand**:
- **weak inversion:**  
 $V_{DS,sat} = V_{eff} \approx 5 \cdot V_{temp} \approx 130 \text{ mV}$
  - **strong inversion:**  
 $V_{DS,sat} = V_{eff} = V_{GS} - V_T$

2.5 Transferkennlinie – Ausgangsstrombereiche



Die Transferkennlinie beschreibt den Zusammenhang  $I_D = f(V_{GS})$

Dabei werden **5 Ausgangsstrombereiche** unterschieden. Diese hängen mit dem **Kanalzustand** zusammen.

Des Weiteren gibt es die Bereiche:

- Sub Threshold:  $V_{GS} < V_T$
- Above Threshold:  $V_{GS} > V_T$

Ausgangsstrombereiche:

Bereich	Mathem. Charakterisierung	Zugrundeliegender phys. Effekt
LECK	$I_D$ erreicht Minimalwert, der nicht weiter unterschritten werden kann	Drain- und Source-Substratdiode haben Leckströme ins Substrat
EXP	$I_D$ steigt exponentiell mit $V_{GS}$	Kanal zeigt <b>weak inversion</b>
MOD	Keine 'handliche' Formel für $I_D$	Kanal zeigt <b>moderate inversion</b>
QUAD	$I_D$ steigt quadratisch mit $V_{GS}$	Kanal zeigt <b>strong inversion</b>
LIN	$I_D$ steigt annähernd linear mit $V_{GS}$ (halb QUAD, halb LIN)	Geschwindigkeitssättigung der Ladungsträger im Kanal im Kanal (nicht weiter beschleunigbar)

**Hinweis:** Die Inversion des Kanals beschreibt, wie sehr sich die Polarität geändert ('invertiert') hat. Bei einem n-Kanal FET ist der Kanal ursprünglich p-leitend. Wird der Kanal invertiert, so wird er (schwach, moderat oder stark) n-leitend.

2.6 Berechnung des Drainstroms

Die Berechnung des Drainstroms hängt sowohl von Arbeitsbereich (gesättigt / ungesättigt), als auch vom Ausgangsstrombereich (bzw. der Kanalversion) ab!

2.6.1 Strong Inversion

QUAD-Bereich:  $|V_H(I_D)| \leq |V_{GS}| < |V_L(I_D)|$  bzw.  $|I'_H| \leq |I'_D| < |I'_L|$

	Ungesättigt: $ V_{DS}  <  V_{GS} - V_T $	Gesättigt: $ V_{DS}  \geq  V_{GS} - V_T $
NMOS:	$I_D = \beta \cdot \left[ (V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2} \right] \cdot (1 + \lambda \cdot \Delta V_{DS})$	$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 \cdot (1 + \lambda \cdot \Delta V_{DS})$
PMOS:	$I_D = -\beta \cdot \left[ (V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2} \right] \cdot (1 - \lambda \cdot \Delta V_{DS})$	$I_D = -\frac{\beta}{2} (V_{GS} - V_T)^2 \cdot (1 - \lambda \cdot \Delta V_{DS})$

Ohne Berücksichtigung der **Kanallängenmodulation**: **blauen Term = 1** bzw  $\lambda = 0$  setzen

**Transkonduktanz-Parameter  $\beta$ :**

$\beta$  ist abhängig davon, ob der Transistor gesättigt ist. In der Praxis wird diese Unterscheidung jedoch **nicht** gemacht. Im **Design** kann  $\beta$  durch das Verhältnis von Kanalbreite  $W$  und -länge  $L$  beeinflusst werden.

$$\beta = \mu C_{OX} \frac{W}{L}$$

Kanallängenmodulation  $\lambda$  und Early-Spannung  $V_E$ :

Die Kanallängenmodulation beschreibt die Nichtidealität der spannungsgesteuerten Stromquelle (im Sättigungsbetrieb).

$$\lambda = \frac{1}{V_E + V_{DS,sat}} \approx \frac{1}{V_E} \approx \frac{1}{a_E \cdot L}$$

Idealfall:  $\lambda = 0 \rightarrow L = \infty$

**Achtung:**  $V_E$  ist typischerweise negativ, wird jedoch **immer positiv angegeben**. Grafisch entspricht  $V_E$  der Spannung  $V_{DS}$ , bei welcher die Verlängerung der Ausgangskennlinie (Sättigung) die  $V_{DS}$ -Achse schneidet.

Body-Effekt:

Der Body-Effekt beschreibt die **Abhängigkeit der Schwellenspannung  $V_T$**  von der Source-Bulk-Spannung  $V_{SB}$  als

$$V_T = V_{T0} \pm \Delta V_T \quad \text{mit} \quad \Delta V_T = \gamma \left( \sqrt{|V_{SB}| + |2\Phi_F|} - \sqrt{|2\Phi_F|} \right)$$

→ **Body-Effekt nur wirksam, wenn  $V_{SB} \neq 0 \text{ V}$**

→ Reminder: Bulk nur gezeichnet, wenn nicht auf  $V_{DD}$  oder  $V_{SS}$

Das Fermi-Potential  $\Phi_F$  ist prozess- wie auch temperaturabhängig. Zudem ist es abhängig von der Dotierungsstärke.

$\Phi_F = \frac{kT}{q} \ln\left(\frac{N_A}{n_i}\right)$	$n_i$	Intrinsische Ladungsdichte von Silizium
$\gamma_N \stackrel{n\text{-Dotierung}}{\approx} 1.46 \sqrt{V}$	$N_A$	Ladungsdichte der Akzeptoren
$\gamma_P \stackrel{p\text{-Dotierung}}{\approx} 1.08 \sqrt{V}$	$\gamma$	Body-Effekt-Konstante
	$T$	<b>Absolute</b> Temperatur
	$k$	Boltzmann-Konstante $1.380\,649 \cdot 10^{-23} \text{ J K}^{-1}$
	$q$	Elementarladung $1.602 \cdot 10^{-19} \text{ C}$

2.6.2 Weak Inversion

EXP-Bereich:  $|V_K(I_D)| < |V_{GS}| \leq |V_M(I_D)|$  bzw.  $|I'_K| < |I'_D| \leq |I'_M|$

	Ungesättigt: $ V_{DS}  <  V_{GS} - V_T $	Gesättigt: $ V_{DS}  \geq  V_{GS} - V_T $
NMOS:	$I_D = I_M \cdot e^{\frac{V_{GS}-V_M}{n_M V_{temp}}} \cdot (1 - e^{-\frac{V_{DS}}{V_{temp}}}) \cdot (1 + \lambda \cdot \Delta V_{DS})$	$I_D = I_M \cdot e^{\frac{V_{GS}-V_M}{n_M V_{temp}}} \cdot (1 + \lambda \cdot \Delta V_{DS})$
PMOS:	$I_D = I_M \cdot e^{-\frac{V_{GS}-V_M}{n_M V_{temp}}} \cdot (1 - e^{\frac{V_{DS}}{V_{temp}}}) \cdot (1 - \lambda \cdot \Delta V_{DS})$	$I_D = I_M \cdot e^{-\frac{V_{GS}-V_M}{n_M V_{temp}}} \cdot (1 - \lambda \cdot \Delta V_{DS})$

Ohne Berücksichtigung der **Kanallängenmodulation**: **blauen Term = 1** bzw  $\lambda = 0$  setzen

Parameter der Formel:

Temperaturspannung	$V_{temp} = \frac{kT}{q} \approx 86.2 \mu\text{V K}^{-1} \cdot T$
(Spezifischer Drainstrom)	$I_M = \frac{W}{L} I'_M = \frac{W}{L} I_{M,0}$
Subthreshold Slope Factor	$n_M = 1 + \frac{\gamma}{2\sqrt{V_{SB} + \Phi_0}}$ mit $\Phi_0 = 2\Phi_F \approx 0.6 \text{ V}$
Kanallängenmodulation	$\lambda = \frac{1}{V_E} \approx \frac{1}{a_E L}$

2.6.3 Bereiche ohne Berechnungsformeln

In den drei verbleibenden Bereichen sind **keine Berechnungsformeln für  $I_D$**  vorhanden.

Bereich	Grenzen	
LECK	$V_K(I_D) < V_{GS} < V_M(I_D)$	Im MOD-Bereich (moderate inversion) liefern die Formeln der weak bzw. strong inversion katastrophal falsche Resultate!  Es ist daher enorm wichtig, den Arbeitsbereich des Transistors korrekt zu bestimmen.
MOD	$V_M(I_D) < V_{GS} < V_H(I_D)$	
	$V_H(I_D) = V_T(I_D) + x_H(I_D)$	
LIN	$V_L(I_D) < V_{GS}$	

2.7 Modellierung eines MOS-FET in einem Arbeitspunkt

Der Transistor ist sehr komplex. Daher wird er **in einem Arbeitspunkt** folgendermassen vereinfacht und modelliert:

1. Definieren des Arbeitspunkts mittels **Grosssignalersatzschaltung** (2.10.1)
2. Linearisierung im Arbeitspunkt mittels **Kleinsignalersatzschaltung** (2.7.2 / 2.11.1)
3. Linearisierte **Kleinsignalparameter** bestimmen (2.8) und damit weiterrechnen


2.7.1 Bestimmung des Arbeitspunkts

Um den 'Zustand' eines MOS-FET zu bestimmen, wird wie folgt vorgegangen:

1.  $V_{GS}$  bestimmen
2. Ausgangsstrombereich mittels  $V_{GS}$  bestimmen  
 $|V_{GS}| \geq |V_H| \rightarrow$  strong inversion  
 $|V_{GS}| \leq |V_M| \rightarrow$  weak inversion
3.  $V_{DS}$  ermitteln
4.  $V_{DS,sat}$  ausrechnen (Strombereich beachten)  
strong inversion:  $V_{DS,sat} = V_{GS} - V_T$   
weak inversion:  $V_{DS,sat} \approx 5 \cdot V_{temp} \approx 130 \text{ mV}$
5. Ausgangsspannungsbereich durch Vergleich von  $|V_{DS}|$  mit  $|V_{DS,sat}|$  ermitteln  
 $|V_{DS}| < |V_{DS,sat}| \rightarrow$  ungesättigt  
 $|V_{DS}| > |V_{DS,sat}| \rightarrow$  gesättigt


2.7.2 Kleinsignalersatzschaltungen des FET

**Niederfrequenz (Pi-Ersatzschaltung):**



- Ideale spannungsgesteuerte Stromquelle:  $I_D = f(V_{GS})$
- Berücksichtigung von Kanallängenmodulation:  $g_o$  bzw.  $r_{DS}$
- Berücksichtigung von Body-Effekt:  $g_{mb} \cdot V_{SB}$

**Hochfrequenz:**



Wenn Source und Bulk verbunden sind werden

- $C_{GB}$  und  $C_{GS}$  parallel geschaltet und
- $C_{SB}$  kurzgeschlossen.

2.8 Kleinsignalparameter

Die Kleinsignalparameter bilden eine Vereinfachung (**Linearisierung**) in einem Arbeitspunkt. Sie berechnen sich daher allgemein folgendermassen aus der Ableitung

$$g_m = \frac{d}{dV_{GS}} I_D \quad g_o = \frac{1}{r_{DS}} = \frac{d}{dV_{DS}} I_D \quad g_{mb} = \frac{d}{dV_{SB}} I_D$$

Für die beiden Kanalzustände, in welchen Formeln für die Handrechnung verfügbar sind, gibt es auch hier handliche Formeln für die Berechnung der Kleinsignalparameter.

Die Bezeichnung der einzelnen Parameter gilt sowohl für strong inversion als auch für weak inversion.

$g_m$	Transkonduktanz (Stromquellenbetrieb) → Mass für Verstärkung des Transistors
$g_{mb}$	Body-Transkonduktanz → Beschreibt Wirkung des Body-Effekts
$g_o$	Ausgangsleitwert (Stromquellenbetrieb) → beschreibt Kanallängenmodulation
$r_{DS0}$	Kleinstmöglicher Ausgangswiderstand bzw. <b>Einschaltwiderstand bei <math>V_{DS} = 0</math></b> → Nur im Widerstandsbetrieb interessant

**Hinweis:** Folgende Formel gelten für nMOS Transistoren. Für pMOS Transistoren müssen jeweils **überall Beträge eingesetzt werden (ausser bei Technologieparametern)** und bei Bedarf beim Gesamtergebn ein Minus ergänzt werden.

2.8.1 Strong Inversion

Equations for Strong Inversion:  $g_m = \mu C_{ox} \frac{W}{L} (V_{GS} - V_T)$ ,  $g_{mb} = -g_m \frac{\gamma}{2 \sqrt{|V_{SB}| + |\Phi_F|}}$ ,  $g_o = \frac{1}{r_{DS}} = \mu C_{ox} \frac{W}{L} ((V_{GS} - V_T) - V_{DS})$ ,  $g_o = \frac{1}{r_{DS}} = \lambda \cdot I_{D,sat} = \frac{I_D}{V_E + V_{DS}} \approx \frac{I_D}{a_E \cdot L + V_{DS}}$

2.8.2 Weak Inversion

Equations for Weak Inversion:  $g_m = \frac{I_D}{n_M \cdot V_{temp}}$ ,  $g_{mb} = -g_m \frac{\gamma}{2 \sqrt{|V_{SB}| + |\Phi_F|}}$ ,  $g_o = \frac{1}{r_{DS}} = \frac{V_{temp}}{I_{D\infty}}$ ,  $g_o = \frac{1}{r_{DS}} = \lambda \cdot I_{D,sat} = \frac{I_D}{V_E + V_{DS}} \approx \frac{I_D}{a_E \cdot L + V_{DS}}$

2.9 Zusammenhänge

g\_m ist in der Weak Inversion unabhängig der Geometrie. Es ist für einen gegebenen Drainstrom möglich, Transistoren, die in Weak Inversion wie auch welche, die in Strong Inversion sind herzustellen. Das g\_m steigt beim Transistor in Strong Inversion

2.10 Grosssignalanalyse / AP-Bestimmung

Die Grosssignalanalyse untersucht das Verhalten der Schaltung im Zeitbereich und hat folgende Eigenschaften:

- Berücksichtigung aller Nichtlinearitäten bei beliebig grossen Signalen
- Simulationen: Transient, DC-Arbeitspunkt, DC-Transferkennlinie
- Handrechnung: Bestimmung des Arbeitspunkts mittels Grosssignalersatzschaltung

2.10.1 Grosssignalersatzschaltung

Zur Bestimmung des Arbeitspunkts bzw. aller Gleichspannungen. AC-Spannungsquellen durch Kurzschlüsse ersetzen. AC-Stromquellen durch Unterbrüche ersetzen. Kondensatoren durch Unterbrüche ersetzen. Spulen durch Kurzschlüsse ersetzen.

2.11 Kleinsignalanalyse

Die Kleinsignalanalyse untersucht das Verhalten der Schaltung im Frequenzbereich und hat folgende Eigenschaften:

- Betrachtung von Signalen mit kleiner Amplitude
- Simulationen: AC-Analyse, Transfer-Funktion
- Handrechnung: Rechnung mit linearen Grössen gemäss Kleinsignalersatzschaltung

2.11.1 Kleinsignalersatzschaltung

Zur Berechnung von Verstärkungsfaktoren und Eingangswiderständen für AC-Signale. DC-Spannungsquellen durch Kurzschlüsse ersetzen. DC-Stromquellen durch Unterbrüche ersetzen. Nichtlineare Bauteile durch deren Kleinsignalersatzschaltbild ersetzen. Koppel- und Bypass-Kondensatoren durch Kurzschlüsse ersetzen.

3 MOSFET Grundschaltungen

Es werden drei Grundschaltungen unterschieden. Diese werden jeweils durch deren Common-Anschluss benannt.

Table with 4 columns: Schaltung, Source-Schaltung, Gate-Schaltung, Drain-Schaltung. Rows: Common, Eingang, Ausgang.

Hinweis: Die Drain-Schaltung wird auch Source-Follower genannt.

3.1 Einsatzgebiete und Eigenschaften


Table with 4 columns: Grundschaltung, Anwendung, r\_in, r\_out. Rows: Source, Gate, Drain.

3.2 Dimensionierung einer Gundschaltung – Vorgehen

- 1 Arbeitspunkt mittels Grosssignalersatzschaltung bestimmen (2.10.1 / 2.7.1)
- 2 Kleinsignalersatzschaltung
  - 2a) Beschaltung umzeichnen
  - 2b) Transistor durch Ersatzschaltbild ersetzen (2.11.1)
- 3 Durch lineare Analyse Verstärkung a und Ausgangswiderstand r\_out berechnen

3.3 Source-Schaltung

Die Source-Schaltung ist eine invertierende Verstärkerschaltung.



3.3.1 Verstärkung

Equation for gain: a = v\_out / v\_in = - R\_D / (R\_S + 1/g\_m + g\_o/(g\_m(R\_D + R\_S)))

Spezialfall:

Equation for gain in special case: R\_S = 0, a approx -g\_m \* r\_out = -g\_m(r\_DS || R\_D)

Optimierung:

- Maximierung der Verstärkung: R\_D -> infinity (so gross wie möglich) und R\_S -> 0
- Chipplatz sparen: R\_S und R\_D weglassen

3.3.2 Designpraxis – Strong Inversion

Die theoretisch maximal mögliche Verstärkung in strong inversion ergibt sich als

Equation for a\_max in strong inversion: a\_max = -g\_m / g\_o = -g\_m r\_DS = - (2 \* a\_E \* L) / (V\_GS - V\_T)

Damit der Wert a\_max maximal wird, folgt as obiger Formel:

- g\_m so gross wie möglich
- r\_DS so gross wie möglich
- V\_GS so tief wie möglich (V\_GS - V\_T approx 150-200 mV).
- L möglichst gross -> grosser Lastwiderstand

3.3.3 Designpraxis – Weak Inversion


Die theoretisch maximal mögliche Verstärkung in weak inversion ergibt sich als

Equation for a\_max in weak inversion: a\_max = -g\_m / g\_o = -g\_m r\_DS = - (a\_E \* L) / (n\_m - V\_temp)

- In weak inversion erreicht der Transistor seine maximale Verstärkung.
- Sie wird durch Technologieparameter sowie L bestimmt.
- Da in weak inversion mit Nähreungsformeln gerechnet wird, muss simuliert werden.

3.4 Gate-Schaltung

Die Gate-Schaltung ist eine nichtinvertierende Verstärkerschaltung.



3.4.1 Verstärkung

Equation for gain: a = v\_out / v\_in = R\_D(1 + g\_o/g\_m) / (R\_S + 1/g\_m + g\_o/(g\_m(R\_D + R\_S)))

Spezialfall:

Equation for gain in special case: R\_S = 0, a approx g\_m \* r\_out = g\_m(r\_DS || R\_D)

Für R\_S = 0 und R\_D << r\_DS gilt (ebenfalls in strong inversion) weiter:


Equation for a\_max in special case: a approx R\_D\_klein / g\_m R\_D bzw. a approx R\_D\_gross / g\_o approx a\_max

3.4.2 Bemerkungen

- Bei den gegebenen Formeln wurde der Body-Effekt vernachlässigt!
- Ohne Body-Effekt erreicht die Gate-Schaltung die gleiche theoretisch maximal mögliche Verstärkung a\_max wie die Source-Schaltung. Allerdings ist das Frequenzverhalten der Gate-Schaltung besser.
- Bei der Gate-Schaltung wird der Body-Effekt schnell zum Problem.

3.5 Drain-Schaltung (Source-Follower)

Die Drain-Schaltung ist eine nichtinvertierende Verstärkerschaltung.



3.5.1 Verstärkung

Equation for gain: a = v\_out / v\_in = R\_S / (R\_S + 1/g\_m + g\_o/(g\_m(R\_D + R\_S)))

Maximale Verstärkung:

Für die theoretisch maximal mögliche Verstärkung a\_max gilt für g\_m << g\_o und r\_DS << R\_D

Equation for a\_max: a\_max = lim\_{R\_S -> infinity} a = lim\_{R\_S -> infinity} g\_m \* R\_S / (g\_m R\_S + 1) = 1

3.5.2 Level-Shift

Die Drain-Schaltung reduziert den DC-Pegel des Ausgangssignals um die Spannung V\_GS. Somit ergibt sich der Zusammenhang:

Equation for level shift: V\_in - V\_out = V\_GS = V\_T + sqrt(2I\_D / (mu C\_ox (W/L)))

Damit der Level-Shift möglichst klein ist, wird L möglichst gross gewählt.

Body Effekt:

Da die Source nicht auf Bulk-Potential ist, muss die Veränderung der Threshold Spannung V\_T aufgrund des Body-Effekts berücksichtigt werden (2.6.1).

3.5.3 Bemerkungen

- Der Source-Follower hat immer eine Verstärkung a <= 1
- Der Source-Follower bewirkt immer einen Level-Shift um V\_GS.



## 3.6 Eingangs- und Ausgangswiderstände

### 3.6.1 Generelles Vorgehen

- Fiktive Spannungsquelle an entsprechenden Anschluss (z.B. Source) im Kleinsignalersatzschaltbild anschliessen.
- Strom, der über den Anschluss (z.B. Source) in den Transistor fließt, messen.
- Widerstand als  $r_i = \left| \frac{u_i}{i_i} \right|$  berechnen.

### 3.6.2 Eingangs- und Ausgangswiderstände berechnen

Gate  $r_{i,G}$ :

$$r_{i,G} \rightarrow \infty$$

Source  $r_{i,S}$ :


$$\begin{aligned} \text{Allgemein} \quad r_{i,S} &= \left( \frac{1}{g_m} \parallel r_{DS} \right) \left( 1 + \frac{R_D}{r_{DS}} \right) = \frac{1}{g_m + g_o} (1 + g_o R_D) \\ \text{Für } r_{DS} \gg R_D \quad r_{i,S} &\approx \frac{1}{g_m} \parallel r_{DS} = \frac{1}{g_m + g_o} \\ \text{Für } g_m \gg g_o \quad r_{i,S} &\approx \frac{1}{g_m} \end{aligned}$$

Drain  $r_{i,D}$ :

$$\begin{aligned} \text{Allgemein} \quad r_{i,D} &= r_{DS} \left( 1 + g_m R_S + \frac{R_S}{r_{DS}} \right) = \frac{1}{g_o} (1 + g_m R_S) + R_S \\ \text{Für } r_{DS} \gg R_S \quad r_{i,D} &\approx r_{DS} (1 + g_m R_S) = \frac{1}{g_o} (1 + g_m R_S) + R_S \\ \text{Für } R_S = 0 \quad r_{i,D} &\approx r_{DS} = \frac{1}{g_o} \end{aligned}$$

## 4 MOS Diode

### 4.1 Gegenüberstellung Diodentypen



### 4.2 Arbeitsbereich der MOS Diode


Die MOS Diode arbeitet (**in strong inversion**) **immer in Sättigung**, da die Sättigungsbedingung aufgrund der Verbindung der Gate- und Source-Anschlüsse immer erfüllt ist:

$$V_{DS} = V_{GS} > V_{GS} - V_T$$


**Hinweis:** Die Forwardspannung bestimmt, ob die MOS Diode in strong- oder weak inversion betrieben wird. **Der 'Normalfall' ist strong inversion.**

### 4.3 Arbeitspunkteinstellung


#### 4.3.1 Arbeitspunkteinstellung mittels Drainstrom



#### 4.3.2 Arbeitspunkteinstellung mittels Seriewiderstand



## 4.4 Kleinsignalersatzschaltung




Die Kleinsignalersatzschaltung kann (leicht angepasst) vom MOS Transistor übernommen werden.

$$\text{Allgemein: } r_{MD} = \frac{1}{g_m + g_o} = \frac{1}{g_m} \parallel r_{DS}$$

$$\text{Praxis: } r_{MD} \approx \frac{1}{g_m} = \frac{1}{\sqrt{2\mu C_{ox} \frac{W}{L} I_D}}$$

## 4.5 Anwendungen

### 4.5.1 Spannungsreferenz



**Voraussetzung:** Referenzstrom  $I_Q$


- + Kleinerer Flächenanspruch als Widerstand
- + Eingangsspannung wird durch relativ tiefen  $\Delta r_{MD}$  geglättet
- Genauer als mit Widerstand, jedoch noch immer eher ungenau
- $r_{MD}$  kann nur schlecht verändert werden

### 4.5.2 Spannungsstabilisator

- MOS-Dioden Schaltung aus Abschnitt 4.5.1 mit Widerstand statt Stromquelle
- AC-Störung wird oberhalb von  $R$  eingespeist (gegenüber GND)
- Kleinsignalersatzschaltung des beschriebenen Aufbaus:
  - Spannungsteiler aus  $R$  (gross) und  $r_{MD}$  (klein)
  - AC-Störspannung  $v_0$  am Ausgang ( $V_{DS} + v_0$ ) sehr klein

### 4.5.3 Spannungsteiler

Spannungsteiler könnten auf mehrere Arten realisiert werden. → **Variante (b) am Besten!**



**Schaltung (a)**

- + Gleiche Elemente (nMOS)
- Body-Effekt bei  $N_2$

**Schaltung (c)**

- + Kein Body-Effekt
- Komplementäre Elemente → schlechtes Matching

**Schaltung (b)**

- + Gleiche Elemente (pMOS)
- gutes Matching
- + Kein Body-Effekt (pMOS)

**Schaltung (d)**

- + Gute **relative** Genauigkeit
- Schlechte **absolute** Genauigkeit
- Braucht viel Platz

Weil für die Ströme gilt, dass  $I_{D1} = I_{D2}$  ergibt sich das Spannungsverhältnis


$$\frac{|V_{GS1} - V_{T1}|}{|V_{GS2} - V_{T2}|} = \sqrt{\frac{(W/L)_2}{(W/L)_1}}$$

## 5 MOS Stromquelle

Bei der Einstellung des Arbeitspunkts mittels Widerstand resultiert eine quadratische Gleichung für den Strom und so die Ausgangsspannung eines Verstärkers. Abhilfe kann eine Stromquelle anstelle des Widerstands schaffen.

MOS Transistoren sind bereits spannungsgesteuerte Stromquellen. Durch Einfügen eines  $R_S$  kann der Innenwiderstand der Stromquelle **maximiert** werden. → Quelle wird 'idealer'

### 5.1 Stromquelle – Grundschaltungen



**Ausgangswiderstand:**

$$r_{iD} = r_{DS} \left( 1 + g_m R_S + \frac{R_S}{r_{DS}} \right) = r_{DS} (1 + g_m R_S) + R_S$$


**Minimale Ausgangsspannung:**

$$V_{out} = V_O > V_{O,min} = R_S I_D + V_{DS,sat}$$

### 5.2 Kaskoden

Damit für die Stromquelle kein Widerstand verwendet werden muss, kann ein weiterer Transistor verwendet werden. Diese Schaltung wird Kaskode genannt. Dabei wird der maximale Ausgangsstrom jedoch leicht reduziert.

## 5.2.1 Kaskode – Grundsaltung



**Ausgangswiderstand:**

$$r_{out} = r_{o2} \approx g_{m2} \cdot r_{DS}^2 = a_{max} \cdot r_{DS}$$

**Minimale Ausgangsspannung:**


$$V_{O,min} = V_{G2} - V_{GS2} + V_{DS2,sat} = V_{DS1,sat} + V_{DS2,sat}$$

**Strom:**

$$I_D = \frac{\mu C_{OX}}{2} \left( \frac{W}{L} \right)_{N1} (V_{GS,N1} - V_T)^2 \cdot (1 + \lambda V_{DS,N1})$$

## 5.2.2 Geregelte Kaskode

Um die Kaskodenschaltung weiter zu **verbessern**, kann die  $V_{GS}$  Spannung des oberen Transistors auf die Referenzspannung geregelt werden. Durch das Stabilisieren der Spannung wird der Arbeitspunkt des Transistors stabilisiert (indem  $I_D$  konstant ist) und der **Ausgangswiderstand noch grösser**.



**Transkonduktanz:**

$$g_{m,super} = g_{m1}$$

**Minimale Ausgangsspannung:**

$$V_{O,min} = V_{ref} + V_{DS2,sat}$$

**Strom:**


→ Siehe Grundsaltung (5.2.1)

**Ausgangswiderstand:**

$$r_{out} \approx r_{DS1} \cdot g_{m2} \cdot r_{DS2} \cdot (a + 1) = \frac{1}{g_{o1}} \cdot \frac{g_{m2}}{g_{o2}} \cdot (a + 1)$$

## 5.2.3 Säckinger Kaskode

Die Säckinger Kaskode ersetzt den komplexen OpAmp mit einem einzelnen Transistor in **Source-Schaltung**.



**Transkonduktanz:**

$$g_{m,super} = g_{m1}$$

**Minimale Ausgangsspannung:**

$$V_{O,min} = V_{GS3} + V_{DS2,sat}$$

**Strom:**

→ Siehe Grundsaltung (5.2.1)

**Ausgangswiderstand:**

$$r_{out} \approx r_{DS1} \cdot g_{m2} r_{DS2} \cdot g_{m3} r_{DS3} = \frac{1}{g_{o1}} \cdot \frac{g_{m2}}{g_{o2}} \cdot \frac{g_{m3}}{g_{o3}}$$


## 6 MOS Stromspiegel

Stromspiegel werden in **jeder** analogen integrierten Schaltung eingesetzt. Die möglichen Anwendungen sind:

- um Arbeitspunkte einzustellen
- als Eingangsstufen von OpAmps
- als grosse Lastwiderstände in Verstärkerschaltungen

### 6.1 Widlar Stromspiegel (Einfache Stromspiegel)

- Drei Anschlüsse: SUPPLY, IN, OUT
- Eingangstransistor als **Diode** beschaltet
- Ausgangstransistor muss **in Sättigung** bleiben
- $V_{GS,1} = V_{GS,2}$



**Wichtige Parameter:**

- Ausgangsstrom  $I_{out}$  berechnet sich aus Stromspiegelverhältnis  $k$
- Eingangsimpedanz (real):  $r_i = 0 \Omega$
- Ausgangsimpedanz (real):  $r_o = \infty \Omega$

#### 6.1.1 Arbeitspunkt festlegen

**Eingangsseite:**

Referenzstrom aus Stromquelle oder Einstellung über Widerstand  $R$

$$I_{in} = I_{ref} \quad \text{oder} \quad I_{in} = \frac{V_{DD} - V_{in}}{R}$$

wobei sich die Eingangsspannung  $V_{in} = V_{GS,1}$  aus dem Eingangsstrom berechnet als


$$V_{in} = V_{GS,1} = V_{T,N1} + \sqrt{\frac{2I_{in}}{\mu C_{ox} \frac{W_{in}}{L_{in}}}}$$

**Ausgangsseite:**

Für Eingangs- und Ausgangstransistor soll unbedingt **das gleiche  $L$**  verwendet werden. Bei verschiedenen  $L$  muss die **Kanallängenmodulation** berücksichtigt werden!

$$k = \frac{I_{out}}{I_{in}} = \frac{W_{out}/L_{out}}{W_{in}/L_{in}} \cdot \frac{1 + \lambda_{out} \cdot V_{DS,out}}{1 + \lambda_{in} \cdot V_{DS,in}} \quad V_{out} \geq V_{DS,sat} N_2 = \sqrt{\frac{2I_{out}}{\mu C_{ox} \frac{W_{out}}{L_{out}}}}$$

## 6.1.2 Kleinsignalersatzschaltung / Kleinsignalparameter



$$r_{in} \approx \frac{1}{g_{m,in}} = \frac{1}{\sqrt{2\mu C_{ox} \frac{W_{in}}{L_{in}} I_{in}}}$$

$$r_{out} = \frac{1}{g_{o1}} \approx \frac{V_{E2}}{I_{out}} = \frac{a_E \cdot L}{I_{out}}$$

### 6.1.3 Optimierungen für kleinstmögliche Toleranzen

- $V_{T1} = V_{T2}$  → Beide Transistoren brauchen dieselbe konstante Temperatur
- $\mu C_{ox1} = \mu C_{ox2}$  → Matching durch gute Platzierung (Common Centroid Layout)
- $\lambda_1 = \lambda_2$  → Identische Länge  $L$  (und möglichst gross)


Grundsätzlich können Stromspiegel auch in Weak- und Moderate-Inversion betrieben werden. Dabei leidet jedoch die Genauigkeit.

## 6.2 Anwendungen von Stromspiegeln

- Senken-Quellen-Inversion
- Verbesserung Power Supply Rejection; DC-Level Shifting  
→ Umlenkung von  $R_L$  nach GND statt Laststrom von  $V_{DD}$  zu Last
- Stromquellenlast bei Differenzstufe (siehe Abschnitt XXX)
- Erzielen eines hohen Lastwiderstands

### 6.3 Mehrfachstromspiegel


Mit einem Referenzstrom werden mehrere Ausgangsströme generiert. Die Grösse der vom Stromspiegel erzeugten Ströme kann durch die Länge und Breite der Transistoren eingestellt werden.



### 6.4 Wilson-Stromspiegel (3-Transistor-Schaltung)

Im Vergleich zum Widlar-Stromspiegel besitzt der Wilson-Stromspiegel eine **grössere Ausgangsimpedanz**.  $N_3$  bildet dabei eine Rückkopplung zur Regelung von  $I_o$  auf  $I_i$ .

- Eingangstransistor als Stromquelle beschaltet
- Ausgangstransistor als **Diode** beschaltet
- **T3 muss in Sättigung** bleiben
- Bei gleicher Geometrie:  $V_{GS,2} = V_{GS,3}$



#### 6.4.1 Kenngrössen


$$V_0 \geq V_{GS,2} + V_{DS,sat3} = 2V_{GS} - V_T = V_T + 2 \sqrt{\frac{2I_o}{\mu C_{ox} \frac{W_{out}}{L_{out}}}}$$

$$V_i = 2V_{GS} = 2V_T + 2 \sqrt{\frac{2I_i}{\mu C_{ox} \frac{W_{in}}{L_{in}}}}$$


$$r_{out} \approx \frac{1}{g_{o3}} \left( 1 + \frac{g_{m3}}{g_{o2}} + \frac{1}{g_{o1}} \cdot \frac{g_{m3} g_{m1}}{g_{m2}} \right) \stackrel{N1=N2}{=} \frac{1}{g_o} \left( 2 + \frac{g_m}{g_o} \right) = r_{DS} \cdot (2 + g_m \cdot r_{DS})$$

### 6.5 Verbesserter Wilson-Stromspiegel / Kaskoden-Stromspiegel

**Verbesserter Wilson**



**Kaskode**




#### 6.5.1 Kenngrössen

Die Kenngrössen für beide Stromspiegel berechnen sich gleich wie diejenigen des Wilson-Stromspiegels. → Siehe Abschnitt 6.4.1

## 6.6 Stromspiegel mit geregelter Kaskode

Durch M4 und M5 wird die Spannung am Gate von M2 konstant gehalten. So wird die Ausgangsimpedanz bedeutend erhöht.



$$V_O \geq V_{GS,4} + V_{DS,sat3} = V_T + (1..2) \sqrt{\frac{2I_O}{\mu C_{ox} \frac{W_O}{L_O}}}$$

$$V_I = V_{GS,1} = 2V_{T,1} + \sqrt{\frac{2I_{in}}{\mu C_{ox} \frac{W_{in}}{L_{in}}}}$$

$$r_{out} \approx \frac{1}{g_o} \left( \frac{g_m}{g_o} \right)^2 = r_{DS} \cdot (g_m r_{DS})^2$$

## 6.7 Gegenüberstellung der Stromspiegel

Typ	Genauigkeit	$r_{out}$	$V_I$	$V_{O,min}$
Widlar	+	$\frac{1}{g_o}$	$\approx V_T + \sqrt{\frac{2I_{in}}{\mu C_{ox} \frac{W_I}{L_I}}}$	$\approx \sqrt{\frac{2I_O}{\mu C_{ox} \frac{W_O}{L_O}}}$
Wilson	+	$\approx \frac{1}{g_o} \left( 2 + \frac{g_m}{g_o} \right)$	$\approx 2V_T + 2 \sqrt{\frac{2I_{in}}{\mu C_{ox} \frac{W_I}{L_I}}}$	$\approx V_T + 2 \sqrt{\frac{2I_O}{\mu C_{ox} \frac{W_O}{L_O}}}$
Verb. Wilson	++	$\approx \frac{1}{g_o} \left( 2 + \frac{g_m}{g_o} \right)$	$\approx 2V_T + 2 \sqrt{\frac{2I_{in}}{\mu C_{ox} \frac{W_I}{L_I}}}$	$\approx V_T + 2 \sqrt{\frac{2I_O}{\mu C_{ox} \frac{W_O}{L_O}}}$
Kaskode	++	$\approx \frac{1}{g_o} \left( 2 + \frac{g_m}{g_o} \right)$	$\approx 2V_T + 2 \sqrt{\frac{2I_{in}}{\mu C_{ox} \frac{W_I}{L_I}}}$	$\approx V_T + 2 \sqrt{\frac{2I_O}{\mu C_{ox} \frac{W_O}{L_O}}}$
Ger. Kaskode	++	$\approx \frac{1}{g_o} \left( \frac{g_m}{g_o} \right)^2$	$\approx V_T + \sqrt{\frac{2I_{in}}{\mu C_{ox} \frac{W_I}{L_I}}}$	$\approx V_T + (1..2) \sqrt{\frac{2I_O}{\mu C_{ox} \frac{W_O}{L_O}}}$

## 7 Einstufige MOS-Verstärker

Einstufige MOS-Verstärker sind im Prinzip **Source-Schaltungen** (siehe Abschnitt 3.3). Diese können mit diversen Lasten betrieben werden.

Sie bewirken eine Spannungsverstärkung durch Wandeln der Eingangsspannung in einen Strom durch  $g_m$ . Dieser Strom wird anschliessend durch  $r_{out}$  in eine Spannung umgewandelt.


### 7.1 Analyse von MOS-Verstärkern

Die Analyse aller gezeigten Schaltungen erfolgt immer nach dem gleichen Schema:

1. Arbeitspunkt mittels Grosssignalanalyse bestimmen (2.10)
2. Kleinsignalanalyse mittels Kleinsignalersatzschaltung (2.11.1)
3. Verstärkung  $a$  berechnen → beim einstufigen Verstärker:  $a \approx -g_m \cdot r_{out}$

### 7.2 Widerstandslast

Der Transistor muss im **Stromquellen-Betrieb** bzw. in **Sättigung** sein!



Problem: Ein grosser Strom ist für hohe Verstärkungen wünschenswert, kostet jedoch Spannungshub. Die Verstärkung dieses Typs ist deshalb begrenzt auf unter 10.

**Verstärkung:**

$$a = \frac{v_{out}}{v_{in}} = - \frac{R_D}{R_S + \frac{1}{g_m} + \frac{g_o}{g_m} (R_D + R_S)}$$


$$R_S = 0 \quad a \approx -g_m \cdot r_{out} = -g_m (r_{DS} \parallel R_D)$$

Mikroelektronik

**Differenzieller Ausgangswiderstand:**

$$r_{out} = r_{DS} \left( 1 + g_m R_S + \frac{R_S}{r_{DS}} \right) = \frac{1}{g_o} (1 + g_m R_S) + R_S$$

### 7.3 Diodenlast



**Verstärkung:**

$$\text{Diode: } R_D = r_{MD,N2} = \frac{1}{g_{m2}}$$

$$a \approx -g_{m1} \cdot R_D = -\frac{g_{m1}}{g_{m2}} = -\sqrt{\frac{(\mu C_{ox} \frac{W_1}{L_1})}{(\mu C_{ox} \frac{W_2}{L_2})}}$$


**Vorteile / Nachteile:**

- + Spannungsabfall über Diode nicht direkt proportional zu Strom
- N2 ist **nichtlinearer Widerstand** mit beträchtlichem Spannungsabfall

→ Ausgangsspannungsbereich ist weniger beeinträchtigt!

Diese Schaltung ist jedoch nur für kleine Signalpegel und kleine Verstärkungen geeignet.

## 7.4 Stromquellenlast




**Verstärkung:**

$$a \approx -\frac{g_{m1}}{g_{o1} + g_{o2}} = -g_{m1} \cdot (r_{DS1} \parallel r_{DS2})$$

**Vorteile / Nachteile:**

- + Reduzierter Spannungsabfall über Stromspiegel (nur ca.  $V_{DS,sat}$ )
- + Grosse Verstärkung wegen  $r_{DS2}$
- Frequenzgang durch Miller-C zwischen Gate und Source von N1 stark beeinträchtigt

## 7.5 Stromumlenkung




Durch den kleinen Kleinsignalwiderstand von P1 hat die erste Verstärkerstufe eine kleine Verstärkung. Dadurch fällt der Miller-Effekt weniger ins Gewicht.

**Vorteile / Nachteile:**

- + Verbessertes Frequenzverhalten
- + Verbessertes PSR
- + Durch 1:A\_i einstellbare, hohe Verstärkungen
- Zusätzlicher Biasstrom durch Ausgangszweig
- Höhere Komplexität

## 7.6 Kaskode




Durch Einsatz einer Kaskode wird eine sehr grosse Last zur Verfügung gestellt. N1 bezweckt keine Spannungs-, sondern eine reine Stromverstärkung, was den Miller-Effekt praktisch völlig vermeidet. So hat auch dieser Verstärker ein gutes Frequenzverhalten.

**Vorteile / Nachteile:**

- + Sehr hoher Ausgangswiderstand  $r_{o2}$
- + Hohe Bandbreite wegen kleinem Miller-C
- Reduzierter Aussteuerbereich (wegen  $G_{GS2}$ )


## 7.7 Wide-Swing Kaskode



Durch Wählen von sehr grossen  $W/L$  für die Transistoren N1 und N4 wird die minimale Ausgangsspannung  $V_{o,min}$  der Kaskode auf fast  $V_{DS,sat}$  reduziert.

Ausserdem kann der Arbeitspunkt mit wenig Aufwand eingestellt werden

## 7.8 Gefaltete Kaskode




**Verstärkung:**

$$a = -g_{m1} \cdot R_D$$

**Vorteile / Nachteile:**

- + Hoher Aussteuerbereich
- + Sehr gute PSR
- Zwei Strompfade (mehr Hardware)

## 7.9 Verstärker mit parallelem Eingang



**Verstärkung:**

$$a = -\frac{g_{m,N1} + g_{m,P1}}{g_{o,N1} + g_{o,P1}} = -(g_{m,N1} + g_{m,P1}) \cdot (r_{DS,N1} \parallel r_{DS,P1})$$

**Vorteile / Nachteile:**

- + Grosse Ausgangsströme und Ströme aus Last heraus möglich
- + Sehr grosse Spannungsverstärkung
- Frequenzgang durch Miller-C stark eingeschränkt


## 8 Frequenzverhalten

Da jede leitende Fläche eine Kapazität gegenüber der umliegenden Flächen besitzt, müssen zur Einschätzung des Frequenzgangs diverse Kapazitäten berücksichtigt werden.

8.1 Parasitäre Kapazitäten in MOS-Transistoren

An einem FET können grundsätzlich an jedem Knoten parasitäre Kapazitäten auftreten. Für die meisten Betrachtungen sind jedoch nicht alle davon relevant.

Achtung: Die gezeigte Kleinsignalersatzschaltung des Transistors gilt für  $V_{SB} = 0\text{ V}$



8.1.1 Parasitäre Kapazitäten in der Praxis

In der Praxis gilt typischerweise:

- Die domnierende Kapazität ist  $C_{GS}$
- Falls kein Body-Effekt auftritt gilt bzw.  $V_{SB} = 0\text{ V}$  ist:
  - $C_{SB}$  ist kurzgeschlossen und somit wirkungslos
  - $C_{DB} = C_{DS}$  (wie in gezeigter Kleinsignalersatzschaltung)
- $C_{GD}$  ist vom **Miller-Effekt** betroffen, falls der Transistor eine Spannungsverstärkung hat

Typische Werte für parasitäre Kapazitäten ( $W = L = 5\text{ }\mu\text{m}$ ):


Arbeitsbereich	$C_{GS}$	$C_{GD}$	$C_{SB}$	$C_{DB}$
Gesättigt	$C_{GS0t} + 2/3C_{ox}$	$C_{GD0t}$	$C_{jSBt} + 2/3C_{BCt}$	$C_{jDBt}$
Typ. Wert	103 fF	0.0555 fF	14.9 fF	1.7 fF
Ungesättigt	$C_{GS0t} + 1/2C_{ox}$	$C_{GD0t} + 1/2C_{ox}$	$C_{jSBt} + 1/2C_{BCt}$	$C_{jDBt} + 1/2C_{BCt}$
Typ. Wert	103 fF	0.0555 fF	14.9 fF	1.7 fF

Hinweis: Die Kapazitäten in den Formeln sind Technologie-Parameter.

$C_{ox}$	Nutzkapazität
$C_{GDt} / C_{GS}$	Parasitäre Kapazitäten verursacht durch Overlap
$C_{jSBt} / C_{jDS}$ $C_{jBCt}$	Parasitäre Kapazitäten wegen Raumladungszone

8.2 Miller-Approximation / Miller-Effekt

Die (parasitäre) Kapazität zwischen Eingang und Ausgang (typischerweise  $C_{GS} = C_m$ ) der Schaltung wird durch die Verstärkung des Transistors stark vergrößert. Die Miller-Approximation bekommt diese 'Problematik' für Abschätzungen von Hand in den Griff.



Das Miller Theorem postuliert, dass die linke Schaltung durch Wählen von  $Y_1$  und  $Y_2$  als

$Y_1(s) = Y(s)(1 + A)$       und       $Y_2(s) = Y(s)\left(1 + \frac{1}{A}\right)$

äquivalent gemacht werden können. Es kann durch einfaches Einsetzen bewiesen werden.

8.2.1 Einfluss der Miller-Kapazität

Die Miller-Kapazität  $C_m$  erscheint

- multipliziert mit  $1 + |A|$  am Eingang als  $C_{mi}$  und
  - multipliziert mit  $1 + \left|\frac{1}{A}\right|$  am Ausgang als  $C_{mo}$ .
- $|A|$  entspricht dem DC-Gain des Transistors

8.2.2 Nachteile der Miller-Approximation

- Durch Verschieben des Miller-C aus dem Vorwärtspfad stimmt die UTF nach Ersetzen des  $C_m$  nicht mehr.
- Das Miller-Theorem geht von konstantem Frequenzgang der Verstärkung aus. Es stimmt folglich nur für die tieferen Frequenzen.

8.2.3 Brauchbarkeit der Miller-Approximation

Mit der Miller-Approximation kann die Übertragungsfunktion (aus der Kleinsignalersatzschaltung) berechnet werden. Man erhält eine genaue Formel, aus welcher die Polfrequenzen ermittelt werden könne. In diese genauen Formeln werden dann **approximative / ungenaue Werte** eingesetzt.

→ Miller-Approximation in Praxis nicht brauchbar! → Simulation!

8.3 Frequenzverhalten durch Zero Value Time Constant Analysis

Die Zero Value Time Constant Analysis ist eine Methode, um die **Bandbreite** einer Schaltung abzuschätzen und zu bestimmen, welche Knoten für das Frequenzverhalten am wichtigsten sind → **dominante Pole**

8.3.1 Vorgehen – Zero Value Time Constant Analysis

- Kleinsignalersatzschaltung erstellen
- Für alle  $C_k$  die zugehörige **Zeitkonstanten** bestimmen:
  - Alle übrigen  $C_{i\neq k} = 0$  setzen
  - Betrachtetes  $C_k$  durch eine Spannungsquelle ersetzen und den von  $C_k$  her gesehenen Kleinsignalwiderstand bestimmen
  - Zeitkonstante  $\tau_k$  und Polfrequenz  $f_{pk}$  für betrachtetes  $C_k$  berechnen
- Approximierten Frequenzgang aus DC-Verstärkung und gefundenen Polstellen (bei  $f_{pk}$ ) zusammensetzen und bei Bedarf in Bode-Diagramm einzeichnen

$\tau_k = R_k C_k$        $f_{pk} = \frac{1}{2\pi\tau_k}$

→ Die dominanten Pole sind diejenigen mit dem grössten  $\tau_k$

8.3.2 Interpretation der Polstellen

**Bandbreite (GBP):**

Wird durch den **ersten Pol** bestimmt

$GPB \approx f_{p1} \cdot A_{DC}$

**Stabilität:**

Wird durch den **zweiten Pol** bestimmt

$f_{180^\circ} \approx f_{p2}$

8.3.3 Typische Werte für parasitäre Komponenten

- Typische Werte für parasitäre Kapazitäten: siehe Abschnitt 8.1.1
- Typische Werte für Kleinsignalwiderstände (Innenwiderstände) an Transistor-Knoten gemäss folgender Tabelle

	Innenwiderstand	hoch / tief	typisch
Gate	$r_{iG}$	unendlich	$G\Omega$
Drain	$r_{DS} = \frac{1}{g_0}$	hoch	$M\Omega$
Source	$\frac{1}{g_m}$	tief	$k\Omega$

Vorsicht bei  $C_{GD}$ : Sollte der Transistor eine Spannungsverstärkung haben, so muss der Miller-Effekt berücksichtigt werden.

Weiter ist  $C_{GD}$  bei hohen Frequenzen oft als erstes kurzgeschlossen, für den zweiten Pol muss dieser als kurzgeschlossen betrachtet werden.