

Analog Microelectronics

HS 2024 – Prof. Dr. Paul Zbinden
Autoren: Flurin Brechbühler, Laurin Heitzer, Simone Stitz https://github.com/flurin-b/AnME

**Inhaltsverzeichnis** 

## **AnME**

## 1 CMOS Technologie


## 1.1 Prozessüberblick – Herstellung integrierter Schaltungen

Die Herstellung integrierter Schaltungen zeichnet sich durch folgende Besonderheiten aus:

- Komplexe Logistik aufgrund einer Vielzahl an Prozessschritten
- Hochgradige Standardisierung
- Teure Infrastruktur und teure Prozesse

Der Prozess läuft in groben Zügen wie folgt ab:

- 1. Sand wird geschmolzen und gereinigt. Daraus wird ein Silizium-Einkristall gezogen.
- 2. Der Einkristall wird in Wafer geschnitten / gesägt.
- 3. Durch wiederholte Oberflächenbeschichtung, Fotolithografie, Ätzen und Dotierung wird der Wafer strukturiert. Dazwischen muss der Wafer jeweils gesäubert werden.
- 4. Die einzelnen Chips auf dem Wafer werden vereinzelt.
- 5. Zur Konfektion werden die Chips in Gehäuse verbaut.
- 6. Um die ICs in Systemen einzusetzen, werden diese auf Leiterplatten verbaut.



## Lithographie:

Lichtempfindlicher Lack (Photoresist) wird durch eine Lichtquelle löslich (positiver Photoresist) oder unlöslich (negativer Photoresist) gemacht. Durch Lösen des löslichen Photoresists kann die Oberfläche lokal geschützt werden und so gezielt regionen des Chips geätzt oder beschichtet werden. Zum Ende wird der übrige Lack entfernt und der Vorgang beliebig oft wieder-

## Ätzen:

Durch Ätzen kann gezielt Material von freiliegenden Flächen des Wafers entfernt werden. Dabei werden folgende Verfahren unterschieden:

**Isotrop** (Nass oder Plasma): Gleichförmiges Ätzen in alle Richtungen → Bringt die Gefahr des Unterätzens

Anisotrop (Reactive Ion Etching, KOH oder Plasma): Ätzen entlang Kristallrichtungen, z.B. KOH greift die (111)-Ebene kaum an → Ermöglicht steiliere Gräben, MEMS Selektiv: Selektives Ätzen bestimmter Materialien, z.B. HF ätzt SiO2 aber nicht Si

→ Erlaubt das Ätzen einer Lage ohne beschädigung unterliegender Strukturen

Beim Dotieren werden gezielt Fremdatome in den Siliziumkristall eingebracht.

Donatoren, also Atome mit einem Valenzelektron mehr als der Halbleiter, verursachen einen Elektronenüberschuss, der Kristall wird n-dotiert.

Akzeptoren, also Atome mit einem Valenzelektron weniger als der Halbleiter, verursachen einen Lochüberschuss, der Kristall wird p-dotiert.

## 1.1.1 Backend Prozesse

## Wafer Sort:

Die Chips werden auf dem Wafer einzeln getestet (Kontaktierung mit Nadeln). Dies ist oft zeitaufwendig → Durch gutes Design sollte diese Zeit minimiert werden.

Der Yield, (prozentualer Anteil funktionaler Chips) hängt dabei von der Chipgrösse ab. Dies, da jeder Defekt bei grossen Chips eine grosse Fläche beeinträchtigt, da jeweils nur ganze Chips funktionsfähig oder defekt sein können.

Yields von 90 % sind meist notwendig, um Profit zu machen.

# **Assembly and Test:**

Die Wafer werden in einzelne Chips getrennt und die funktionierenden Chips in Gehäuse verbaut. Im Gehäuse erfolgt ein Final-Test.

## 1.2 Arten von Toleranzen

Bei der Herstellung von Wafern werden verschiedene Toleranzen unterschieden:

Devicetoleranz Toleranzen betreffend der Strukturen auf gleichem Chip


Prozesstoleranzen Toleranzen betreffend der Strukturen auf einem Wafer

Lostoleranz Toleranzen innerhalb eines Batches bzw. Los (meist 25, selten bis 50 Wafer)

## 1.3 CMOS Bauelemente

Mögliche Strukturen und Elemente wie auch die Materialeigenschaften werden im Technologiehandbuch gegeben.

## 1.3.1 Bipolartransistoren



## 1.3.2 Kapazitäten (pro Fläche)

 $\varepsilon_{r, \text{Dielektrikum}} \approx 2.9 \text{ (möglichst klein)}$ 

 $\varepsilon_0 = 8.85 \cdot 10^{-12} \, \mathrm{F \, m^{-1}}$ 

 $\varepsilon_{r,\mathrm{Si,\,SiO}_2} \approx 3.9$ 

$$C = \varepsilon \cdot \frac{A}{d} = \varepsilon_0 \cdot \varepsilon_r \cdot \frac{W \cdot L}{d} = C'' \cdot A$$

Spezifische Kapazität  $[C''] = F m^{-2}$ Fläche der Kapazität  $[A] = m^2$ Abstand (fix) [d] = m

## MIM:

Metal-Interconnect-Metal-Kondensatoren produzieren sehr kleine Kapazitäten, da die Interconnect-Layers relative dick sind ( $d \sim 2.5 \cdot 10^{-7}$  m) und absichtlich aus 'schlechtem' Dielektrikum ( $\varepsilon_r \approx 2.9$ ) bestehen. Die Spannungsfestigkeit ist jedoch höher.

Da Oxidschichten sehr dünn realisiert werden können ( $d \sim 2.33 \cdot 10^{-9}$  m) und ein höheres  $\varepsilon_r \approx 3.9$  besitzen, benötigen MOS-Kondensatoren im Vergleich zu MIM-Kondensatoren bedeutend weniger Fläche. Somit können grössere Kapazitäts-Werte realisiert werden. Sie besitzen jedoch eine kleinere Spannungsfestigkeit.

## **1.3.3 Spulen**

Spulen sind nur planar möglich und beanspruchen oft viel Platz.

## 1.3.4 Widerstände (pro quadr. Flächeneinheit)

# $R = \rho \frac{L}{A} = \rho \frac{L}{t \cdot W} = R_{\square} \frac{L}{W} = R_{\square} \cdot n_{\square}$

$$\frac{L}{A} = \rho \frac{L}{t \cdot W} = R_{\square} \frac{L}{W} = R_{\square} \cdot n_{\square}$$

$$R_{\square} = \frac{\rho}{t}$$

## **Typische Werte:**

 $R_{\square} \approx 0.02 \dots 0.08 \,\Omega$ Metall Poly (salicide)  $R_{\square} \approx 10 \,\Omega$ Poly (non-salicide)  $R_{\square} \approx 100 \,\Omega \,(\text{n+ Poly})$ 

> $R_{\square} \approx 400 \,\Omega \,(\text{p+ Poly})$  $R_{\square} \approx 100/150\,\Omega$

n-/p-Diffusion n-/p-Well  $R_{\square} \approx 400/1600 \,\Omega$ 

## 1.3.5 Parasitäre Effekte

Jedes Bauteil ist von parasitären Effekten betroffen. Diese sind:

- Streukapazitäten und ungewollte Kapazitäten zu anderen Layern
- Wiederstandsbelag des Leitermaterials
- Induktivitätsbelag von 'langen' Leitern
- Toleranzen
- Nichtlinearitäten z.B. die Spannungsabhängigkeit der Kapazitäten von PN-Übergängen
- → Empfehlung: Verhältnisse verwenden, nicht Absolutwerte!

## 2 MOS Transistoren

## 2.1 Dotierung


**Dotierung:** N-dotiert P-dotiert

Aluminium (HG III) Phosphor / Arsen (HG V) Unreinheit:

Majoritätsträger: Elektronen Löcher Minoritätsträger: Löcher Elektronen


## 2.2 MOS-Kapazität

Minoritätsträger werden an das Gate gezogen. Die entstandene Raumladungszone weist bei ausreichend hoher Gate-Spannung einen Minoritätsträgerüberschuss auf, ist also in der Funktion komplementär zum Substrat dotiert.



## 2.3 MOS-Transistoren

Werden links und rechts vom MOS-Kondensator komplementär zum Substrat dotierte Regionen (Drain und Source) erstellt, so kann ohne Gatespannung aufgrund der PN-Übergänge kein Strom vom Drain zur Source (oder umgekehrt) fliessen. Wird nun eine Spannung am Gate angelegt, so entsteht die Minoritätsträger-Leitende Raumladungszone der Kanal. Dieser verbindet Drain und Source, es kann also ein Strom fliessen.





## 2.3.1 Übersicht und Symbole

Durch Vordotierung des Kanals kann der Transistor ohne Gate-Spannung leitend gemacht werden (Verarmungstyp, selbstleitend). Eine negative Gate-Spannung kann den Kanal dann abschnüren.

→ hier nicht weiter behandelt

Der Bulk wird nur eingezeichnet, wenn dieser <u>nicht</u> mit  $V_{
m DD}$  bzw.  $V_{
m SS}$  verbunden ist. Deshalb werden meist die vereinfachten Symbole verwendet:





## 2.3.2 Modelle

In Cadence sind verschiedene Modelle hinterlegt:

Spice Modell 11: Das Modell 11 beinhaltet ca. 100 Parameter und ist entsprechend genau. Spice Modell 11: Das Modell 11 beinhaltet ca. 100 Parameter und ist entsprechend genau. Spice Modell 1: Vergleichbar mit dem Handrechenmodell, welches zwar weniger genau, dafür aber viel einfacher ist. Dennoch beinhaltet es bereits 40 Parameter.

## 2.4 Ausgangskennlinie - Arbeitsbereiche

Die Ausgangskennlinie beschreibt den Zusammenhang  $I_D = f(V_{DS})\big|_{V_{GS} = \text{konst}}$ 

Zwei Arbeitsbereiche:

- ungesättig (gesteuerter Widerstand)
- gesättigt (Stromquelle)

Die Sättigungsgrenze  $V_{\rm DS,sat}$  ist abhängig vom Kanalzustand:


weak inversion:

 $V_{\rm DS,sat} = V_{\rm eff} \approx 5 \cdot V_{\rm temp} \approx 130 \,\rm mV$ 

strong inversion:

 $V_{\rm DS,sat} = V_{\rm eff} = V_{GS} - V_T$ 

## 2.5 Transferkennlinie – Ausgangsstrombereiche



Die Transferkennlinie beschreibt den Zusammenhang  $I_D = f(V_{GS})$ 

Dabei werden 5 Ausgangsstombereiche unterschieden. Diese hängen mit dem Kanalzustand zusammen.

Des Weiteren gibt es die Bereiche:

- Sub Threshold:  $V_{GS} < V_T$
- Above Threshold:  $V_{GS} > V_T$

## Ausgangsstrombereiche:

VDSsat 2

Bereich	Mathem. Charakterisierung	Zugrundeliegender phys. Effekt
LECK	I <sub>D</sub> erreicht Minimalwert, der nicht	Drain- und Source-Substratdiode haben
	weiter unterschritten werden kann	Leckströme ins Subsstrat
EXP	$I_D$ steigt exponentiell mit $V_{GS}$	Kanal zeigt weak inversion
MOD	Keine 'handliche' Formel für $I_D$	Kanal zeigt moderate inversion
QUAD	$I_D$ steigt quadratisch mit $V_{GS}$	Kanal zeigt strong inversion
LIN	$I_D$ steigt annähernd linear mit $V_{GS}$	Geschwindigkeitssättigung der Ladungsträger im Kanal
	(halb QUAD, halb LIN)	im Kanal (nicht weiter beschleunigbar)

Hinweis: Die Inversion des Kanals beschreibt, wie sehr sich die Polarität geändert ('invertiert') hat. Bei einem n-Kanal FET ist der Kanal ursprünglich p-leidend. Wird der Kanal invertiert, so wird er (schwach, moderat oder start) n-leitend.

## 2.6 Berechnung des Drainstroms

Die Berechnung des Drainstroms hängt sowohl von Arbeitsbereich (gesättigt / ungesättig), als auch vom Ausgangsstrombereich (bzw. der Kanaliversion) ab!

## 2.6.1 Strong Inversion

QUAD-Bereich: 
$$|V_H(I_D)| \le |V_{GS}| < |V_L(I_D)|$$
 bzw.  $|I'_H| \le |I'_D| < |I'_L|$ 

$$\begin{aligned} & & \quad \text{Ungesättigt:} \quad |V_{DS}| < |V_{GS} - V_T| & \quad \text{Gesättigt:} \quad |V_{DS}| \ge |V_{GS} - V_T| \\ & \quad \text{NMOS:} \quad & I_D = \beta \cdot \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \cdot (1 + \lambda \cdot \Delta V_{DS}) & \quad I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 \cdot (1 + \lambda \cdot \Delta V_{DS}) \\ & \quad \text{PMOS:} \quad & I_D = -\beta \cdot \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \cdot (1 - \lambda \cdot \Delta V_{DS}) & \quad I_D = -\frac{\beta}{2} (V_{GS} - V_T)^2 \cdot (1 - \lambda \cdot \Delta V_{DS}) \end{aligned}$$

**Ohne** Berücksichtigung der **Kanallängenmodulation:** blauen Term = 1 bzw  $\lambda$  = 0 setzen

## Transkonduktanz-Parameter $\beta$ :

 $\beta$  ist abhängig davon, ob der Transistor gesättigt ist. In der Praxis wird diese Unterscheidung jedoch **nicht** gemacht. Im **Design** kann  $\beta$  durch das Verhältnis von Kanalbreite W und -länge L beeinflusst werden.

$$\beta = \underbrace{\mu C_{\text{OX}}}_{\beta_0} \frac{W}{L}$$

## Kanallängenmodulation $\lambda$ und Early-Spannung $V_E$ :

Die Kanallängenmodulation beschreibt die Nichtidealität der spannungsgesteurten Stromquelle (im Sättigungsbetrieb).

$$\lambda = \frac{1}{V_E + V_{DS,\text{sat}}} \approx \frac{1}{V_E} \approx \frac{1}{a_E \cdot L}$$
 Idealfall:  $\lambda = 0 \rightarrow L = \infty$ 

Achtung:  $V_E$  ist typischerweise negativ, wird jedoch immer positiv angegeben. Grafisch entspricht  $V_E$  der Spannung  $V_{DS}$ , bei welcher die Verlängerung der Ausgangskennlinie (Sättigung) die  $V_{DS}$ -Achse schneidet.

## **Body-Effekt:**

Der Body-Effekt beschreibt die Abhängigkeit der Schwellenspannung  $V_T$  von der Source-Bulk-Spannung  $V_{SB}$  als

$$V_T = V_{T0} \pm \Delta V_T$$
 mit  $\Delta V_T = \gamma \left( \sqrt{|V_{SB}| + |2\Phi_F|} - \sqrt{|2\Phi_F|} \right)$ 

- $\rightarrow$  Body-Effekt nur wirksam, wenn  $V_{SB} \neq 0 V$
- $\rightarrow$  Reminder: Bulk nur gezeichnet, wenn nicht auf  $V_{DD}$  oder  $V_{SS}$

 $N_A$ 

Das Fermi-Potential  $\Phi_F$  ist prozess- wie auch temperaturabhängig. Zudem ist es abhängig von der Dotierungsstärke.

$$\Phi_F = \frac{kT}{q} \ln \left( \frac{N_A}{n_i} \right)$$

 $\gamma_N \stackrel{n-Dotierung}{\approx} 1.46 \sqrt{V}$ 

k

Boltzmann-Konstante  $1.380\,649\cdot 10^{-23}\,\mathrm{J\,K^{-1}}$ Elementarladung  $1.602 \cdot 10^{-19} \, \mathrm{C}$ 

 $\gamma_P \stackrel{p-Dotierung}{\approx} 1.08 \sqrt{V}$ 

Intrinsische ladungsdichte von Silizium Ladungsdichte der Akzeptoren Body-Effekt-Konstante

**Absolute** Temperatur

## 2.6.2 Weak Inversion

EXP-Bereich:  $|V_K(I_D)| < |V_{GS}| \le |V_M(I_D)|$  bzw.  $|I'_K| < |I'_D| \le |I'_M|$ 

PMOS: 
$$I_D = I_M \cdot e^{-\frac{V_{GS} - V_M}{n_M \cdot V_{emp}}} \cdot (1 - e^{\frac{V_{DS}}{V_{emp}}}) \cdot (1 - \lambda \cdot \Delta V_{DS})$$
  $I_D = I_M \cdot e^{-\frac{V_{GS} - V_M}{n_M \cdot V_{emp}}} \cdot (1 - \lambda \cdot \Delta V_{DS})$ 

Ohne Berücksichtigung der Kanallängenmodulation: blauen Term = 1 bzw  $\lambda$  = 0 setzen Parameter der Formel:

## $V_{\text{temp}} = \frac{kT}{q} \approx 86.2 \,\mu\text{V K}^{-1} \cdot T$ Temparaturspannung

(Spezifischer Drainstrom) 
$$I_M = \frac{W}{L}I'_M = \frac{W}{L}I_{M,0}$$

(Spezifischer Drainstrom) 
$$I_M = \frac{\pi}{L} I'_M = \frac{\pi}{L} I_{M,0}$$
  
Subthreshold Slope Factor  $n_M = 1 + \frac{\gamma}{2\sqrt{V_{SB} + \Phi_0}}$  mit  $\Phi_0 = 2\Phi_F \approx 0.6 \text{ V}$ 

 $\lambda = \frac{1}{V_F} \approx \frac{1}{a_E L}$ Kanallängenmodulation

## 2.6.3 Bereiche ohne Berechnungsformeln

In den drei verbleibenden Bereichen sind **keine Berechnungsformeln für**  $I_D$  vorhanden.

Bereich	Grenzen	Im MOD-Bereich (moderate inversion) lie-
LECK	$V_K(I_D) < V_{GS} < V_M(I_D)$	fern die Formeln der weak bzw. strong in-
MOD	$V_M(I_D) < V_{GS} < V_H(I_D)$	version katastrophal falsche Resultate!
	$V_H(I_D) = V_T(I_D) + x_H(I_D)$	Es ist daher enorm wichtig, den Arbeitsbe-
LIN	$V_L(I_D) < V_{GS}$	reich des Transistors korrekt zu bestimmen.

## 2.7 Modellierung eines MOS-FET in einem Arbeitspunkt

Der Transistor ist sehr komplex. Daher wird er in einem Arbeitspunkt folgendermassen vereinfacht und modelliert:

- 1. Definieren des Arbeitspunkts mittels Grosssignalersatzschaltung (??)
- Linearisierung im Arbeitspunkt mittels **Kleinsignalersatzschaltung** (?? / ??)
- 3. Linearisierte Kleinsignalparameter bestimmen (??) und damit weiterrechnen

## 2.7.1 Bestimmung des Arbeitspunkts

Um den 'Zustand' eines MOS-FET zu bestimmen, wird wie folgt vorgegangen:

- 1.  $V_{GS}$  bestimmen
- 2. Ausgangsstrombereich mittels  $V_{GS}$  oder spezifischem Drainstrom  $I'_{D}$  bestimmen

a) 
$$|V_{GS}| \ge |V_H| \to \text{ strong inversion}$$
  
 $|V_{GS}| \le |V_M| \to \text{ weak inversion}$ 

- **a)**  $|V_{GS}| \ge |V_H| \to \text{strong inversion}$  **b)**  $|I'_D| = I_D \cdot \frac{L}{W} \ge |I'_H| \to \text{strong inversion}$   $|I'_D| = I_D \cdot \frac{L}{W} \le |I'_M| \to \text{weak inversion}$
- 3.  $V_{DS}$  bestimmen
- **4.**  $V_{DS,sat}$  ausrechnen (Strombereich beachten)


strong inversion:  $V_{DS,\text{sat}} = V_{GS} - V_T$ 

weak inversion:  $V_{DS,\text{sat}} \approx 5 \cdot V_{\text{temp}} \approx 130 \,\text{mV}$ 

**5.** Ausgangsspannungsbereich durch vergleich von  $|V_{DS}|$  mit  $|V_{DS,sat}|$  ermitteln  $|V_{DS}| < |V_{DS,sat}| \rightarrow ungesättigt$  $|V_{DS}| > |V_{DS,sat}| \rightarrow \text{gesättigt}$ 


## 2.7.2 Kleinsignalersatzschlatungen des FET

## Niederfrequenz (Pi-Ersatzschaltung):



- Ideale spannungsgesteurte
- Stromquelle:  $I_D = f(V_{GS})$ • Berücksichtigung von
- Kanallängenmodulation:  $g_o$  bzw.  $r_{DS}$ • Berücksichtigung von Body-Effekt:
- $g_{mb} \cdot V_{SB}$

## Hochfrequenz:



Wenn Source und Bulk verbunden sind

- CGB und CGS parallel geschaltet und
- C<sub>SB</sub> kurzgeschlossen.

## 2.8 Kleinsignalparameter

Die Kleinsignalparameter bilden eine Vereinfachung (Linearisierung) in einem Arbeitspunkt. Sie berechnen sich daher allgemein folgendermassen aus der Ableitung

$$g_m = \frac{\mathrm{d}}{\mathrm{d}V_{GS}}I_D \qquad g_o = \frac{1}{r_{DS}} = \frac{\mathrm{d}}{\mathrm{d}V_{DS}}I_D \qquad g_{mb} = \frac{\mathrm{d}}{\mathrm{d}V_{SB}}I_D$$

Für die beiden Kanalzustände, in welchen Formeln für die Handrechnung verfügbar sind, gibt es auch hier handliche Formeln für die Berechnung der Kleinsignalparameter.

Die Bezeichnung der einzelnen Parameter gilt sowohl für strong inversion als auch für weak inversion.

Transkonduktanz (Stromquellenbetrieb) → Mass für Verstärkung des Transistors  $g_m$ 

Body-Transkonduktanz → Beschreibt Wirkung des Body-Effekts  $g_{mh}$ 

Ausgangsleitwert (Stromquellenbetrieb) → beschreibt Kanallängenmodulation  $g_o$ 

 $r_{DS}$ Kleinstmöglicher Ausgangswiderstand bzw. Einschaltwiderstand bei  $V_{DS} = 0$ 

→ Nur im Widerstandsbetrieb interessant

Hinweis: Folgende Formel gelten für nMOS Transistoren. Für pMOS Transistoren müssen 3.3 Source-Schaltung jeweils überall Beträge eingesetzt werden (ausser bei Technologieparametern) und bei Bedarf beim Gesamtresultat ein Minus ergänzt werden.

## 2.8.1 Strong Inversion

$$\underbrace{g_m = \mu C_{ox} \frac{W}{L} (V_{GS} - V_T)}_{\text{AP durch } V_{GS} \text{ bestimmt}} \underbrace{g_m = \sqrt{2\mu C_{ox} \frac{W}{L} I_D}}_{\text{AP durch } I_D \text{ bestimmt}}$$

$$g_{mb} = -g_m \frac{\gamma}{2\sqrt{|V_{SB}| + |2\Phi_F|}} = -g_m(n_M - 1)$$

$$\mbox{\bf Unges\"{a}ttigt:} \quad g_o = \frac{1}{r_{DS}} = \mu C_{ox} \frac{W}{L} ((V_{GS} - V_T) - V_{DS})$$

**Gesättigt:** 
$$g_o = \frac{1}{r_{DS}} = \lambda \cdot I_{DS,\text{sat}} = \frac{I_D}{V_E + V_{DS}} \approx \frac{I_D}{a_E \cdot L + V_{DS}}$$

## 2.8.2 Weak Inversion

$$g_m = \frac{I_D}{n_M \cdot V_{\text{temp}}} \longrightarrow \text{Unabhängig von der Geometrie des Transistors!}$$

$$g_{mb} = -g_m \frac{\gamma}{2\sqrt{|V_{SB}| + |2\Phi_F|}} = -g_m(n_M - 1)$$

Ungesättigt: 
$$g_o = \frac{1}{r_{DS}} = \frac{V_{\text{temp}}}{I_{D\infty}} \rightarrow \text{wird meist simuliert}$$

Gesättigt: 
$$g_o = \frac{I_{D\infty}}{r_{DS}} = \lambda \cdot I_{DS,\text{sat}} = \frac{I_D}{V_E + V_{DS}} \approx \frac{I_D}{a_E \cdot L + V_{DS}}$$

## 2.9 Zusammenhänge

gm ist in der Weak Inversion unabhängig der Geometrie. Es ist für einen gegebenen Drainstrom möglich, Transistoren, die in Weak Inversion wie auch welche, die in Strong Inversion sind herzustellen. Das  $g_m$  steigt beim Transistor in Strong Inversion

## 2.10 Grosssignalanalyse / AP-Bestimmung

Die Grosssignalanalyse untersucht das Verhalten der Schaltung im Zeitbereich und hat folgende Eigenschaften:

- Berücksichtigung aller Nichtlinearitäten bei beliebig grossen Signalen
- Simulationen: Transient, DC-Arbeitspunkt, DC-Transferkennlinie
- Handrechnung: Bestimmung des Arbeitspunkts mittels Grosssignalersatzschaltung

## 2.10.1 Grosssignalersatzschaltung

Zur Bestimmung des Arbeitspunkts bzw. aller Gleichspannungen.

AC-Spannungsquellen durch Kurzschlüsse ersetzen.

AC-Stromquellen durch Unterbrüche ersetzen.

Kondensatoren durch Unterbrüche ersetzen.

Spulen durch Kurzschlüsse ersetzen.

## 2.11 Kleinsignalanalyse

Die Kleinsignalanalyse untersucht das Verhalten der Schaltung imFrequenzbereich und hat folgende Eigenschaften:

- Betrachtung von Signalen mit kleiner Amplitude
- Simulationen: AC-Analyse, Transfer-Funktion
- Handrechnung: Rechnung mit linearen Grössen gemäss Kleinsignalersatzschaltung

## 2.11.1 Kleinsignalersatzschaltung

Zur Berechnung von Verstärkungsfaktoren und Eingangswiderständen für AC-Signale.

DC-Spannungsquellen durch Kurzschlüsse ersetzen.

DC-Stromquellen durch Unterbrüche ersetzen.

Nichtlineare Bauteile durch deren Kleinsignalersatzschaltbild ersetzen.

Koppel- und Bypass-Kondensatoren durch Kurzschlüsse ersetzen.

## 3 MOSFET Grundschaltungen

Es werden drei Grundschaltungen unterschieden. Diese werden jeweils durch deren Common-Anschluss benannt.

Schaltung	Source-Schaltung	Gate-Schaltung	Drain-Schaltung
Common	Source	Gate	Drain
Eingang	Gate	Source	Gate
Ausgang	Drain	Drain	Source

Hinweis: Die Drain-Schaltung wird auch Source-Follower genannt.


## 3.1 Einsatzgebiete und Eigenschaften

Grundschaltung	Anwendung	$r_{\rm in}$	$r_{ m out}$
Source	Verstärker: Tiefe – mittlere Frequenzen	gross	gross
Gate	Verstärker: Hohe Freqenzen	klein	gross
Drain	Spannungsfolger, Treiber, Impedanzwandler	gross	klein

## 3.2 Dimensionierung einer Gundschaltung - Vorgehen

- 1 Arbeitspunkt mittels Grossignalersatzschaltung bestimmen (?? / ??)
- 2 Kleinsignalersatzschaltung
  - 2a) Beschaltung umzeichnen
  - 2b) Transistor durch Ersatzschaltbild ersetzen (??)
- 3 Durch lineare Analyse Verstärkung a und Ausgangswiderstand  $r_{out}$  berechnen

Die Source-Schaltung ist eine invertierende Verstärkerschaltung.



# 3.3.1 Verstärkung

$$a = \frac{v_{\text{out}}}{v_{\text{in}}} = -\frac{R_D}{R_S + \frac{1}{\sigma_{\text{out}}} + \frac{g_o}{\sigma_{\text{out}}}(R_D + R_S)}$$

$$R_S = 0$$
  $a \approx -g_m \cdot r_{\text{out}} = -g_m(r_{DS} \parallel R_D)$ 

Mikroelektronik

- Maximierung der Verstärkung:  $R_D \to \infty$  (so gross wie möglich) und  $R_S \to 0$
- Chipplatz sparen:  $R_S$  und  $R_D$  weglassen

## 3.3.2 Designpraxis – Strong Inversion

Die theoretisch maximal mögliche Verstärkung in strong inversion ergibt sich als

$$a_{\text{max}} = -\frac{g_m}{g_o} = -g_m r_{DS} = -\frac{2 \cdot a_E \cdot L}{V_{GS} - V_T}$$

Damit der Wert amax maximal wird, folgt as obiger Form

- $g_m$  so gross wie möglich
- $V_{GS}$  so tief wie möglich  $(V_{GS} V_T \approx 150 200 \,\text{mV})$ .
- $r_{DS}$  so gross wie möglich
- L möglichst gross  $\rightarrow$  grosser Lastwiderstand

## 3.3.3 Designpraxis - Weak Inversion


Die theoretisch maximal mögliche Verstärkung in weak inversion ergibt sich als

$$a_{\text{max}} = -\frac{g_m}{g_o} = -g_m r_{DS} = -\frac{a_E \cdot L}{n_m - V_{\text{temp}}}$$

- In weak inversion erreicht der Transistor seine maximale Verstärkung.
- Sie wird durch Technologieparameter sowie L bestimmt.
- Da in weak inversion mit Nähreungsformeln gerechnet wird, muss simuliert werden.

## 3.4 Gate-Schaltung

Die Gate-Schaltung ist eine nichtinvertierende Verstärkerschaltung.



$$a = \frac{v_{\text{out}}}{v_{\text{in}}} = \frac{R_D(1 + \frac{g_o}{g_m})}{R_S + \frac{1}{g_m} + \frac{g_o}{g_m}(R_D + R_S)}$$

$$R_S = 0$$
  $a \approx g_m \cdot r_{\text{out}} = g_m(r_{DS} \parallel R_D)$ 
Mikroelektronik

Für  $R_S = 0$  und  $R_D \ll r_{DS}$  gilt (ebenfalls in **strong inversion**) weiter:


$$a \stackrel{R_D \text{klein}}{\approx} g_m R_D$$
 bzw.  $a \stackrel{R_D \text{gross}}{\approx} \frac{g_m}{g_o} \approx a_{\text{max}}$ 

## 3.4.2 Bemerkungen

- Bei den gegebenen Formeln wurde der Body-Effekt vernachlässigt!
- Ohne Body-Effekt erreicht die Gate-Schaltung die gleiche theoretisch maximal mögliche Verstärkung  $a_{\max}$  wie die Source-Schaltung. Allerdings ist das Frequenzverhalten der Gate-Schaltung besser.
- Bei der Gate-Schaltung wird der Body-Effekt schnell zum Problem.

## 3.5 Drain-Schaltung (Source-Follower)

Die Drain-Schaltung ist eine nichtinvertierende Verstärkerschaltung.



$$a = \frac{v_{\text{out}}}{v_{\text{in}}} = \frac{R_S}{R_S + \frac{1}{\sigma_{\text{out}}} + \frac{g_o}{\sigma_{\text{out}}}(R_D + R_S)}$$

Für die **theoretisch** maximal mögliche Verstärkung  $a_{\text{max}}$  gilt für  $g_m \ll g_o$  und  $r_{DS} \ll R_D$ 

$$a_{\text{max}} = \lim_{R_S \to \infty} a = \lim_{R_S \to \infty} g_m \frac{R_S}{g_m R_S + 1} = 1$$

## 3.5.2 Level-Shift

Die Drain-Schaltung reduziert den DC-Pegel des Ausgangssignals um die Spannung  $V_{GS}$ . Somit ergibt sich der Zusammenhang:

$$V_{\rm in} - V_{\rm out} = V_{GS} = V_T + \sqrt{\frac{2I_D}{\mu C_{ox} \frac{W}{L}}} \qquad \Leftrightarrow \qquad V_{\rm out} = V_{\rm in} - \left(V_T + \sqrt{\frac{2I_D}{\mu C_{ox} \frac{W}{L}}}\right)$$

Damit der Level-Shift möglichst klein ist, wird L möglichst gross gewählt

## **Body Effekt:**

Da die Source nicht auf Bulk-Potential ist, muss die Veränderung der Threshold Spannung  $V_T$  aufgrund des Body-Effekts berücksichtigt werden (??).

## 3.5.3 Bemerkungen

- Der Source-Follower hat immer eine Verstärkung  $a \le 1$
- Der Source-Follower bewirkt immer einen Level-Shift um  $V_{GS}$ .

## 3.6 Eingangs- und Ausgangswiderstände

## 3.6.1 Generelles Vorgehen

- Fiktive Spannungsquelle an entsprechenden Anschluss (z.B. Source) im Kleinsignalersatzschaltbild anschliessen.
- Strom, der über den Anschluss (z.B. Source) in den in den Transistor fliesst, messen.
- Widerstand als  $r_i = \left| \frac{u_i}{i_i} \right|$  berechnen.

## 3.6.2 Eingangs- und Ausgangswiderstände berechnen

Gate  $r_{i,G}$ :

$$r_{i,G} \rightarrow \infty$$

## Source $r_{i,S}$ :


$$\begin{split} \text{Allgemein} \qquad & r_{i,S} = \left(\frac{1}{g_m} \parallel r_{DS}\right) \left(1 + \frac{R_D}{r_{DS}}\right) = \frac{1}{g_m + g_o} (1 + g_o R_D) \\ \text{Für } r_{DS} \gg R_D \qquad & r_{i,S} \approx \frac{1}{g_m} \parallel r_{DS} = \frac{1}{g_m + g_o} \\ \text{Für } g_m \gg g_o \qquad & r_{i,S} \approx \frac{1}{g_m} \end{split}$$

## Drain $r_{i,D}$ :

Allgemein 
$$r_{i,D} = r_{DS} \left( 1 + g_m R_S + \frac{R_S}{r_{DS}} \right) = \frac{1}{g_o} (1 + g_m R_S) + R_S$$
Für  $r_{DS} \gg R_S$  
$$r_{i,D} \approx r_{DS} (1 + g_m R_S) = \frac{1}{g_o} (1 + g_m R_S) + R_S$$
Für  $R_S = 0$  
$$r_{i,D} \approx r_{DS} = \frac{1}{g_o}$$

## 4 MOS Diode

## 4.1 Gegenüberstellung Diodentypen



## 4.2 Arbeitsbereich der MOS Diode


Die MOS Diode arbeitet (in strong inversion) immer in Sättigung, da die Sättigungsbedingung aufgrund der Verbindung der Gate- und Source-Anschlüsse immer erfüllt ist:

$$V_{\rm DS} = V_{\rm GS} > V_{\rm GS} - V_{\rm T}$$

Hinweis: Die Forwardspannung bestimmt, ob die MOS Diode in strong- oder weak inversion betrieben wird. Der 'Normalfall' ist strong inversion.

## 4.3 Arbeitspunkteinstellung

## 4.3.1 Arbeitspunkteinstellung mittels Drainstrom




Aus der Drainstrom-Gleichung (strong inversion, Sättigung) lässt sich die Spannung über der Diode als Funktion des Eingangsstroms berechnen:

$$V_{\rm DS} = V_{\rm GS} = V_T + \sqrt{\frac{2I_{\rm D}}{\mu C_{\rm ox} \frac{W}{L}}}$$

$$V_{GS} = V_{\rm M} + n_M V_{\rm temp} \ln \frac{I_{\rm D}}{I'_{M} \frac{W}{L}}$$

## 4.3.2 Arbeitspunkteinstellung mittels Seriewiderstand




Der Arbeitspunkt kann auf zwei Arten ermittelt werden:

- · Grafisch durch Einzeichnen der Lastgerade des Drainwiderstands  $R_1$  in der Kennlinie  $I_D = f(V_{GS})$
- Leerlaufspannung:  $V_{GS,0} = V_{DD}$ 
  - Kurzschluss-Strom:  $I_{D,0} = \frac{V_{\text{DD}}}{R_1}$
- → Schnittpunkt entspricht Arbeitspunkt • Rechnerisch mittels folgender Formel

$$I_D = \frac{V_{\rm DD} - V_{\rm GS}}{R_1} = \frac{\mu C_{\rm OX}}{2} \frac{W}{L} (V_{\rm GS} - V_T)^2$$

## 4.4 Kleinsignalersatzschaltung




Die Kleinsignalersatzschaltung kann (leicht angepasst) vom MOS Transistor übernommen werden.

Allgemein: 
$$r_{\text{MD}} = \frac{1}{g_m + g_o} = \frac{1}{g_m} \parallel r_{DS}$$
  
**Praxis:**  $r_{\text{MD}} \approx \frac{1}{g_m} = \frac{1}{\sqrt{2\mu C_{\text{ox}} \frac{W}{L} I_{\text{D}}}}$ 

Praxis: 
$$r_{\text{MD}} \approx \frac{1}{g_m} = \frac{1}{\sqrt{2\mu C_{\text{ox}} \frac{W}{L} I_{\text{D}}}}$$

## 4.5 Anwendungen

## 4.5.1 Spannungsreferenz



**Voraussetzung:** Referenzstrom  $I_O$ 


- + Kleinerer Flächenanspruch als Widerstand
- Eingangsspannung wird durch relativ tiefen  $\Delta r_{\rm MD}$  geglättet
- Genauer als mit Widerstand, jedoch noch immer eher ungenau
- $r_{
  m MD}$  kann nur schlecht verändert werden

## 4.5.2 Spannungsstabilisator

- MOS-Dioden Schaltung aus Abschnitt ?? mit Widerstand statt Stromquelle
- AC-Störung wird oberhalb von R eingespeist (gegenüber GND)
- Kleinsignalersatzschaltung des beschriebenen Aufbaus:
  - Spannungsteiler aus R (gross) und r<sub>MD</sub> (klein)  $\rightarrow$  AC-Störspannung  $v_0$  am Ausgang  $(V_{DS} + v_0)$  sehr klein

## 4.5.3 Spannungsteiler

Spannungsteiler könnten auf mehrere Arten realisiert werden. → Variante (b) am Besten!



Schaltung (a)

- + Gleiche Elemente (nMOS)
- Body-Effekt bei N2

## Schaltung (b)

- + Gleiche Elemente (pMOS) → gutes Matching
- Kein Body-Effekt (pMOS)
- Schaltung (c)
- + Kein Body-Effekt
- Komplementäre Elemente → schlechtes Matching

# Schaltung (d)

- + Gute relative Genauigkeit
- Schlechte absolute Genauigkeit
- Braucht viel Platz

Weil für die Ströme gilt, dass  $I_{D1} = I_{D2}$  ergibt sich das das Spannungsverhältnis


$$\frac{|V_{\text{GS1}} - V_{\text{T1}}|}{|V_{\text{GS2}} - V_{\text{T2}}|} = \sqrt{\frac{(W/L)_2}{(W/L)_1}}$$

## **5 MOS Stromguelle**

Bei der Einstellung des Arbietspunkts mittels Widerstand resultiert eine quadratische Gleichung für den Strom und so die Ausgangsspannung eines Verstärkers. Abhilfe kann eine Stromquelle anstelle des Widerstands schaffen.

MOS Transistoren sind bereits spannungsgesteuerte Stromquellen. Durch einfügen eines  $R_S$  kann der Innenwiderstand der Stromquelle **maximiert** werden.  $\rightarrow$  Quelle wird 'idealer'

## 5.1 Stromquelle – Grundschaltungen



$$r_{\text{iD}} = r_{\text{DS}} \left( 1 + g_m R_S + \frac{R_S}{r_{\text{DS}}} \right) = r_{\text{DS}} (1 + g_m R_S) + R_S$$

Minimale Ausgangsspannung:


$$V_{\text{out}} = V_O > V_{O,\text{min}} = R_S I_D + D_{\text{DS,sat}}$$

## 5.2 Kaskoden

Damit für die Stromquelle kein Widerstand verwendet werden muss, kann ein weiterer Transistor verwendet werden. Diese Schaltung wird Kaskode genannt.

Dabei wird der maximale Ausgangsstrom jedoch leicht reduziert.

## 5.2.1 Kaskode – Grundschaltung



## Ausgangswiderstand:

$$r_{\text{out}} = r_{\text{o2}} \approx g_{m2} \cdot r_{\text{DS}}^2 = a_{\text{max}} \cdot r_{\text{DS}}$$


## Minimale Ausgangsspannung:

$$V_{O,\mathrm{min}} = V_{\mathrm{G2}} - V_{\mathrm{GS2}} + V_{\mathrm{DS2,sat}} = V_{\mathrm{DS1,sat}} + V_{\mathrm{DS2,sat}}$$

$$I_D = \frac{\mu C_{\rm OX}}{2} \left(\frac{W}{L}\right)_{N1} \left(V_{\rm GS\_N1} - V_T\right)^2 \cdot \left(1 + \lambda V_{\rm DS\_N1}\right)$$

## 5.2.2 Geregelte Kaskode

Um die Kaskodenschaltung weiter zu verbessern, kann die  $V_{GS}$  Spannung des oberen Transistors auf die Referenzspannung geregelt werden. Durch das Stabilisieren der Spannung wird der Arbeitspunkt des Transistors stabilisiert (indem  $I_D$  konstant ist) und der Ausgangswiderstand noch grösser.



## Transkonduktanz:

 $g_{m,\text{super}} = g_{m1}$ 

## Minimale Ausgangsspannung:

$$V_{O,\min} = V_{\text{ref}} + V_{\text{DS2,sat}}$$


## Strom:

→ Siehe Grundschaltung (??)

$$r_{\text{out}} \approx r_{\text{DS1}} \cdot g_{m2} \cdot r_{\text{DS2}} \cdot (a+1) = \frac{1}{g_{o1}} \cdot \frac{g_{m2}}{g_{o2}} \cdot (a+1)$$

## 5.2.3 Säckinger Kaskode

Die Säckinger Kaskode ersetzt den komplexen OpAmp mit einem einzelnen Transistor in Source-Schaltung



## Transkonduktanz:

 $g_{m,\text{super}} = g_{m1}$ 

## Minimale Ausgangsspannung:

$$V_{O,\min} = V_{\rm GS3} + V_{\rm DS2,sat}$$

## Strom:

OUT

lo=ID2

→ Siehe Grundschaltung (??)

## Ausgangswiderstand:

$$r_{\text{out}} \approx r_{\text{DS1}} \cdot g_{m2} r_{\text{DS2}} \cdot g_{m3} r_{\text{DS3}} = \frac{1}{g_{o1}} \cdot \frac{g_{m2}}{g_{o2}} \cdot \frac{g_{m3}}{g_{o3}}$$

## 6 MOS Stromspiegel

Stromspiegel werden in jeder analogen integrierten Schaltung eingesetzt. Die möglichen Anwendungen sind:

- um Arbeitspunkte einzustellen
- als Eingangsstufen von OpAmps
- als grosse Lastwiderstände in Verstärkerschaltungen

-⊙ V+

M2

OUT

lo=ID2

## 6.1 Widlar Stromspiegel (Einfache Stromspiegel)

- Drei Anschlüsse:
- SUPPLY, IN, OUT
- · Eingangstransistor als
- Diode beschaltet
- Ausgangstransistor muss
- in Sättigung bleiben
- $V_{\text{GS},1} = V_{\text{GS},2}$

## Wichtige Parameter:

- Ausgangsstom Iout berechnet sich aus Stromspiegelverhältnis k
- Eingangsimpedanz (real):  $r_i = 0 \Omega$

IN

li=ID<sup>2</sup>

• Ausgangsimpedanz (real):  $r_o = \infty \Omega$ 

## 6.1.1 Arbeitspunkt festlegen

## Eingangsseite:

Referenzstrom aus Stromquelle oder Einstellung über Widerstand R

$$I_{\rm in} = I_{\rm ref}$$
 oder  $I_{\rm in} = \frac{V_{DD} - V_{\rm in}}{R}$ 

 $I_{\rm in}=I_{\rm ref}$  oder  $I_{\rm in}=\frac{V_{DD}-V_{\rm in}}{R}$  wobei sich die Eingangsspannung  $V_{\rm in}=V_{\rm GS,1}$  aus dem Eingangsstrom berechnet als


$$V_{\rm in} = V_{\rm GS,1} = V_{\rm T, N_1} + \sqrt{\frac{2I_{\rm in}}{\mu C_{\rm ox} \frac{W_{\rm in}}{L_{\rm in}}}}$$

Für Eingangs- und Ausgangstransistor soll unbedingt das gleiche L verwendet werden. Bei verschiedenen L muss die Kanallängenmodulation berücksichtigt werden!

$$k = \frac{I_{\text{out}}}{I_{\text{in}}} = \frac{W_{\text{out}}/L_{\text{out}}}{W_{\text{in}}/L_{\text{in}}} \cdot \frac{1 + \lambda_{\text{out}} \cdot V_{\text{DS,out}}}{1 + \lambda_{\text{in}} \cdot V_{\text{DS,in}}}$$

$$k = \frac{I_{\text{out}}}{I_{\text{in}}} = \frac{W_{\text{out}}/L_{\text{out}}}{W_{\text{in}}/L_{\text{in}}} \cdot \frac{1 + \lambda_{\text{out}} \cdot V_{\text{DS,out}}}{1 + \lambda_{\text{in}} \cdot V_{\text{DS,in}}} \qquad V_{\text{out}} \ge V_{\text{DS, sat N}_2} = \sqrt{\frac{2I_{\text{out}}}{\mu C_{\text{ox}} \frac{W_{\text{out}}}{L_{\text{out}}}}}$$

## 6.1.2 Kleinsignalersatzschaltung / Kleinsignalparameter



## 6.1.3 Optimierungen für kleinstmögliche Toleranzen

 $V_{\mathrm{T}1} = V_{\mathrm{T}2}$ → Beide Transistoren brauchen dieselbe konstante Temperatur → Matching durch gute Platzierung (Common Centroid Layout)  $\mu C_{\text{ox}1} = \mu C_{\text{ox}2}$  $\rightarrow$  Identische Länge L (und möglichst gross)

 $\lambda_1 = \lambda_2$ 


Grundsätzlich können Stromspiegel auch in Weak- und Moderate-Inversion betrieben werden. Dabei leidet jedoch die Genauigkeit.

## 6.2 Anwendungen von Stromspiegeln

- Senken-Quellen-Inversion
- Verbesserung Power Supply Rejection; DC-Level Shifting
- $\rightarrow$  Umlenkung von  $R_L$  nach GND statt Laststrom von  $V_{DD}$  zu Last
- Stromquellenlast bei Differenzstufe (siehe Abschnitt XXX)
- · Erzielen eines hohen Lastwiderstands

## 6.3 Mehrfachstromspiegel


Mit einem Referenzstrom werden mehrere Ausgangsströme generiert. Die Grösse der vom Stromspiegel erzeugten Ströme kann durch die Länge und Breite der Transistoren eingestellt werden.



## **6.4** Wilson-Stromspiegel (3-Transistor-Schaltung)

Im Vergleich zum Widlar-Stromspiegel besitzt der Wilson-Stromspiegel eine grössere Ausgangsimpedanz.  $N_3$  bildet dabei eine Rückkopplung zur Regelung von  $I_0$  auf  $I_i$ .

- Eingangstransistor als Stromquelle beschaltet
- Ausgangstransistor als Diode beschaltet
- T3 muss in Sättigung bleiben
- Bei gleicher Geometrie:  $V_{\text{GS},2} = V_{\text{GS},3}$




## 6.4.1 Kenngrössen

$$V_0 \ge V_{\text{GS},2} + V_{\text{DS},\text{sat3}} = 2V_{\text{GS}} - V_T = V_T + 2\sqrt{\frac{2I_O}{\mu C_{\text{Oxt}} \frac{W_{\text{out}}}{L_{\text{out}}}}}$$

$$V_I = 2V_{\text{GS}} = 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{\text{OX}} \frac{W_{\text{in}}}{L_{\text{in}}}}}$$

$$r_{\rm out} \approx \frac{1}{g_{o3}} \left( 1 + \frac{g_{m3}}{g_{m2}} + \frac{1}{g_{o1}} \cdot \frac{g_{m3}g_{m1}}{g_{m2}} \right) \mathop{=}_{\rm N1=N2} \frac{1}{g_o} \left( 2 + \frac{g_m}{g_o} \right) = r_{\rm DS} \cdot (2 + g_m \cdot r_{\rm DS})$$

## 6.5 Verbesserter Wilson-Stromspiegel / Kaskoden-Stromspiegel




# Kaskode $V_{DD}$

## 6.5.1 Kenngrössen

Die Kenngrössen für beide Stromspiegel berechnen sich gleich wie diejenigen des Wilson-Stromspigels. → Siehe Abschnitt ??

## 6.6 Stromspiegel mit geregelter Kaskode

Durch M4 und M5 wird die Spannung am Gate von M2 konstant gehalten. So wird die Ausgangsimpedanz bedeutend erhöht.



$$V_0 \ge V_{\text{GS},4} + V_{\text{DS},\text{sat3}} = V_T + (1..2) \sqrt{\frac{2I_O}{\mu C_{\text{OX}} \frac{W_{\text{out}}}{L_{\text{out}}}}}$$

$$V_I = V_{\text{GS},1} = 2V_{T,1} + \sqrt{\frac{2I_{\text{in}}}{\mu C_{\text{OX}} \frac{W_{\text{in}}}{L_{\text{in}}}}}$$

$$r_{
m out} pprox rac{1}{g_o} \left(rac{g_m}{g_o}
ight)^2 = r_{
m DS} \cdot (g_m r_{
m DS})^2$$

## 6.7 Gegenüberstellung der Stromspiegel

Тур	Genauigkeit	$r_{ m out}$	$V_{\rm I}$	$V_{ m O,min}$
Widlar	+	$\frac{1}{g_o}$	$\approx V_T + \sqrt{\frac{2I_I}{\mu C_{\rm ox} \frac{W_I}{L_I}}}$	$\approx \sqrt{\frac{2I_O}{\mu C_{\text{ox}} \frac{W_O}{L_O}}}$
Wilson	+	$\approx \frac{1}{g_o} \left( 2 + \frac{g_m}{g_o} \right)$	$\approx 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{\rm ox}\frac{W_I}{L_I}}}$	$\approx V_T + 2\sqrt{\frac{2I_O}{\mu C_{\rm ox}\frac{W_O}{L_O}}}$
Verb. Wilson	++	$\approx \frac{1}{g_o} \left( 2 + \frac{g_m}{g_o} \right)$	$\approx 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{\rm ox}\frac{W_I}{L_I}}}$	$\approx V_T + 2\sqrt{\frac{2I_O}{\mu C_{\rm ox}}\frac{W_O}{L_O}}$
Kaskode	++	$\approx \frac{1}{g_o} \left( 2 + \frac{g_m}{g_o} \right)$	$\approx 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{\rm ox}\frac{W_I}{L_I}}}$	$\approx V_T + 2\sqrt{\frac{2I_O}{\mu C_{\rm ox}}\frac{W_O}{L_O}}$
Ger. Kaskode	++	$\approx \frac{1}{g_o} \left( \frac{g_m}{g_o} \right)^2$	$\approx V_T + \sqrt{\frac{2I_I}{\mu C_{\rm ox} \frac{W_I}{L_I}}}$	$\approx V_T + (12) \sqrt{\frac{2I_O}{\mu C_{\rm ox} \frac{W_O}{L_O}}}$

## 7 Einstufige MOS-Verstärker

Einstufige MOS-Verstärker sind im Prinzip **Source-Schaltungen** (siehe Abschnitt **??**). Diese können mit diversen Lasten betieben werden.

Sie bewirken eine Spannungsverstärkung durch Wandeln der Eingangsspannung in einen Strom durch  $g_m$ . Dieser Strom wird anschliessend durch  $r_{out}$  in eine Spannung umgewandelt.


## 7.1 Analyse von MOS-Verstärkern


Die Analyse aller gezeigten Schlatungen erfolgt immer nach dem gleichen Schema:

- 1. Arbeitspunkt mittels Grossignalanalyse bestimmen (??)
- 2. Kleinsignalanalyse mittels Kleinsignalersatzschaltung (??)
- 3. Verstärkung a berechnen  $\rightarrow$  beim einstufigen Verstärker:  $a \approx -g_m \cdot r_{\text{out}}$

## 7.2 Widerstandslast

Der Transistor muss im Stromquellen-Betrieb bzw. in Sättigung sein!





Problem: Ein grosser Strom ist für hohe Verstärkungen wünschenswert, kostet jedoch Spannungshub. Die Verstärkung dieses Typs ist deshalb begrenzt auf unter 10.

## Verstärkung:


$$a = \frac{v_{\text{out}}}{v_{\text{in}}} = -\frac{R_D}{R_S + \frac{1}{g_m} + \frac{g_o}{g_m}(R_D + R_S)}$$

$$R_S = 0$$
  $a \approx -g_m \cdot r_{\text{out}} = -g_m(r_{\text{DS}} \parallel R_D)$ 

## Differnetieller Ausgangswiderstand:

$$r_{\text{out}} = r_{\text{DS}} \left( 1 + g_m R_S + \frac{R_S}{r_{\text{DS}}} \right) = \frac{1}{g_o} \left( 1 + g_m R_S \right) + R_S$$

## 7.3 Diodenlast



## Verstärkung:

Diode: 
$$R_D = r_{\text{MD,N2}} = \frac{1}{g_{m2}}$$


$$a \approx -g_{m1} \cdot R_D = -\frac{g_{m1}}{g_{m2}} = -\sqrt{\frac{\left(\mu C_{OX} \frac{W_1}{L_1}\right)}{\left(\mu C_{OX} \frac{W_2}{L_2}\right)}}$$

## Vorteile / Nachteile:

- + Spannungsabfall über Diode nicht direkt proportional zu Strom
- N2 ist nichtlinearer Widerstand mit beträchtlichem Spannungsabfall
- → Ausgangsspannungsbereich ist weniger beeinträchtigt!

Diese Schaltung ist jedoch nur für keine Signalpegel und kleine Verstärkungen geeignet.

## 7.4 Stromquellenlast




## Verstärkung:

$$a \approx -\frac{g_{m1}}{g_{o1} + g_{o2}} = -g_{m1} \cdot (r_{DS1} \parallel r_{DS2})$$

## Vorteile / Nachteile:

- + Reduzierter Spannungsabfall über Stromspiegel (nur ca. V<sub>DS,sat</sub>)
- + Grosse Verstärkung wegen  $r_{DS2}$
- Frequenzgang durch Miller-C zwischen Gate und Source von N1 stark beeinträchtig

## 7.5 Stromumlenkung




Durch den kleinen Kleinsignalwiderstand von P1 hat die erste Verstärkerstufe eine kleine Verstärkung. Dadurch fällt der Miller-Effekt weniger ins Gewicht.

## Vorteile / Nachteile:

- + Verbessertes Frequenzverhalten
- + Verbessertes PSR
- + Durch 1:A<sub>i</sub> einstellbare, hohe Verstärkungen
- Zusätzlicher Biasstrom durch Ausgangszweig
- Höhere Komplexität

## 7.6 Kaskode




Durch Einsatz einer Kaskode wird eine sehr grosse Last zur Verfügung gestellt. N1 bezweckt keine Spannungs-, sondern eine reine Stromverstärkung, was den Miller-Effekt pratisch völlig vermeidet. So hat auch dieser Verstärker ein gutes Frequenzverhalten.

## Vorteile / Nachteile:

- + Sehr hoher Ausgangswiderstand ro2
- + Hohe Bandbreite wegen kleinem Miller-C
- Reduzierter Aussteuerbereich (wegen  $G_{GS2}$ )


## 7.7 Wide-Swing Kaskode



Durch Wählen von sehr grossen W/L für die Transistoren N1 und N4 wird die minimale Ausgangsspannung  $V_{\rm 0,min}$  der Kaskode auf fast  $V_{\rm DS,sat}$  reduziert

Ausserdem kann der Arbeitspunkt mit wenig Aufwand eingestellt werden

## 7.8 Gefaltete Kaskode




## Verstärkung:

$$a = -g_{m1} \cdot R_D$$

## Vorteile / Nachteile:

- + Hoher Aussteuerbereich
- + Sehr gute PSR
- Zwei Strompfade (mehr Hardware)

## 7.9 Verstärker mit parallelem Eingang



## Verstärkung:

$$a = -\frac{g_{m_{\text{N}1}} + g_{m_{\text{P}1}}}{g_{o_{\text{N}1}} + g_{o_{\text{P}1}}} = -\left(g_{m_{\text{N}1}} + g_{m_{\text{P}1}}\right) \cdot \left(r_{\text{DS\_N}1} \parallel r_{\text{DS\_P}1}\right)$$

## Vorteile / Nachteile:

- + Grosse Ausgangsströme und Ströme aus Last heraus möglich
- + Sehr grosse Spannungsverstärkung
- Frequenzgang durch Miller-C stark eingeschränkt


## 8 Frequenzverhalten

Da jede leitende Fläche eine Kapazität gegenüber der umliegenden Flächen besitzt, müssen zur Einschätzung des Frequenzgangs diverse Kapazitäten berücksichtigt werden.

## 8.1 Parasitäre Kapazitäten in MOS-Transistoren

An einem FET können grundsätzlich an jedem Knoten parasitäre Kapazitäten auftreten. Für die meisten Betrachtungen sind jedoch nicht alle davon relevant.

**Achtung:** Die gezeigte Kleinsignalersatzschaltung des Transistors gilt für  $V_{SB} = 0 \text{ V}$ 



## 8.1.1 Parasitäre Kapazitäten in der Praxis

In der Praxis gilt typischerweise:

- Die domnierende Kapazität ist CGS
- Falls kein Body-Effekt auftritt gilt bzw.  $V_{SB} = 0 \text{ V}$  ist:
  - C<sub>SB</sub> ist kurzgeschlossen und somit wirkungslos
  - $-C_{DB} = C_{DS}$  (wie in gezeigter Kleinsignalersatzschaltung)
- C<sub>GD</sub> ist vom Miller-Effekt betroffen, falls der Transistor eine Spannungsverstärkung hat

## Typische Werte für parasitäre Kapazitäten ( $W = L = 5 \mu m$ ):

Arbeitsbereich	$C_{\mathrm{GS}}$	$C_{\mathrm{GD}}$	$C_{\mathrm{SB}}$	$C_{\mathrm{DB}}$
Gesättigt	$C_{\rm GS0t} + 2/3C_{\rm oxt}$	$C_{ m GD0t}$	$C_{\text{jSBt}} + 2/3C_{\text{BCt}}$	$C_{\mathrm{jDBt}}$
Typ. Wert	103 fF	0.0555 fF	14.9 fF	1.7 fF
Ungesättigt	$C_{\rm GS0t} + 1/2C_{\rm oxt}$	$C_{\text{GD0t}} + 1/2C_{\text{oxt}}$	$C_{\text{jSBt}} + 1/2C_{\text{BCt}}$	$C_{\text{jDBt}} + 1/2C_{\text{BCt}}$
Typ. Wert	77.555 fF	77.555 fF	11.6 fF	11.6 fF


Hinweis: Die Kapazitäten in den Formeln sind Technologie-Parameter.

 $C_{\text{oxt}}$  Nutzkapazität

 $C_{
m GDt}$  /  $C_{
m GSt}$  Parasitäre Kapazitäten verursacht durch Overlap  $C_{
m jSbt}$  /  $C_{
m jDSt}$   $C_{
m jBCt}$  Parasitäre Kapazitäten wegen Raumladungszone

## 8.2 Miller-Approximation / Miller-Effekt

Die (parasitäre) Kapazität zwischen Eingang und Ausgang (typischerweise  $C_{\rm GS}=C_m$ ) der Schaltung wird durch die Verstärkung des Transistors stark vergrössert. Die Miller-Approximation bekommt diese 'Problematik' für Abschätzungen von Hand in den Griff.



Das Miller Theorem postuliert, dass die linke Schaltung durch Wählen von  $Y_1$  und  $Y_2$  als

$$Y_1(s) = Y(s)(1+A)$$
 und  $Y_2(s) = Y(s)\left(1 + \frac{1}{A}\right)$ 

äquivalent gemacht werden können. Es kann durch einfaches Einsetzen bewiesen werden.

## 8.2.1 Einfluss der Miller-Kapazität

Die Miller-Kapazität  $C_m$  erscheint

- multipliziert mit 1 + |A| am Eingang als  $C_{mi}$  und
- multipliziert mit  $1 + \left| \frac{1}{A} \right|$  am Ausgang als  $C_{\text{mo}}$ .

|A| entspricht dem DC-Gain

des Transistors

## 8.2.2 Nachteile der Miller-Approximation

- Durch Verschieben des Miller-C aus dem Vorwärtspfad stimmt die UTF nach Ersetzen des C<sub>m</sub> nicht mehr.
- Das Miller-Theorem geht von konstantem Frequenzgang der Verstärkung aus. Es stimmt folglich nur für die tieferen Frequenzen.

## 8.2.3 Brauchbarkeit der Miller-Approximation

Mit der Miller-Approximation kann die Übertragungsfunktion (aus der Kleinsignalersatzschaltung) berechnet werden. Man erhält eine genaue Formel, aus welcher die Polfrequenzen ermittelt werden könne. In diese genauen Formeln werden dann **approximative / ungenaue Werte** eingesetzt.

→ Miller-Approximation in Praxis nicht brauchbar! → Simulation!

## 8.3 Frequenzverhalten durch Zero Value Time Constant Analysis

Die Zero Value Time Constant Analysis ist eine Methode, um die **Bandbreite** einer Schaltung abzuschätzen und zu bestimmen, welche Knoten für das Frequenzverhalten am wichtigsten sind  $\rightarrow$  **dominante Pole** 

## 8.3.1 Vorgehen – Zero Value Time Constant Analysis

- 1. Kleinsignalersatzschaltung erstellen
- **2.** Für alle  $C_k$  die zugehörige **Zeitkonstanten** bestimmen:
  - a) Alle übrigen  $C_{i\neq k} = 0$  setzen
  - b) Betrachtetes  $C_k$  durch eine Spannungsquelle ersetzen und den von  $C_k$  her gesehenen Kleinsignalwiderstand bestimmen
  - c) Zeitkonstante  $\tau_k$  und Polfrequenz  $f_{\mathrm{pk}}$  für betrachtetes  $C_k$  berechnen
- 3. Approximiertern Frequenzgang aus DC-Verstärkung und gefundenen Polstellen (bei  $f_{pk}$ ) zusammensetzen und bei Bedarf in Bode-Diagramm einzeichnen

$$\tau_k = R_k C_k \qquad \qquad f_{pk} = \frac{1}{2\pi\tau}$$

 $\rightarrow$  Der dominante Pol ist derjenige mit dem grössten  $\tau_k$ 

## 8.3.2 Interpretation der Polstellen

Bandbreite (GBP):

Stabilität:

Wird durch den **ersten Pol** bestimmt Wird durch den **zweiten Pol** bestimmt

GPB 
$$\approx f_{\rm p1} \cdot A_{\rm DC}$$

 $f_{180^{\circ}} \approx f_{p2}$ 

## 8.3.3 Typische Werte für parasitäre Komponenten

- Typsische Werte für parasitäre Kapazitäten: siehe Abschnitt ??
- Typische Werte für Kleinsignalwiderstände (Innenwiderstände) an Transistor-Knoten gemäss folgender Tabelle

	Innenwiderstand	hoch / tief	typisch
Gate	$r_{ m iG}$	unendlich	$G\Omega$
Drain	$r_{\rm DS} = \frac{1}{g_0}$	hoch	$M\Omega$
Source	$\frac{1}{g_m}$	tief	$k\Omega$

- Vorsicht bei C<sub>GD</sub>: Sollte der Transistor eine Spannungsverstärkung haben, so muss der Miller-Effekt berücksichtigt werden.
- Weiter ist C<sub>GD</sub> bei hohen Frequenzen oft als erstes kurzgeschlossen, für den zweiten Pol muss dieser als kurzgeschlossen betrachtet werden.

## 9 MOS Operationsverstärker

'Operationsverstärker' ist ein **Sammelbegriff** für Differenzverstärker mit sehr grosser Verstärkung.

Der ideale Operationsverstärker erfüllt zwei Bedingungen:

- Es fliesst kein Strom in die Eingänge
- Die Spannungsdifferenz zwischen den Eingängen ist null

Man unterscheidet dabei zwischen **zwei Arten** von Operationsverstärkern:


OTA: Der Transimpedanz-Operationsverstärker hat eine Spannung am Eingang und liefert am Ausgang einen Strom

OpAmp: Der OpAmp verstärkt die Eingangsspannung zu einer Ausgangsspannung


OTA		OpAmp	
$Z_{\rm in} \to \infty$	$Z_{\rm out} \to \infty$	$Z_{\rm in} \to \infty$	$Z_{\rm out} \rightarrow 0$

## 9.1 Struktur

Differenzstufe Verstärkungsstufe Leistungsstufe (Eingangsstufe) (Integratorstufe) (Ausgangsstufe)



- Differenzstufe
  - − Bildet die Differenz zwischen V+ und V− und verstärkt diese
- Verstärkerstufe
  - Erhöht die Verstärkung und bestimmt meist die Bandbreite
- Leistungsstufe
  - Wandelt die hohe Impedanz in eine kleine Ausgangsimpedanz → fehlt beim OTA




- $\rightarrow$  Jede Stufe hat ihre eigene Verstärkung  $a_i$
- → Die Gesamtverstärkung entspricht deren Produkt

 $a_{\text{OpAmp}} = a_{\text{Diff}} \cdot a_{\text{Gain}} \cdot a_{\text{Leist}}$ 

# 9.2 Differenzstufe - Grosssignalanalyse


## 9.2.1 Strong Inversion



Sättigung: 
$$I_D = \frac{\mu C_{\text{ox}}}{2} \frac{W}{L} (V_{\text{GS}} - V_{\text{T}})^2$$

Konten: 
$$I_Q = I_{D1} + I_{D2}$$

$$\frac{I_{\rm D}}{I_{\rm Q}} = f(V_{\rm d}) = f(V_{i1} - V_{i2}) = \frac{1}{2} + \frac{1}{2} \sqrt{\frac{\left(\mu C_{\rm ox} \frac{W}{L}\right) \cdot V_{\rm d}^2}{I_{\rm Q}} - \frac{\left(\mu C_{\rm ox} \frac{W}{L}\right)^2 \cdot V_{\rm d}^4}{4I_{\rm Q}}}$$



## 9.2.2 Weak Inversion

Weak Inversion, Sättigung: 
$$I_{\rm D} = \frac{W}{L} I'_{\rm M} e^{\frac{V_{\rm GS} - V_{\rm M}}{n_{\rm M} V_{\rm temp}}}$$

$$\frac{I_{\rm D}}{I_{\rm Q}} = f(V_{\rm d}) = f(V_{i1} - V_{i2}) = \frac{1}{2} \left( 1 + \tanh\left(\frac{V_{\rm d}}{2n_{\rm M}V_{\rm temp}}\right) \right)^{V_d} \stackrel{\rm klein}{\approx} \frac{1}{2} \left( 1 + \frac{V_{\rm d}}{2n_{\rm M}V_{\rm temp}} \right)^{-1}$$

## 9.2.3 Conclusion Grosssignalanalyse

Die Verstärkung ist im grossen und ganzen unabhängig von der Eingangsspannung und so vom Arbeitspunkt, der durch die Eingangsspannungen gegeben ist.

Der Ausgangsstrom hängt nur von der Differenz der Eingangsspannungen ab, was zu Linearität in einem grossen Bereich führt.

## 9.3 Differenzstufe - Kleinsignalanalyse

## 9.3.1 Transkonduktanz g<sub>md</sub>

Widerstands-/Stromquellenlast: Stromspiegellast:

$$g_{\rm md} = \frac{i_{\rm out}}{v_{\rm d}} = -\frac{g_m}{2}$$

$$g_{\text{md}} = \frac{i_{\text{out}}}{v_d} = -g_m$$


## 9.3.2 Verstärkung

Generell berechnet sich die Verstärkung der Differenzstufe  $a_{Diff}$  als

$$a_{\text{Diff}} = \frac{v_{\text{out}}}{v_{\text{in}}} = g_{\text{md}} \cdot r_{\text{Last\_tot}}$$

- $\bullet\,$  Abhängig von der Last muss  $g_{\rm md}$ entsprechend eingesetzt werden
- r<sub>Last tot</sub> entspricht der gesamten Last am Ausgangsknoten


## Widerstandslast:



$$r_{\text{Last\_tot}} = (R_D \parallel r_{\text{DS}} \parallel R_{\text{Lext}}) \approx (R_D \parallel R_{\text{Lext}})$$

$$a_{\mathrm{Diff}} \approx -\frac{g_m(R_D \parallel R_{\mathrm{Lext}})}{2}$$

## Stromspiegellast:



$$r_{\text{Last\_tot}} = (r_{\text{DS\_N2}} \parallel r_{\text{DS\_P2}} \parallel R_{\text{Lext}})$$

$$a_{\mathrm{Diff}} \approx -g_m \left( \frac{1}{g_{\mathrm{o,N2}}} \parallel \frac{1}{g_{\mathrm{o,N2}}} \parallel R_{\mathrm{Lext}} \right)$$

# Stromquellenlast:

$$r_{\text{Last\_tot}} = \left(r_{\text{QL}} \parallel r_{\text{DS2}} \parallel R_{\text{Lext}}\right)$$
  $a_{\text{Diff}} \approx -\frac{g_m \left(R_{\text{Lext}} \parallel r_{\text{DS2}} \parallel r_{\text{QL}}\right)}{2}$ 

## 9.3.3 Grenzwertbetrachtungen der Spannungsverstärkung

Für folgende Grenzwertbetrachtungen der Spannungsverstärkung gilt:  $R_{\text{Lext}} = \infty$ 

Betriebsbereich	Grenzwert der Spannungsverstärkung	Grössere Verstärkung bei
Strong Inversion	$ a_{\max}  = 2V_e \sqrt{\frac{\mu C_{\text{ox}} \frac{W}{L}}{I_Q}} \approx 2a_E \sqrt{\frac{\mu C_{\text{ox}} LW}{I_Q}}$	Ruhestrom ↓, Fläche ↑, (Early-Spannung ↑)
Weak Inversion	$ a_{\text{max}}  = \frac{V_E}{n_M V_{\text{temp}}} \approx \frac{a_E L}{n_M V_{\text{temp}}}$	(Early-Spannung ↑)

Diese Formeln sollten nicht zur Verstärkungsberechnung verwendet werden – sie dienen lediglich zur Veranschaulichung der Bezüge verschiedener Parameter.

## 9.4 Verstärkerstufe

Für die Verstärkerstufe wird in der Regel eine Source-Schaltung mit Stromquellenlast eingesetzt. Diese hat eine Verstärkung von

$$a_{Gain} = -g_m(r_{DS1} \parallel r_Q)$$

## 9.5 Leistungsstufe

Als Leistungsstufe wird für Closed-Loop Anwendungen meist eine Drain-Stufe mit Stromquellenlast verwendet. Diese hat eine Verstärkung von

$$a_{\text{Leist}} \approx 1$$

Die Verstärkung der Leistungsstufe ist dabei ≤ 1 um Instabilität zu vermeiden. In Open-Loop Anwendungen darf die Leistungsstufe auch Verstärkungen > 1 aufweisen.

## 9.6 Kenngrössen

## 9.6.1 Gain-Bandwidth-Product GBW

$$GBW = |a| \cdot f_d$$
 (= GBP)  $BW = \frac{GBW}{a} \Leftrightarrow a = \frac{GBW}{BW}$ 

 $f_d$ : Frequenz des dominanten (ersten) Pols | a: Verstärkung | BW: Bandbreite

## **Beispiel Differenzstufe**:

$$a = -g_m R_{\text{out}} \quad \text{und} \quad f_d = \frac{1}{2\pi R_{\text{out}} C_L}$$
 
$$\downarrow$$
 
$$\text{GBW} = |a| \cdot f_d = |-g_m R_{\text{out}}| \cdot \frac{1}{2\pi R_{\text{out}} C_L} = \frac{g_m}{2\pi C_L}$$

## 9.6.2 Slew-Rate

Die Slew-Rate beschreibt die maximale Ausgangsspannungsänderung pro Zeiteinheit:


$$SR = SR_r = |SR_f| = \frac{dv_o}{dt}\Big|_{max} = \frac{I_Q}{C_L}$$

## Aussteuerung als Funktion der Eingangsfrequenz:

Die Aussteuerung  $\Delta V$  des Ausgangs bei einem Rechteck am Eingang berechnet isch als

$$\Delta V = f(SR, f) = SR \cdot \Delta t = \frac{SR}{2f} = \frac{I_Q}{C_L \cdot 2f}$$

## Bestimmung der Slew Rate bei mehrstufigen Verstärkern:



Eine Stufe limitiert die Slew Rate der gesamten Schaltung. Um die limitierende (dominante) Stufe zu bestimmen, wird folgnedermassen vorgegangen:


- 1. SR jeder Stufe einzeln bestimmen.
- 2. Berechneten Wert auf den Ausgang nor $mieren \rightarrow SR_{out} = SR_i \cdot a$
- 3. Kleinste normierte SR wählen → entspricht limitierender Stufe

## Designregeln:

- Hohe Slew Rate:  $I_Q \uparrow$ ,  $C_L \downarrow$ , Stromverbrauch  $\uparrow$
- Frequenzkompensation (C<sub>C</sub>) reduziert die Slew-Rate

# 9.6.3 Eingangsspannungsbereich

## Gleichtakt / Common-Mode:



$$V_{\text{inCM}} = \frac{V_{\text{in1}} + V_{\text{in2}}}{2}$$

$$V_{\text{inCM,min}} = V_{\text{SS}} + V_{\text{DS,satN3}} + V_{\text{GS,N1/N2}}$$

$$V_{\text{inCM,max}} = V_{\text{DD}} - V_{\text{GS,P1}} - V_{\text{DS,sat,N1}} + V_{\text{GS,N1}}$$

$$= V_{\text{DD}} - V_{\text{GS,P1}} + V_{\text{th,N}}$$

Bei Unterschreitung von  $V_{\text{inCM},\text{min}}$  fällt der Transistor  $N_3$  durch Reduktion des Stroms aus dem Stromquellenbereich in den Widerstandsbereich. Dies reduziert das  $g_m$ . Bei Überschreitung von  $V_{\text{inCM},\text{max}}$  fallen die Transistoren  $P_1$  und  $P_2$  aus der Sättigung, was den Stromspiegel unwirksam macht. Auch dies reduziert das  $g_m$ .

## Gegentackt / Differential-Mode:


$$V_{\rm inDM} = V_{\rm in1} - V_{\rm in2}$$

Der Gegentakt-Eingangsspannungsbereich kann der Grossignalanalyse in ?? entnommen werden

## 9.6.4 Common-Mode-Rejection

## Berechnung:

Durch Symmetrie kann zur Berechnung der Common-Mode-Verstärkung die Stromquelle 'halbiert' werden.



Folglich kann zur Berechnung die Formel Phasenmarge: der Source-Schaltung verwenden:

$$a_{\rm CM} \approx -\frac{R_D}{2r_Q}$$

Die Differential-Mode-Verstärkung kann wie gehabt berechnet werden:

$$a_{\rm DM} \approx -\frac{g_m}{2} R_D$$

## Minimierung der Common-Mode-Verstärkung:

Die Common-Mode-Verstärkung kann durch Wahl einer guten Stromquelle  $(r_Q >> 2 \cdot R_D)$ minimiert werden.

## Common-Mode-Rejection-Ratio:

CMRR = 
$$\left| \frac{a_{\text{DM}}}{a_{\text{CM}}} \right| = \left| \frac{-\frac{g_m}{2} R_D}{-\frac{R_D}{2r_Q}} \right| = \frac{g_m}{g_{\text{oQ}}} = g_m \cdot r_Q$$

## 9.6.5 Speisungsspannungsunterdrückung

• Die Rejection von Störungen auf dem Bezugspotential von Verstärkern werden recht direkt auf den Ausgang übertragen.

$$PSRR_{+} = \left| \frac{a_{DM}}{a_{PS+}} \right|$$

• Speisungen, die über eine Stromquelle mit der Verstärkerschaltung verbunden sind, werden mit dem Innenwiderstand dieser Quellen gedämpft.

$$PSRR_{-} = \left| \frac{a_{DM}}{a_{PS-}} \right|$$

## **9.6.6 Offset**


## Random Offset:

Entsteht durch Prozessvariationen.

- Das Matching der Eingangstransistoren kann durch Common-Centroid-Layout optimiert werden
- $V_{\rm GS}-V_T$  nicht minimal wählen
- Grosses W/L für Eingangstransistoren

## **Systematic Offset:**

Entsteht durch schaltungstechnische Asymmetrien und können durch Befolgen folgender Design Rules eliminiert werden.



- Identisches L der Stromspiegeltransistoren  $N_3 N_5$  sowie  $P_1$  und  $P_2$  ( $\lambda$  identisch)
- Diff. Stufe symmetrisch, damit Ströme identisch ( $V_{in1} = V_{in2}$ )
  - $N_1$  und  $N_2$  sowie  $P_1$  und  $P_2$  identisch
  - $V_x = V_y$  → gleiches  $V_{GS}$  und  $V_{DS}$  für  $N_1$  und  $N_2$  resp.  $P_1$  und  $P_2$
- Ausgangsstufe  $P_3$  spiegelt  $I_{P1,2}$  ideal:  $I_{P3} = I_{N3} = n \cdot I_B$ 
  - gleiches  $V_{GS}$  ( $V_x = V_y$ ) und  $V_{DS}$  ( $V_y = V_z = V_{out_0}$ ) für  $P_2$  und  $P_3$
  - gleiche Stromdichte:  $I_{P1}/(W/L)_{P1} = I_{P2}/(W/L)_{P2} = I_{P3}/(W/L)_{P3}$

## 10 Stabilität / Frequenzverhalten von OpAmps

## 10.1 UTF des rückgekoppelten Verstärkers



## 10.2 Stabilitätskriterien

Der Nenner von  $A_{CL}(s)$  darf **nicht null** sein, da das System sonst schwingt. Um die Stabilität zu beurteilen werden Verstärkungs- und Phasenmarge betrachtet.

Damit ein System stabil ist, müssen die beiden folgenden Bedingungen erfüllt sein:


## Verstärkungsmarge:

Bei  $\Phi = 180^{\circ}$  ablesen:

$$\mathrm{GM} = g_M = |A(s) \cdot T(s)| < 1$$

Bei Verstärkung 1 bzw 0 dB ablesen:

$$\mathrm{PM} = \varphi_M = 180^\circ - \Phi > 0^\circ$$



## 10.2.1 Überschwingen der Sprungantwort

Die Phasenmarge bestimmt, wieviel die Sprungantwort überschwingt.

Phasenmarge	Verhalten der Sprungantwort	
$\phi_M \leq 0^{\circ}$	Gegengekoppelter Verstärker schwingt selbständig	
$\phi_M > 0^\circ$	Stabil, mit gedämpftem Überschwingen	
$\phi_M = 65^\circ$	Einziger Überschwinger mit 4.7 %	
$\phi_M \geq 75^{\circ}$	Einbussen bei der Slew-Rate	

## 10.3 OpAmp als System mit 2 Polen

- 1. Pol (bei f<sub>d</sub>) bestimmt Bandbreite (GBW)
- 2. Pol (bei  $f_{nd}$ ) bestimmt die Stabilität  $\rightarrow$  Phasenmarge  $\varphi_M$

$$\varphi_M = 90^\circ - \arctan\left(\frac{\text{GBW}}{f_{\text{nd}}}\right)$$

## 10.3.1 Design-Regeln für Stabilität des OpAmps

- 1. Pol muss in erster Stufe (Differenzstufe) realisiert werden
- 2. Pol bei ca.  $3 \cdot \text{GBW}$  wählen  $\rightarrow \varphi_M \approx 72^\circ$  (fast kein Überschwingen)

# 11 Realisierungsformen von OpAmps

## 11.1 Einstufiger OTA


## 11.1.1 Differenzstufe mit (Stromspiegel) Last

Die Differenzstufe des OpAmps realisiert einen einstufigen OTA. Meist werden aber 'verbesserte' Realisierungsformen verwendet.

$$a = -g_{\text{m,N1,N2}} \cdot \underbrace{\left(r_{\text{N,P}} \parallel r_{\text{DS}}\right)}_{r_{\text{out}}} \qquad \text{BW} \approx f_d = \frac{1}{2\pi r_{\text{out}} C_{\text{L}}} \qquad \text{GBW} = f_d \cdot |a| = \frac{g_{\text{m,N1,N2}}}{2\pi C_{\text{L}}}$$

- Meist ungenügende Verstärkung, da die Last zu klein ist.
- Eingangs- und Ausgangs-Common-Mode-Bereich nicht unabhängig wählbar.

## 11.1.2 Telescopic Cascode OTA




$$r_{K} \text{ NK P} \approx r_{DS} \cdot (2 + g_{m} \cdot r_{DS})$$

$$f = \frac{1}{f}$$

- Eingangs- und Ausgangs-Common-Mode-Bereich nicht unabhängig wählbar
- Kleinerer Ausgangsspannungsbereich
- + Geringer Stromverbrauch
- + Hohe Verstärkung


## 11.1.3 Folded Cascode OTA



Die Berechnungsformel für die den Folded Cascode OTS sind gleich wie beim Telescopic Cascode OTA. → Abschnitt ??

- + Hohe Verstärkung
- Eingangs- und Ausgangs-Common-Mode-Bereich unabhängig wählbar
- Hoher Stromverbrauch (meist doppelt im Vergleich zu Telescopic)

# 11.1.4 Symmetrischer OTA



 $a_V = B \cdot g_{\text{m\_N1}} \cdot (r_{\text{DS\_N3}} \parallel r_{\text{DS\_P3}})$ 

$$f_d = f_{\text{P\_Nout}} = \frac{1}{2\pi \cdot R_{\text{Nout}} \cdot C_{\text{Nout}}}$$


$$f_d \approx \frac{1}{2\pi \left(r_{\text{DS}\_N3} \parallel r_{\text{DS}\_P3}\right) C_L}$$

GBW =  $|a_V| \cdot f_d = B \cdot \frac{g_{\text{m1}}}{2\pi C_{\text{Nout}}} \approx B \cdot \frac{g_{\text{m1}}}{2\pi C_L}$ 

- + Besseres Verhalten bei hohen Frequenzkompensation, einstellbar durch B
- + Grosser Aussteuerbereich
- + Sehr hohe Frequenz des zweiten Pols  $\rightarrow$  stabil

# 11.2 Zweistufige OTA

## 11.2.1 Zweistufiger OTA



$$a_V = a_{V1} \cdot a_{V2}$$

$$a_{V1} = g_{m,N1,N2}(r_{DS_N2} \parallel r_{DS_P2})$$


$$a_{\mathrm{V2}} = g_{\mathrm{m,P3}}(\mathrm{r_{\mathrm{DS_{N}3}}} \parallel \mathrm{r_{\mathrm{DS_{P}3}}} \parallel \mathrm{R_{L}})$$

$$f_{p,N1} = \frac{1}{2\pi r_{N1} C_{N2}}$$
  $f_{p,N3} = \frac{1}{2\pi r_L C_{N2}}$ 

- Grosse Verstärkung  $C_2 \gg C_L$  nötig für Stabilität  $\rightarrow$  suboptiomal
  - Durch C<sub>C</sub> tiefere Bandbreite

## 11.2.2 Miller-OTA

Durch 'Verlagerung' der Kapazität  $C_C$  wirkt diese als Miller-Kapazität. Somit werden die Pole auseinandergeschoben ohne viel Chipfläche für eine grosse Kapazität zu benötigen. Die Bandbreite des Miller-OTA ist folglich grösser.



- N2 ist dominierendenr Knoten  $\rightarrow f_{pN2}$
- Bei hohe Frequenzen wirkt C<sub>C</sub> als Kurzschluss zw. Gate und Drain von P<sub>3</sub>  $\rightarrow$  Diodenschaltung  $\rightarrow f_{pN3}$
- C<sub>C</sub> erzeugt eine Nullstelle, deren Lage mit einem  $R_C$  in Serie 'platziert' wer-

Dominanter Pol 
$$f_{\text{pN2}} = \frac{1}{2\pi R_{\text{n2}}(C_{\text{n2}} + A_{\text{V2}}C_C)} \approx \frac{1}{2\pi R_{\text{n2}}A_{\text{V2}}C_C}$$

3 dB-Bandbreite BW 
$$\approx f_d = f_{N2} = \frac{1}{2\pi R_{N2} A_2 C_C}$$

Verstärkung 
$$a$$
  $a = a_1 \cdot a_2 = g_{\text{m_N1,2}} R_{\text{N2}} \cdot g_{\text{m_P3}} R_{\text{N3}}$ 

Gain-Bandwidth-Product GBW = 
$$a \cdot f_d = \frac{g_{\text{m\_N1},2} R_{\text{N2}} \cdot g_{\text{m\_P3}} R_{\text{N3}}}{2\pi R_{\text{N2}} a_2 C_C} = \frac{g_{\text{m\_N1},2}}{2\pi C_C}$$

Nicht-Dominanter Pol 
$$f_{\rm nd} = f_{\rm N3} = \frac{1}{2\pi R_{\rm n3} C_L} \approx \frac{g_{\rm m_s P3}}{2\pi C_L}$$

Phasenmarge 
$$\varphi_M$$
  $\varphi_M = 90^\circ - \arctan\left(\frac{\text{GBW}}{f_{\text{nd}}}\right)$ 

# 12 Designbeispiel

## 12.1 Spezifikationen

Folgende Spezifikationen werde üblicherweise gegeben.

Slew Rate SROpen Loop Gain  $a_{OL}$ Last  $C_{\rm I}$ Versorgungssp.  $V_{\rm CC}$ Phase Margin  $\Phi_M$ **Output Swing** 

Stabilität Unity gain stable or not

Offset Voltage Vos

## 12.2 Designablauf

- 1. Spezigikation: Definition der Ein- und Ausgänge einer Schaltung
- 2. Handrechnungen, Erstellen eines Schaltplanes
- 3. Schaltkreissimulation
- 4. Spezifikationen erfüllt? Ja: gut. Nein: zurück zu Schritt??
- 5. Layout
- 6. Schaltkreissimulation mit parasitären Einflüssen
- Spezifikationen erfüllt? Ja: gut. Nein: zurück zu Schritt ??
- 8. Herstellen eines Prototypen
- 9. Test und Evaluation
- 10. Spezifikationen erfüllt? Ja: gut. Nein: zurück zu Schritt??
- 11. Produktion

Wenn an irgendeinem Punkt festgestellt wird, dass die Spezifikationen nicht erreicht werden können, muss zurük zu Schritt ?? zurück gesprungen werden.

## 12.2.1 Front End Design

- 1. Gegeben Gesucht niederschreiben
- 2. Grossignalanalyse: APs von Ausgang zu Eingang bestimmen.
  - a Sicherstellen, dass alle Transistoren gesättigt sind.
  - b Oft kommt nur Strong Inversion in Frage.

  - c Slew Rate bestimmt Biasstrom d. Ausgangsstufe:  $I_{\text{bias}} = SR \cdot V_{\text{L}}$  d Aussteuergrenze bestimmt min.  $\frac{W}{L}$  d. Ausgangsstufe:  $V_{\text{DS, sat}} = \sqrt{2I_{\text{D}}/(\mu C_{\text{ox}}W/L)}$  e Bei mehrstufigen Verstärkern: Non-Dominanter Pol bei  $f_{\text{nd}} = 3 \cdot GBW$  wählen  $\rightarrow$ Bestimmt *L* der 2. Stufe.
  - f Bei mehrstufigen Verstärkern: Biasstrom der ersten Stufe mit  $\frac{W}{L}$  bestimmen.
- 3. Kleinsigalanalyse:  $g_{\rm m}$ ,  $r_{\rm DS}$ , GBW und DC-Verstärkung bestimmen.
  - a  $g_m = \sqrt{2I_D \cdot \mu C_{ox} \cdot W/L}$
  - b  $r_{ds} = (a_a L + V_{DS})/I_D$
  - c  $GBW = a \cdot f_d$  bestimmt  $g_m$  bestimmt W/L des Transistors mit dominantem Pol  $f_{\rm d} = 1/(2\pi \cdot r_{\rm out} \cdot C_{\rm L})$
  - d DC-Verstärkung d. letzten Stufe bestimmen.
  - e  $SR_1$  der ersten Stufe als  $SR_1 = SR/a_2$  berechnen.
- 4. Stabilität uns Aussteuergrenzen kontrollieren
- 5. Simulation zur Kontrolle

# II Idiotenseite

# 13 Grundwissen

## 13.1 Bodediagramm zeichnen

Element	Frequenzgang	
Licition	Amplitudengang	Phasengang
Polstelle	−20 dB/Dekade, −3 dB bei der Polstelle	−90°, −45° bei der Polstelle
Nullstelle	+20 dB/Dekade, +3 dB bei der Nullstelle	+90°, +45° bei der Nullstelle

Der Anstieg / Abfall der Phase beginnt jeweils eine Dekade vor der Pol- bzw Nullstelle.

## 13.2 Dezibel

Werte in Dezibel sind immer **Leistungsverhältnisse**. Wird mit Spannungen gerechnet, so muss die Spannung quadriert oder der Wert in Dezibel verdoppelt werden.

$$g_{\rm dB} = 10 \cdot \log_{10} \left( \frac{P_{\rm out}}{P_{\rm in}} \right) = 20 \cdot \log_{10} \left( \frac{U_{\rm out}}{U_{\rm in}} \right)$$