

Analog Microelectronics

HS 2024 – Prof. Dr. Paul Zbinden
Autoren: Flurin Brechbühler, Laurin Heitzer, Simone Stitz

https://github.com/flurin-b/AnME

Inhaltsverzeichnis

I	AnME	2	7		stufige MOS-Verstärker	7
1	CMOS Technologie	2		7.1	Analyse von MOS-Verstärkern	
1	CMOS Technologie	$\frac{2}{2}$		7.2	Widerstandslast	
	1.1 Prozessüberblick – Herstellung integrierter Schaltungen			7.3	Diodenlast	
	1.2 Arten von Toleranzen	2		7.4	Stromquellenlast	
	1.3 CMOS Bauelemente	2		7.5	Stromumlenkung	
2	MOS Transistoren	2		7.6 7.7	Kaskode	
-	2.1 Dotierung	2		7.8	Gefaltete Kaskode	
	2.2 MOS-Kapazität	2		7.9	Verstärker mit parallelem Eingang	
	2.3 MOS-Transistoren	2		7.7	voistance interparation Emgang	,
	2.4 Ausgangskennlinie – Arbeitsbereiche	3	8	Freq	quenzverhalten	7
	2.5 Transferkennlinie – Ausgangsstrombereiche	3		8.1	Parasitäre Kapazitäten in MOS-Transistoren	8
	2.6 Berechnung des Drainstroms	3		8.2	Miller-Approximation / Miller-Effekt	
	2.7 Modellierung eines MOS-FET in einem Arbeitspunkt	3		8.3	Frequenzverhalten durch Zero Value Time Constant Analysis	8
		3				
	2.8 Kleinsignalparameter		9	MOS	S Operationsverstärker	8
	2.9 Zusammenhänge	4		9.1	Struktur	
	2.10 Grosssignalanalyse / AP-Bestimmung	4		9.2	Differenzstufe – Grosssignalanalyse	9
	2.11 Kleinsignalanalyse	4		9.3	Differenzstufe – Kleinsignalanalyse	
3	MOSFET Grundschaltungen	4		9.4	Verstärkerstufe	
3	3.1 Einsatzgebiete und Eigenschaften	4			Leistungsstufe	
	3.2 Dimensionierung einer Grundschaltung – Vorgehen	4		9.6	Kenngrössen	9
		4			Many (T	40
		4	10		vilität / Frequenzverhalten von OpAmps	10
	3.4 Gate-Schaltung				UTF des rückgekoppelten Verstärkers	
	3.5 Drain-Schaltung (Source-Follower)	4			Stabilitätskriterien	
	3.6 Eingangs- und Ausgangswiderstände	5		10.3	OpAmp als System mit 2 Polen	10
4	MOS Diode	5	11	Real	lisierungsformen von OpAmps	10
	4.1 Gegenüberstellung Diodentypen	5			Einstufiger OTA	
	4.2 Arbeitsbereich der MOS Diode	5		11.2	Zweistufige OTA	11
	4.3 Arbeitspunkteinstellung	5				
	4.4 Kleinsignalersatzschaltung	5	12		A Designbeispiel	11
	4.5 Anwendungen	5			Spezifikationen	
					Designablauf	
5	MOS Stromquelle	5		12.3	Front End Design	11
	5.1 Stromquelle – Grundschaltungen	5	13	l Infr	astruktur / Spannungsreferenz eines SoC	11
	5.2 Kaskoden	5	13		Spannungsversorgung	
					Arbeitspunkteinstellung mittels Bias Circuit	
6	MOS Stromspiegel	6			Referenzschaltungen	
	6.1 Widlar Stromspiegel (Einfacher OStromspiegel)	6		13.3	Totoronzoonanangen	14
	6.2 Anwendungen von Stromspiegeln	6				
	6.3 Mehrfachstromspiegel	6	II	[Id	liotabschnitt	12
	6.4 Wilson-Stromspiegel (3-Transistor-Schaltung)	6				_
	6.5 Verbesserter Wilson-Stromspiegel / Kaskoden-Stromspiegel	6	14	Grw	ndwissen	12
	6.6 Stromspiegel mit geregelter Kaskode	7		14.1	Bodediagramm zeichnen	12
	6.7 Gegenüberstellung der Stromspiegel	7		14.2	Dezibel	12

I AnME

1 CMOS Technologie


1.1 Prozessüberblick – Herstellung integrierter Schaltungen

Die Herstellung integrierter Schaltungen zeichnet sich durch folgende Besonderheiten aus:

- Komplexe Logistik aufgrund einer Vielzahl an Prozessschritten
- · Hochgradige Standardisierung
- Teure Infrastruktur und teure Prozesse

Der Prozess läuft in groben Zügen wie folgt ab:

- 1. Sand wird geschmolzen und gereinigt. Daraus wird ein Silizium-Einkristall gezogen.
- 2. Der Einkristall wird in Wafer geschnitten / gesägt.
- Durch wiederholte Oberflächenbeschichtung, Fotolithografie, Ätzen und Dotierung wird der Wafer strukturiert. Dazwischen muss der Wafer jeweils gesäubert werden.
- 4. Die einzelnen Chips auf dem Wafer werden vereinzelt.
- 5. Zur Konfektion werden die Chips in Gehäuse verbaut.
- 6. Um die ICs in Systemen einzusetzen, werden diese auf Leiterplatten verbaut.



Lithographie:

Lichtempfindlicher Lack (Photoresist) wird durch eine Lichtquelle löslich (positiver Photoresist) oder unlöslich (negativer Photoresist) gemacht. Durch Lösen des löslichen Photoresists kann die Oberfläche lokal geschützt werden und so gezielt regionen des Chips geätzt oder beschichtet werden. Zum Ende wird der übrige Lack entfernt und der Vorgang beliebig oft wiederholt.

Ätzen:

Durch Ätzen kann gezielt Material von freiliegenden Flächen des Wafers entfernt werden. Dabei werden folgende Verfahren unterschieden:

Isotrop (Nass oder Plasma): Gleichförmiges Ätzen in alle Richtungen → Bringt die Gefahr des Unterätzens

Anisotrop (Reactive Ion Etching, KOH oder Plasma): Ätzen entlang Kristallrichtungen, z.B. KOH greift die (111)-Ebene kaum an → Ermöglicht steiliere Gräben, MEMS Selektiv: Selektives Ätzen bestimmter Materialien, z.B. HF ätzt SiO₂ aber nicht Si

→ Erlaubt das Ätzen einer Lage ohne beschädigung unterliegender Strukturen

Dotieren:

Beim Dotieren werden gezielt Fremdatome in den Siliziumkristall eingebracht.

Donatoren, also Atome mit einem Valenzelektron mehr als der Halbleiter, verursachen einen Elektronenüberschuss, der Kristall wird **n-dotiert**.

Akzeptoren, also Atome mit einem Valenzelektron weniger als der Halbleiter, verursachen einen Lochüberschuss, der Kristall wird **p-dotiert**.

1.1.1 Backend Prozesse

Wafer Sort:

Die Chips werden auf dem Wafer einzeln getestet (Kontaktierung mit Nadeln). Dies ist oft zeitaufwendig \rightarrow Durch gutes Design sollte diese Zeit minimiert werden.

Der Yield, (prozentualer Anteil funktionaler Chips) hängt dabei von der Chipgrösse ab. Dies, da jeder Defekt bei grossen Chips eine grosse Fläche beeinträchtigt, da jeweils nur ganze Chips funktionsfähig oder defekt sein können.

Yields von 90 % sind meist notwendig, um Profit zu machen.

Assembly and Test:

Die Wafer werden in einzelne Chips getrennt und die funktionierenden Chips in Gehäuse verbaut. Im Gehäuse erfolgt ein Final-Test.

1.2 Arten von Toleranzen

Bei der Herstellung von Wafern werden verschiedene Toleranzen unterschieden:

Devicetoleranz Toleranzen betreffend der Strukturen auf gleichem Chip


Prozesstoleranzen Toleranzen betreffend der Strukturen auf einem Wafer

Lostoleranz Toleranzen innerhalb eines Batches bzw. Los (meist 25, selten bis 50 Wafer)

1.3 CMOS Bauelemente

Mögliche Strukturen und Elemente wie auch die Materialeigenschaften werden im **Technologiehandbuch** gegeben.

1.3.1 Bipolartransistoren



1.3.2 Kapazitäten (pro Fläche)

 $\varepsilon_{r, \text{Dielektrikum}} \approx 2.9 \text{ (möglichst klein)}$

 $\varepsilon_0 = 8.85 \cdot 10^{-12} \, \mathrm{F \, m^{-1}}$

 $\varepsilon_{r,\mathrm{Si,\,SiO}_2}\approx 3.9$

$$C = \varepsilon \cdot \frac{A}{d} = \varepsilon_0 \cdot \varepsilon_r \cdot \frac{W \cdot L}{d} = C'' \cdot A$$

 $\begin{bmatrix} C = \frac{1}{d} = \frac{1}{d} \end{bmatrix}$ Spezifische Kapazität $[C''] = F m^{-2}$

Fläche der Kapazität $[A] = m^2$ Abstand (fix) [d] = m MIM:

Metal-Interconnect-Metal-Kondensatoren produzieren **sehr kleine Kapazitäten**, da die Interconnect-Layers relativ dick sind ($d \sim 2.5 \cdot 10^{-7}$ m) und absichtlich aus 'schlechtem' Dielektrikum ($\varepsilon_r \approx 2.9$) bestehen. Die Spannungsfestigkeit ist jedoch höher.

AOS:

Da Oxidschichten sehr dünn realisiert werden können ($d \sim 2.33 \cdot 10^{-9}$ m) und ein höheres $\varepsilon_r \approx 3.9$ besitzen, benötigen MOS-Kondensatoren im Vergleich zu MIM-Kondensatoren bedeutend weniger Fläche. Somit können grössere Kapazitäts-Werte realisiert werden. Sie besitzen jedoch eine kleinere Spannungsfestigkeit.

1.3.3 Spulen

Spulen sind nur planar möglich und beanspruchen oft viel Platz.

1.3.4 Widerstände (pro quadr. Flächeneinheit)

Typische Werte:

 $R = \rho \frac{L}{A} = \rho \frac{L}{t \cdot W} = R_{\square} \frac{L}{W} = R_{\square} \cdot n_{\square}$ $R_{\square} \approx 0.02 \dots 0.08 \, \Omega / \square$ $R_{\square} \approx 10 \, \Omega / \square$ $R_{\square} \approx 100 \, \Omega / \square \text{ (n+ Poly)}$ $R_{\square} \approx 400 \, \Omega / \square \text{ (p+ Poly)}$ $R_{\square} \approx 100 \, \Omega / \square \text{ (p+ Poly)}$ $R_{\square} \approx 100 \, \Omega / \square \text{ (p+ Poly)}$ $R_{\square} \approx 100 \, \Omega / \square \text{ (p+ Poly)}$ $R_{\square} \approx 100 \, \Omega / \square \text{ (p+ Poly)}$ $R_{\square} \approx 100 \, \Omega / \square \text{ (p+ Poly)}$ $R_{\square} \approx 100 \, \Omega / \square \text{ (p+ Poly)}$ $R_{\square} \approx 100 \, \Omega / \square \text{ (p+ Poly)}$

1.3.5 Parasitäre Effekte

Jedes Bauteil ist von parasitären Effekten betroffen. Diese sind:

- Streukapazitäten und ungewollte Kapazitäten zu anderen Layern
- Wiederstandsbelag des Leitermaterials
- Induktivitätsbelag von 'langen' Leitern
- Toleranzen
- Nichtlinearitäten z.B. die Spannungsabhängigkeit der Kapazitäten von PN-Übergängen
- $\rightarrow \; Empfehlung:$ Verhältnisse verwenden, nicht Absolutwerte!

2 MOS Transistoren

2.1 Dotierung


Dotierung: N-dotiert P-dotiert

Unreinheit: Phosphor / Arsen (HG V) Aluminium (HG III)

Majoritätsträger:ElektronenLöcherMinoritätsträger:LöcherElektronen


2.2 MOS-Kapazität

Minoritätsträger werden an das Gate gezogen. Die entstandene Raumladungszone weist bei ausreichend hoher Gate-Spannung einen Minoritätsträgerüberschuss auf, ist also in der Funktion **komplementär** zum Substrat dotiert.



2.3 MOS-Transistoren

Werden links und rechts vom MOS-Kondensator komplementär zum Substrat dotierte Regionen (Drain und Source) erstellt, so kann ohne Gatespannung aufgrund der PN-Übergänge kein Strom vom Drain zur Source (oder umgekehrt) fliessen. Wird nun eine Spannung am Gate angelegt, so entsteht die Minoritätsträger-Leitende Raumladungszone – der Kanal. Dieser verbindet Drain und Source, es kann also ein Strom fliessen.





2.3.1 Übersicht und Symbole

Durch Vordotierung des Kanals kann der Transistor ohne Gate-Spannung leitend gemacht werden (Verarmungstyp, selbstleitend). Eine negative Gate-Spannung kann den Kanal dann abschnüren.

→ hier nicht weiter behandelt

Der Bulk wird nur eingezeichnet, wenn dieser <u>nicht</u> mit $V_{\rm DD}$ bzw. $V_{\rm SS}$ verbunden ist. Deshalb werden meist die vereinfachten Symbole verwendet:





2.3.2 Modelle

In Cadence sind verschiedene Modelle hinterlegt:

Spice Modell 11: Das Modell 11 beinhaltet ca. 100 Parameter und ist entsprechend genau.Spice Modell 1: Vergleichbar mit dem Handrechenmodell, welches zwar weniger genau, dafür aber viel einfacher ist. Dennoch beinhaltet es bereits 40 Parameter.

2.4 Ausgangskennlinie – Arbeitsbereiche

Die Ausgangskennlinie beschreibt den Zusammenhang $I_D = f(V_{\rm DS})\big|_{V_{\rm GS}={\rm konst}}$

Zwei Arbeitsbereiche:

- ungesättig (gesteuerter Widerstand)
- gesättigt (Stromquelle)

Die Sättigungsgrenze $V_{\rm DS,sat}$ ist abhängig vom Kanalzustand:


weak inversion:

 $V_{\rm DS,sat} = V_{\rm eff} \approx 5 \cdot V_{\rm temp} \approx 130 \,\rm mV$

strong inversion:

 $V_{\rm DS,sat} = V_{\rm eff} = V_{\rm GS} - V_T$

2.5 Transferkennlinie – Ausgangsstrombereiche



Die Transferkennlinie beschreibt den Zusammenhang $I_D = f(V_{GS})$

Dabei werden 5 Ausgangsstombereiche unterschieden. Diese hängen mit dem Kanalzustand zusammen.

Des Weiteren gibt es die Bereiche:

- Sub Threshold: $V_{GS} < V_T$
- Above Threshold: $V_{GS} > V_T$

Ausgangsstrombereiche:

VDSsat 2

Bereich	Mathem. Charakterisierung	Zugrundeliegender phys. Effekt
LECK	ID erreicht Minimalwert, der nicht	Drain- und Source-Substratdiode haben
	weiter unterschritten werden kann	Leckströme ins Subsstrat
EXP	I_D steigt exponentiell mit V_{GS}	Kanal zeigt weak inversion
MOD	Keine 'handliche' Formel für I_D	Kanal zeigt moderate inversion
QUAD	I_D steigt quadratisch mit V_{GS}	Kanal zeigt strong inversion
LIN	I_D steigt annähernd linear mit V_{GS}	Geschwindigkeitssättigung der Ladungsträger im Kanal
	(halb QUAD, halb LIN)	im Kanal (nicht weiter beschleunigbar)

Hinweis: Die Inversion des Kanals beschreibt, wie sehr sich die Polarität geändert ('invertiert') hat. Bei einem n-Kanal FET ist der Kanal ursprünglich p-leidend. Wird der Kanal invertiert, so wird er (schwach, moderat oder start) n-leitend.

2.6 Berechnung des Drainstroms

Die Berechnung des Drainstroms hängt sowohl von Arbeitsbereich (gesättigt / ungesättig), als auch vom Ausgangsstrombereich (bzw. der Kanaliversion) ab!

2.6.1 Strong Inversion

QUAD-Bereich:
$$|V_H(I_D)| \le |V_{GS}| < |V_L(I_D)|$$
 bzw. $|I'_H| \le |I'_D| < |I'_L|$

	Ungesättigt: $ V_{DS} < V_{GS} - V_T $	Gesättigt: $ V_{DS} \ge V_{GS} - V_T $
NMOS:	$I_D = \beta \cdot \left[(V_{\text{GS}} - V_T) V_{\text{DS}} - \frac{V_{\text{DS}}^2}{2} \right] \cdot (1 + \lambda \cdot \Delta V_{\text{DS}})$	$I_D = \frac{\beta}{2}(V_{\text{GS}} - V_T)^2 \cdot (1 + \lambda \cdot \Delta V_{\text{DS}})$
PMOS:	$I_D = -\beta \cdot \left[(V_{\text{GS}} - V_T) V_{\text{DS}} - \frac{V_{\text{DS}}^2}{2} \right] \cdot (1 - \lambda \cdot \Delta V_{\text{DS}})$	$I_D = -\frac{\beta}{2}(V_{\text{GS}} - V_T)^2 \cdot (1 - \lambda \cdot \Delta V_{\text{DS}})$

Ohne Berücksichtigung der **Kanallängenmodulation:** blauen Term = 1 bzw λ = 0 setzen

Transkonduktanz-Parameter β :

 β ist abhängig davon, ob der Transistor gesättigt ist. In der Praxis wird diese Unterscheidung jedoch **nicht** gemacht. Im **Design** kann β durch das Verhältnis von Kanalbreite W und -länge L beeinflusst werden.

$$\beta = \underbrace{\mu C_{\text{ox}}}_{\beta_0} \frac{W}{L}$$

Kanallängenmodulation λ und Early-Spannung V_E :

Die Kanallängenmodulation beschreibt die Nichtidealität der spannungsgesteurten Stromquelle (im Sättigungsbetrieb).

$$\lambda = \frac{1}{V_E + V_{DS,sat}} \approx \frac{1}{V_E} \approx \frac{1}{a_E \cdot L}$$
 Idealfall: $\lambda = 0 \rightarrow L = \infty$

Achtung: V_E ist typischerweise negativ, wird jedoch immer positiv angegeben. Grafisch entspricht V_E der Spannung V_{DS} , bei welcher die Verlängerung der Ausgangskennlinie (Sättigung) die $V_{\rm DS}$ -Achse schneidet.

Body-Effekt:

Der Body-Effekt beschreibt die Abhängigkeit der Schwellenspannung V_T von der Source-Bulk-Spannung V_{SB} als

$$V_T = V_{T0} \pm \Delta V_T$$
 mit $\Delta V_T = \gamma \left(\sqrt{|V_{SB}| + |2\Phi_F|} - \sqrt{|2\Phi_F|} \right)$

- \rightarrow Body-Effekt nur wirksam, wenn $V_{SB} \neq 0 V$
- \rightarrow Reminder: Bulk nur gezeichnet, wenn nicht auf $V_{\rm DD}$ oder $V_{\rm SS}$

Das Fermi-Potential Φ_F ist prozess- wie auch temperaturabhängig. Zudem ist es abhängig von der Dotierungsstärke.

$$\Phi_F = \frac{kT}{q} \ln \left(\frac{N_A}{n_i} \right) \qquad \begin{array}{c} n_i & \text{Intrinsische ladungsdichte von Silizium} \\ N_A & \text{Ladungsdichte der Akzeptoren} \\ \text{Body-Effekt-Konstante} \\ \gamma_N & \approx \\ 1.46 \ \sqrt{V} & k & \text{Boltzmann-Konstante } 1.380 \ 649 \cdot 10^{-23} \ \text{J K}^{-1} \\ \gamma_P & \approx \\ 1.08 \ \sqrt{V} & q & \text{Elementarladung } 1.602 \cdot 10^{-19} \ \text{C} \end{array}$$

2.6.2 Weak Inversion

EXP-Bereich:
$$|V_K(I_D)| < |V_{GS}| \le |V_M(I_D)|$$
 bzw. $|I_K'| < |I_D'| \le |I_M'|$

$$\begin{array}{c|c} \textbf{Ungesättigt:} & |V_{\text{DS}}| < 130\,\text{mV} \\ \hline \textbf{NMOS:} & I_D = I_M \cdot \mathrm{e}^{\frac{V_{\text{CS}} - V_M}{n_M \cdot V_{\text{temp}}}} \cdot (1 - \mathrm{e}^{-\frac{V_{\text{DS}}}{V_{\text{temp}}}}) \cdot (1 + \lambda \cdot \Delta V_{\text{DS}}) \\ \hline \textbf{PMOS:} & I_D = I_M \cdot \mathrm{e}^{-\frac{V_{\text{CS}} - V_M}{n_M \cdot V_{\text{temp}}}} \cdot (1 + \lambda \cdot \Delta V_{\text{DS}}) \\ \hline \end{bmatrix} & I_D = I_M \cdot \mathrm{e}^{-\frac{V_{\text{CS}} - V_M}{n_M \cdot V_{\text{temp}}}} \cdot (1 - \lambda \cdot \Delta V_{\text{DS}}) \\ \hline \end{bmatrix}$$

Ohne Berücksichtigung der Kanallängenmodulation: blauen Term = 1 bzw λ = 0 setzen

Parameter der Formel:

 $V_{\text{temp}} = \frac{kT}{q} \approx 86.2 \,\mu\text{V K}^{-1} \cdot T$ Temparaturspannung

(Spezifischer Drainstrom) $I_M = \frac{W}{L} I_M' = \frac{W}{L} I_{M,0}$ Subthreshold Slope Factor $n_M = 1 + \frac{\gamma}{2\sqrt{V_{\rm SB} + \Phi_0}} \quad \text{mit} \quad \Phi_0 = 2\Phi_F \approx 0.6 \, \text{V}$

Kanallängenmodulation $\lambda = \frac{1}{V_E} \approx \frac{1}{a_F L}$

2.6.3 Bereiche ohne Berechnungsformeln

In den drei verbleibenden Bereichen sind keine Berechnungsformeln für I_D vorhanden.

Bereich LECK MOD	Grenzen $V_K(I_D) < V_{GS} < V_M(I_D)$ $V_M(I_D) < V_{GS} < V_H(I_D)$	Im MOD-Bereich (moderate inversion) lie fern die Formeln der weak bzw. strong in version katastrophal falsche Resultate!
LIN	$V_{H}(I_{D}) < V_{GS} < V_{H}(I_{D})$ $V_{H}(I_{D}) = V_{T}(I_{D}) + x_{H}(I_{D})$ $V_{L}(I_{D}) < V_{GS}$	Es ist daher enorm wichtig, den Arbeitsbereich des Transistors korrekt zu bestimmen.

2.7 Modellierung eines MOS-FET in einem Arbeitspunkt

Der Transistor ist sehr komplex. Daher wird er in einem Arbeitspunkt folgendermassen vereinfacht und modelliert:

- 1. Definieren des Arbeitspunkts mittels Grosssignalersatzschaltung (2.10.1)
- 2. Linearisierung im Arbeitspunkt mittels Kleinsignalersatzschaltung (2.7.2 / 2.11.1)
- 3. Linearisierte Kleinsignalparameter bestimmen (2.8) und damit weiterrechnen

2.7.1 Bestimmung des Arbeitspunkts

Um den 'Zustand' eines MOS-FET zu bestimmen, wird wie folgt vorgegangen:

- 1. $V_{\rm GS}$ bestimmen
- 2. Ausgangsstrombereich mittels V_{GS} oder spezifischem Drainstrom I'_D bestimmen
- a) $|V_{GS}| \ge |V_H| \to \text{ strong inversion}$ $|V_{GS}| \le |V_M| \to \text{ weak inversion}$
- **b)** $|I'_D| = I_D \cdot \frac{L}{W} \ge |I'_H| \to \text{ strong inversion}$ $|I'_D| = I_D \cdot \frac{L}{W} \le |I'_M| \to \text{ weak inversion}$
- 3. $V_{\rm DS}$ bestimmen
- **4.** $V_{\rm DS,sat}$ ausrechnen (Strombereich beachten)

strong inversion: $V_{DS,sat} = V_{GS} - V_T$


weak inversion: $V_{\rm DS,sat} \approx 5 \cdot V_{\rm temp} \approx 130 \,\mathrm{mV}$

5. Ausgangsspannungsbereich durch vergleich von $|V_{\rm DS}|$ mit $|V_{\rm DS,sat}|$ ermitteln

 $|V_{\rm DS}| < |V_{\rm DS,sat}| \rightarrow \text{ungesättigt}$ $|V_{\rm DS}| > |V_{\rm DS,sat}| \rightarrow \text{gesättigt}$


2.7.2 Kleinsignalersatzschlatungen des FET

Niederfrequenz (Pi-Ersatzschaltung):



- Ideale spannungsgesteurte Stromquelle: $I_D = f(V_{GS})$
- · Berücksichtigung von Kanallängenmodulation: g_o bzw. r_{DS}
- Berücksichtigung von Body-Effekt:

Hochfrequenz:



Wenn Source und Bulk verbunden sind

- CGB und CGS parallel geschaltet
- C_{SB} kurzgeschlossen.

2.8 Kleinsignalparameter

Die Kleinsignalparameter bilden eine Vereinfachung (Linearisierung) in einem Arbeitspunkt. Sie berechnen sich daher allgemein folgendermassen aus der Ableitung

$$g_m = \frac{\mathrm{d}}{\mathrm{d}V_{\mathrm{GS}}}I_D$$
 $g_o = \frac{1}{r_{\mathrm{DS}}} = \frac{\mathrm{d}}{\mathrm{d}V_{\mathrm{DS}}}I_D$ $g_{\mathrm{mb}} = \frac{\mathrm{d}}{\mathrm{d}V_{\mathrm{SB}}}I_D$

Für die beiden Kanalzustände, in welchen Formeln für die Handrechnung verfügbar sind, gibt es auch hier handliche Formeln für die Berechnung der Kleinsignalparameter.

Die Bezeichnung der einzelnen Parameter gilt sowohl für strong inversion als auch für weak inversion.

Transkonduktanz (Stromquellenbetrieb) → Mass für Verstärkung des Transistors g_m $Body\text{-}Transkonduktanz \rightarrow Beschreibt \ Wirkung \ des \ Body\text{-}Effekts$ g_{mb}

Ausgangsleitwert (Stromquellenbetrieb) → beschreibt Kanallängenmodulation g_o r_{DS0} Kleinstmöglicher Ausgangswiderstand bzw. Einschaltwiderstand bei $V_{DS} = 0$

→ Nur im Widerstandsbetrieb interessant

Hinweis: Folgende Formel gelten für nMOS Transistoren. Für pMOS Transistoren müssen 3.3 Source-Schaltung Beträge eingesetzt werden. Ein Plausibilitäts-Check bzgl. Vorzeichen ist generell ratsam.

2.8.1 Strong Inversion

$$\underbrace{g_m = \mu C_{\text{ox}} \frac{W}{L} (V_{\text{GS}} - V_T)}_{\text{AP durch } V_{\text{GS}} \text{ bestimmt}} \underbrace{g_m = \sqrt{2\mu C_{\text{ox}} \frac{W}{L} I_D}}_{\text{AP durch } I_D \text{ bestimmt}}$$

$$g_{\rm mb} = -g_m \frac{\gamma}{2\sqrt{|V_{\rm SB}| + |2\Phi_F|}} = -g_m(n_M - 1)$$

Ungesättigt:
$$g_o = \frac{1}{r_{\rm DS}} = \mu C_{\rm ox} \frac{W}{L} ((V_{\rm GS} - V_T) - V_{\rm DS})$$

Gesättigt:
$$g_o = \frac{1}{r_{\text{DS}}} = \lambda \cdot I_{\text{DS,sat}} = \frac{I_D}{V_E + V_{\text{DS}}} \approx \frac{I_D}{a_E \cdot L + V_{\text{DS}}}$$

2.8.2 Weak Inversion

$$g_m = \frac{I_D}{n_M \cdot V_{\text{temp}}}$$
 \rightarrow Unabhängig von der Geometrie des Transistors!

$$g_{\rm mb} = -g_m \frac{\gamma}{2\sqrt{|V_{\rm SB}| + |2\Phi_F|}} = -g_m(n_M - 1)$$

Ungesättigt:
$$g_o = \frac{1}{r_{\rm DS}} = \frac{V_{\rm temp}}{I_{D\infty}} \rightarrow \text{wird meist simuliert}$$

Gesättigt:
$$g_o = \frac{I_{D\infty}}{r_{DS}} = \lambda \cdot I_{DS,sat} = \frac{I_D}{V_E + V_{DS}} \approx \frac{I_D}{a_E \cdot L + V_{DS}}$$

2.9 Zusammenhänge

 g_m ist in der Weak Inversion unabhängig der Geometrie. Es ist für einen gegebenen Drainstrom möglich, Transistoren, die in Weak Inversion wie auch welche, die in Strong Inversion sind herzustellen. Das g_m steigt beim Transistor in Strong Inversion

2.10 Grosssignalanalyse / AP-Bestimmung

Die Grosssignalanalyse untersucht das Verhalten der Schaltung im Zeitbereich und hat folgende Eigenschaften:

- Berücksichtigung aller Nichtlinearitäten bei beliebig grossen Signalen
- Simulationen: Transient, DC-Arbeitspunkt, DC-Transferkennlinie
- · Handrechnung: Bestimmung des Arbeitspunkts mittels Grosssignalersatzschaltung

2.10.1 Grosssignalersatzschaltung

Zur Bestimmung des Arbeitspunkts bzw. aller Gleichspannungen.

AC-Spannungsquellen durch Kurzschlüsse ersetzen.

AC-Stromquellen durch Unterbrüche ersetzen.

Kondensatoren durch Unterbrüche ersetzen.

Spulen durch Kurzschlüsse ersetzen.

2.11 Kleinsignalanalyse

Die Kleinsignalanalyse untersucht das Verhalten der Schaltung im Frequenzbereich und hat folgende Eigenschaften:

- Betrachtung von Signalen mit kleiner Amplitude
- Simulationen: AC-Analyse, Transfer-Funktion
- Handrechnung: Rechnung mit linearen Grössen gemäss Kleinsignalersatzschaltung

2.11.1 Kleinsignalersatzschaltung

Zur Berechnung von Verstärkungsfaktoren und Eingangswiderständen für AC-Signale.

DC-Spannungsquellen durch Kurzschlüsse ersetzen.

DC-Stromquellen durch Unterbrüche ersetzen.

Nichtlineare Bauteile durch deren Kleinsignalersatzschaltbild ersetzen.

Koppel- und Bypass-Kondensatoren durch Kurzschlüsse ersetzen.

3 MOSFET Grundschaltungen

Es werden drei Grundschaltungen unterschieden. Diese werden jeweils durch deren Common-Anschluss benannt

Schaltung	Source-Schaltung	Gate-Schaltung	Drain-Schaltung
Common	Source	Gate	Drain
Eingang	Gate	Source	Gate
Ausgang	Drain	Drain	Source

Hinweis: Die Drain-Schaltung wird auch Source-Follower genannt.


3.1 Einsatzgebiete und Eigenschaften

Grundschaltung	Anwendung	$r_{\rm in}$	$r_{ m out}$
Source	Verstärker: Tiefe – mittlere Frequenzen	gross	gross
Gate	Verstärker: Hohe Freqenzen	klein	gross
Drain	Spannungsfolger, Treiber, Impedanzwandler	gross	klein

3.2 Dimensionierung einer Grundschaltung – Vorgehen

- 1 Arbeitspunkt mittels Grosssignalersatzschaltung bestimmen (2.10.1 / 2.7.1)
- 2 Kleinsignalersatzschaltung
 - 2a) Beschaltung umzeichnen
 - 2b) Transistor durch Ersatzschaltbild ersetzen (2.11.1)
- **3** Durch lineare Analyse Verstärkung a und Ausgangswiderstand r_{out} berechnen

Die Source-Schaltung ist eine invertierende Verstärkerschaltung.



3.3.1 Verstärkung

$$a = \frac{v_{\text{out}}}{v_{\text{in}}} = -\frac{R_D}{R_S + \frac{1}{a_m} + \frac{g_o}{a_m}(R_D + R_S)}$$

$$R_S = 0$$
 $a \approx -g_m \cdot r_{\text{out}} = -g_m(r_{\text{DS}} \parallel R_B)$

Mikroelektronik

- Maximierung der Verstärkung: $R_D \to \infty$ (so gross wie möglich) und $R_S \to 0$
- Chipplatz sparen: R_S und R_D weglassen

3.3.2 Designpraxis – Strong Inversion

Die theoretisch maximal mögliche Verstärkung in strong inversion ergibt sich als

$$a_{\text{max}} = -\frac{g_m}{g_o} = -g_m r_{\text{DS}} = -\frac{2 \cdot a_E \cdot L}{V_{\text{GS}} - V_T}$$

Damit der Wert amax maximal wird, folgt as obiger Forme

- g_m so gross wie möglich
- V_{GS} so tief wie möglich $(V_{GS} V_T \approx 150 200 \,\text{mV})$.
- $r_{\rm DS}$ so gross wie möglich
- L möglichst gross \rightarrow grosser Lastwiderstand

3.3.3 Designpraxis – Weak Inversion


Die **theoretisch** maximal mögliche Verstärkung in weak inversion ergibt sich als

$$a_{\text{max}} = -\frac{g_m}{g_o} = -g_m r_{\text{DS}} = -\frac{a_E \cdot L}{n_m - V_{\text{temp}}}$$

- In weak inversion erreicht der Transistor seine maximale Verstärkung.
- Sie wird durch Technologieparameter sowie L bestimmt.
- Da in weak inversion mit Nähreungsformeln gerechnet wird, muss simuliert werden.

3.4 Gate-Schaltung

Die Gate-Schaltung ist eine nichtinvertierende Verstärkerschaltung.



$$a = \frac{v_{\text{out}}}{v_{\text{in}}} = \frac{R_D(1 + \frac{g_o}{g_m})}{R_S + \frac{1}{g_m} + \frac{g_o}{g_m}(R_D + R_S)}$$

$$R_S = 0$$
 $a \approx g_m \cdot r_{\text{out}} = g_m(r_{\text{DS}} || R_D)$

Mikroelektronik

Für $R_S = 0$ und $R_D \ll r_{\rm DS}$ gilt (ebenfalls in **strong inversion**) weiter:


$$a \stackrel{R_D \text{klein}}{\approx} g_m R_D$$
 bzw. $a \stackrel{R_D \text{gross}}{\approx} \frac{g_m}{g_o} \approx a_{\text{max}}$

3.4.2 Bemerkungen

- Bei den gegebenen Formeln wurde der Body-Effekt vernachlässigt!
- Ohne Body-Effekt erreicht die Gate-Schaltung die gleiche theoretisch maximal mögliche Verstärkung a_{\max} wie die Source-Schaltung. Allerdings ist das Frequenzverhalten der Gate-Schaltung besser.
- Bei der Gate-Schaltung wird der Body-Effekt schnell zum Problem.

3.5 Drain-Schaltung (Source-Follower)

Die Drain-Schaltung ist eine nichtinvertierende Verstärkerschaltung.



$$a = \frac{v_{\text{out}}}{v_{\text{in}}} = \frac{R_S}{R_S + \frac{1}{g_m} + \frac{g_o}{g_m}(R_D + R_S)}$$

Für die **theoretisch** maximal mögliche Verstärkung a_{max} gilt für $g_m \ll g_o$ und $r_{\text{DS}} \ll R_D$

$$a_{\max} = \lim_{R_S \to \infty} a = \lim_{R_S \to \infty} g_m \frac{R_S}{g_m R_S + 1} = 1$$

3.5.2 Level-Shift

Die Drain-Schaltung reduziert den DC-Pegel des Ausgangssignals um die Spannung $V_{\rm GS}$. Somit ergibt sich der Zusammenhang:

$$V_{\rm in} - V_{\rm out} = V_{\rm GS} = V_T + \sqrt{\frac{2I_D}{\mu C_{\rm ox} \frac{W}{L}}} \qquad \Leftrightarrow \qquad V_{\rm out} = V_{\rm in} - \left(V_T + \sqrt{\frac{2I_D}{\mu C_{\rm ox} \frac{W}{L}}}\right)$$

Damit der Level-Shift möglichst klein ist, wird L möglichst gross gewählt

Body Effekt:

Da die Source nicht auf Bulk-Potential ist, muss die Veränderung der Threshold Spannung V_T aufgrund des Body-Effekts berücksichtigt werden (2.6.1).

3.5.3 Bemerkungen

- Der Source-Follower hat immer eine Verstärkung $a \le 1$
- Der Source-Follower bewirkt immer einen Level-Shift um V_{GS} .

3.6 Eingangs- und Ausgangswiderstände

3.6.1 Generelles Vorgehen

- Fiktive Spannungsquelle an entsprechenden Anschluss (z.B. Source) im Kleinsignalersatzschaltbild anschliessen.
- Strom, der über den Anschluss (z.B. Source) in den in den Transistor fliesst, messen.
- Widerstand als $r_i = \left| \frac{u_i}{i_i} \right|$ berechnen.

3.6.2 Eingangs- und Ausgangswiderstände berechnen

Gate $r_{i,G}$:

$$r_{i,G} \rightarrow \infty$$

Source $r_{i,S}$:


$$\begin{split} \text{Allgemein} & \qquad r_{i,S} = \left(\frac{1}{g_m} \parallel r_{\text{DS}}\right) \left(1 + \frac{R_D}{r_{\text{DS}}}\right) = \frac{1}{g_m + g_o} (1 + g_o R_D) \\ \text{Für } r_{\text{DS}} \gg R_D & \qquad r_{i,S} \approx \frac{1}{g_m} \parallel r_{\text{DS}} = \frac{1}{g_m + g_o} \\ \text{Für } g_m \gg g_o & \qquad r_{i,S} \approx \frac{1}{g_m} \end{split}$$

Drain $r_{i,D}$:

Allgemein
$$r_{i,D} = r_{\mathrm{DS}} \left(1 + g_m R_S + \frac{R_S}{r_{\mathrm{DS}}} \right) = \frac{1}{g_o} (1 + g_m R_S) + R_S$$
 Für $r_{\mathrm{DS}} \gg R_S$
$$r_{i,D} \approx r_{\mathrm{DS}} \left(1 + g_m R_S \right) = \frac{1}{g_o} (1 + g_m R_S) + R_S$$
 Für $R_S = 0$
$$r_{i,D} \approx r_{\mathrm{DS}} = \frac{1}{g_o}$$

4 MOS Diode

4.1 Gegenüberstellung Diodentypen



4.2 Arbeitsbereich der MOS Diode


Die MOS Diode arbeitet (in strong inversion) immer in Sättigung, da die Sättigungsbedingung aufgrund der Verbindung der Gate- und Source-Anschlüsse immer erfüllt ist:

$$V_{\rm DS} = V_{\rm GS} > V_{\rm GS} - V_{\rm T}$$

Hinweis: Die Forwardspannung bestimmt, ob die MOS Diode in strong- oder weak inversion betrieben wird. Der 'Normalfall' ist strong inversion.

4.3 Arbeitspunkteinstellung

4.3.1 Arbeitspunkteinstellung mittels Drainstrom




Aus der Drainstrom-Gleichung (strong inversion, Sättigung) lässt sich die Spannung über der Diode als Funktion des Eingangsstroms berechnen:

$$V_{\rm DS} = V_{\rm GS} = V_T + \sqrt{\frac{2I_{\rm D}}{\mu C_{\rm ox} \frac{W}{L}}}$$

$$V_{\text{GS}} = V_{\text{M}} + n_{M} V_{\text{temp}} \ln \left(\frac{I_{\text{D}}}{I'_{M} \frac{W}{L}} \right)$$

4.3.2 Arbeitspunkteinstellung mittels Seriewiderstand




Der Arbeitspunkt kann auf zwei Arten ermittelt werden:

- Grafisch durch Einzeichnen der Lastgerade des Drainwiderstands R_1 in der Kennlinie $I_D = f(V_{GS})$
- Leerlaufspannung: $V_{GS,0} = V_{DD}$
- Kurzschluss-Strom: $I_{D,0} = \frac{V_{\text{DD}}}{R_1}$
- → Schnittpunkt entspricht Arbeitspunkt • Rechnerisch mittels folgender Formel

$$I_D = \frac{V_{\rm DD} - V_{\rm GS}}{R_1} = \frac{\mu C_{\rm ox}}{2} \frac{W}{L} (V_{\rm GS} - V_T)^2$$

4.4 Kleinsignalersatzschaltung



Die Kleinsignalersatzschaltung kann (leicht angepasst) vom MOS Transistor übernommen werden.


Allgemein:
$$r_{\text{MD}} = \frac{1}{g_m + g_o} = \frac{1}{g_m} \parallel r_{\text{DS}}$$

Praxis: $r_{\text{MD}} \approx \frac{1}{g_m} = \frac{1}{\sqrt{2\mu C_{\text{OX}} \frac{W}{L} I_{\text{D}}}}$

Praxis:
$$r_{\text{MD}} \approx \frac{1}{g_m} = \frac{1}{\sqrt{2\mu C_{\text{ox}} \frac{W}{L} I_{\text{D}}}}$$

4.5 Anwendungen

4.5.1 Spannungsreferenz



Voraussetzung: Referenzstrom I_O


- + Kleinerer Flächenanspruch als Widerstand
- Eingangsspannung wird durch relativ tiefen $\Delta r_{\rm MD}$ geglättet
- Genauer als mit Widerstand, jedoch noch immer eher ungenau
- $r_{
 m MD}$ kann nur schlecht verändert werden

4.5.2 Spannungsstabilisator

- MOS-Dioden Schaltung aus Abschnitt 4.5.1 mit Widerstand statt Stromquelle
- AC-Störung wird oberhalb von R eingespeist (gegenüber GND)
- Kleinsignalersatzschaltung des beschriebenen Aufbaus:
 - Spannungsteiler aus R (gross) und r_{MD} (klein)
 - \rightarrow AC-Störspannung v_0 am Ausgang $(V_{DS} + v_0)$ sehr klein

4.5.3 Spannungsteiler

Spannungsteiler könnten auf mehrere Arten realisiert werden. → Variante (b) am Besten!



Schaltung (a)

- + Gleiche Elemente (nMOS)
- Body-Effekt bei N2

Schaltung (b)

- + Gleiche Elemente (pMOS) → gutes Matching
- Kein Body-Effekt
- Schaltung (c)
- + Kein Body-Effekt
- Komplementäre Elemente → schlechtes Matching

Schaltung (d)

- + Gute relative Genauigkeit
- Schlechte absolute Genauigkeit
- Braucht viel Platz

Weil für die Ströme gilt, dass $I_{D1} = I_{D2}$ ergibt sich das das Spannungsverhältnis


$$\frac{|V_{\rm GS1} - V_{\rm T1}|}{|V_{\rm GS2} - V_{\rm T2}|} = \sqrt{\frac{(W/L)_2}{(W/L)_1}}$$

5 MOS Stromguelle

Bei der Einstellung des Arbeitspunkts mittels Widerstand resultiert eine quadratische Gleichung für den Strom und so die Ausgangsspannung eines Verstärkers. Abhilfe kann eine Stromquelle anstelle des Widerstands schaffen.

MOS Transistoren sind bereits spannungsgesteuerte Stromquellen. Durch einfügen eines R_S kann der Innenwiderstand der Stromquelle **maximiert** werden. \rightarrow Quelle wird 'idealer'

5.1 Stromquelle - Grundschaltungen



Ausgangswiderstand:

$$r_{\text{iD}} = r_{\text{DS}} \left(1 + g_m R_S + \frac{R_S}{r_{\text{DS}}} \right)$$
$$= r_{\text{DS}} (1 + g_m R_S) + R_S$$


Minimale Ausgangsspannung:

$$V_{\text{out}} = V_O > V_{O,\text{min}} = R_S I_D + D_{\text{DS,sat}}$$

5.2 Kaskoden

Damit für die Stromquelle kein Widerstand verwendet werden muss, kann ein weiterer Transistor verwendet werden. Diese Schaltung wird Kaskode genannt. Dabei wird der maximale Ausgangsstrom jedoch leicht reduziert.

5.2.1 Kaskode – Grundschaltung



Ausgangswiderstand:

$$r_{\text{out}} = r_{\text{o2}} \approx g_{m2} \cdot r_{\text{DS}}^2 = a_{\text{max}} \cdot r_{\text{DS}}$$


Minimale Ausgangsspannung:

$$V_{O,\text{min}} = V_{G2} - V_{GS2} + V_{DS2,\text{sat}} = V_{DS1,\text{sat}} + V_{DS2,\text{sat}}$$

$$I_D = \frac{\mu C_{\rm ox}}{2} \left(\frac{W}{L}\right)_{N1} \left(V_{\rm GS_N1} - V_T\right)^2 \cdot \left(1 + \lambda V_{\rm DS_N1}\right)$$

5.2.2 Geregelte Kaskode

Um die Kaskodenschaltung weiter zu **verbessern**, kann die V_{GS} Spannung des oberen Transistors auf die Referenzspannung geregelt werden. Durch das Stabilisieren der Spannung wird der Arbeitspunkt des Transistors stabilisiert (indem I_D konstant ist) und der Ausgangswiderstand noch grösser.



Transkonduktanz:

 $g_{m,\text{super}} = g_{m1}$

Minimale Ausgangsspannung:

$$V_{O,\min} = V_{\text{ref}} + V_{\text{DS2,sat}}$$


→ Siehe Grundschaltung (5.2.1)

Ausgangswiderstand:

$$r_{\text{out}} \approx r_{\text{DS1}} \cdot g_{m2} \cdot r_{\text{DS2}} \cdot (a+1) = \frac{1}{g_{o1}} \cdot \frac{g_{m2}}{g_{o2}} \cdot (a+1)$$

5.2.3 Säckinger Kaskode

Die Säckinger Kaskode ersetzt den komplexen OpAmp mit einem einzelnen Transistor (N₃) in Source-Schaltung.



Transkonduktanz:

 $g_{m,\text{super}} = g_{m1}$

Minimale Ausgangsspannung:

$$V_{O,\min} = V_{\text{GS3}} + V_{\text{DS2,sat}}$$

→ Siehe Grundschaltung (5.2.1)

Ausgangswiderstand:

$$r_{\text{out}} \approx r_{\text{DS1}} \cdot g_{m2} r_{\text{DS2}} \cdot g_{m3} r_{\text{DS3}} = \frac{1}{g_{o1}} \cdot \frac{g_{m2}}{g_{o2}} \cdot \frac{g_{m3}}{g_{o3}}$$


6 MOS Stromspiegel


Stromspiegel werden in jeder analogen integrierten Schaltung eingesetzt. Die möglichen Anwendungen sind:

- um Arbeitspunkte einzustellen
- · als Eingangsstufen von OpAmps
- als grosse Lastwiderstände in Verstärkerschaltungen

6.1 Widlar Stromspiegel (Einfacher0 Stromspiegel)

- Drei Anschlüsse: SUPPLY, IN, OUT
- Eingangstransistor als Diode beschaltet
- Ausgangstransistor muss in Sättigung bleiben
- $\bullet \quad V_{\mathrm{GS},1} = V_{\mathrm{GS},2}$





Wichtige Parameter:

- Ausgangsstom Iout berechnet sich aus Stromspiegelverhältnis k
- Eingangsimpedanz (ideal): $r_i = 0 \Omega$
- Ausgangsimpedanz (ideal): $r_o = \infty \Omega$

6.1.1 Arbeitspunkt festlegen

Eingangsseite:

Referenzstrom aus Stromquelle oder Einstellung über Widerstand R

$$I_{\rm in} = I_{\rm ref}$$
 oder $I_{\rm in} = \frac{V_{\rm DD} - V_{\rm in}}{R}$

wobei sich die Eingangsspannung $V_{\rm in} = V_{\rm GS,1}$ aus dem Eingangsstrom berechnet als

$$V_{\rm in} = V_{\rm GS,1} = V_{\rm T, N_1} + \sqrt{\frac{2I_{\rm in}}{\mu C_{\rm ox} \frac{W_{\rm in}}{L_{\rm in}}}}$$


Ausgangsseite:

Für Eingangs- und Ausgangstransistor soll unbedingt das gleiche L verwendet werden. Bei verschiedenen L muss die Kanallängenmodulation berücksichtigt werden!

$$k = \frac{I_{\text{out}}}{I_{\text{in}}} = \frac{W_{\text{out}}/L_{\text{out}}}{W_{\text{in}}/L_{\text{in}}} \cdot \frac{1 + \lambda_{\text{out}} \cdot V_{\text{DS,out}}}{1 + \lambda_{\text{in}} \cdot V_{\text{DS,in}}}$$

$$k = \frac{I_{\text{out}}}{I_{\text{in}}} = \frac{W_{\text{out}}/L_{\text{out}}}{W_{\text{in}}/L_{\text{in}}} \cdot \frac{1 + \lambda_{\text{out}} \cdot V_{\text{DS,out}}}{1 + \lambda_{\text{in}} \cdot V_{\text{DS,in}}} \qquad V_{\text{out}} \ge V_{\text{DS, sat N}_2} = \sqrt{\frac{2I_{\text{out}}}{\mu C_{\text{ox}} \frac{W_{\text{out}}}{L_{\text{out}}}}}$$

6.1.2 Kleinsignalersatzschaltung / Kleinsignalparameter



$$r_{
m in} pprox rac{1}{g_{
m m,in}} = rac{1}{\sqrt{2\mu C_{
m ox}rac{W_{
m in}}{L_{
m in}}I_{
m in}}}$$
 $r_{
m out} = rac{1}{g_{
m ol}} pprox rac{V_{
m E2}}{I_{
m out}} = rac{a_{
m E}\cdot L}{I_{
m out}}$

6.1.3 Optimierungen für kleinstmögliche Toleranzen

→ Beide Transistoren brauchen dieselbe konstante Temperatur → Matching durch gute Platzierung (Common Centroid Layout) $\mu C_{\text{ox}1} = \mu C_{\text{ox}2}$

 \rightarrow Identische Länge L (und möglichst gross) $\lambda_1 = \lambda_2$


Grundsätzlich können Stromspiegel auch in Weak- und Moderate-Inversion betrieben werden. Dabei leidet jedoch die Genauigkeit.

6.2 Anwendungen von Stromspiegeln

- Senken-Quellen-Inversion
- Verbesserung Power Supply Rejection; DC-Level Shifting \rightarrow Umlenkung von R_L nach GND statt Laststrom von V_{DD} zu Last
- Stromquellenlast bei Differenzstufe (siehe Abschnitt 9.3)
- Erzielen eines hohen Lastwiderstands

6.3 Mehrfachstromspiegel


Mit einem Referenzstrom werden mehrere Ausgangsströme generiert. Die Grösse der vom Stromspiegel erzeugten Ströme kann durch die Länge und Breite der Transistoren eingestellt werden.




6.4 Wilson-Stromspiegel (3-Transistor-Schaltung)

Im Vergleich zum Widlar-Stromspiegel besitzt der Wilson-Stromspiegel eine grössere **Ausgangsimpedanz**. N_3 bildet dabei eine Rückkopplung zur Regelung von I_0 auf I_i .

- · Eingangstransistor als Stromquelle beschaltet
- Ausgangstransistor als Diode beschaltet
- T₃ muss in Sättigung bleiben
- Bei gleicher Geometrie: $V_{\text{GS},2} = V_{\text{GS},3}$






6.4.1 Kenngrössen


$$V_{O} \geq V_{\rm GS,2} + V_{\rm DS,sat3} = 2V_{\rm GS} - V_{T} = V_{T} + 2\sqrt{\frac{2I_{O}}{\mu C_{\rm ox}}\frac{W_{\rm out}}{L_{\rm out}}}$$

$$V_I = 2V_{\rm GS} = 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{\rm ox}\frac{W_{\rm in}}{L_{\rm in}}}}$$

$$r_{\text{out}} \approx \frac{1}{g_{o3}} \left(1 + \frac{g_{m3}}{g_{m2}} + \frac{1}{g_{o1}} \cdot \frac{g_{m3}g_{m1}}{g_{m2}} \right) = \frac{1}{g_{o2}} \left(2 + \frac{g_{m}}{g_{o2}} \right) = r_{\text{DS}} \cdot (2 + g_{m} \cdot r_{\text{DS}})$$

6.5 Verbesserter Wilson-Stromspiegel / Kaskoden-Stromspiegel






6.5.1 Kenngrössen

Die Kenngrössen für beide Stromspiegel berechnen sich gleich wie diejenigen des Wilson-Stromspigels. → Siehe Abschnitt 6.4.1

6.6 Stromspiegel mit geregelter Kaskode

Durch M4 und M5 wird die Spannung am Gate von M2 konstant gehalten. So wird die Ausgangsimpedanz bedeutend erhöht.



$$V_O \ge V_{\text{GS},4} + V_{\text{DS},\text{sat3}} = V_T + (1..2) \sqrt{\frac{2I_O}{\mu C_{\text{ox}} \frac{W_{\text{out}}}{L_{\text{out}}}}}$$

$$V_I = V_{\text{GS},1} = 2V_{T,1} + \sqrt{\frac{2I_{\text{in}}}{\mu C_{\text{ox}} \frac{W_{\text{in}}}{L_{\text{in}}}}}$$

$$r_{\rm out} \approx \frac{1}{g_o} \left(\frac{g_m}{g_o}\right)^2 = r_{\rm DS} \cdot (g_m r_{\rm DS})^2$$

6.7 Gegenüberstellung der Stromspiegel

Тур	Genauigkeit	rout	$V_{\rm I}$	$V_{ m O,min}$
Widlar	+	$\frac{1}{g_o}$	$\approx V_T + \sqrt{\frac{2I_I}{\mu C_{\rm ox} \frac{W_I}{L_I}}}$	$pprox \sqrt{\frac{2I_O}{\mu C_{\rm ox} \frac{W_O}{L_O}}}$
Wilson	+	$\approx \frac{1}{g_o} \left(2 + \frac{g_m}{g_o} \right)$	$\approx 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{\rm ox}\frac{W_I}{L_I}}}$	$\approx V_T + 2\sqrt{\frac{2I_O}{\mu C_{\rm ox} \frac{W_O}{L_O}}}$
Verb. Wilson	++	$\approx \frac{1}{g_o} \left(2 + \frac{g_m}{g_o} \right)$	$\approx 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{\rm ox} \frac{W_I}{L_I}}}$	$\approx V_T + 2\sqrt{\frac{2I_O}{\mu C_{\rm ox}\frac{W_O}{L_O}}}$
Kaskode	++	$\approx \frac{1}{g_o} \left(2 + \frac{g_m}{g_o} \right)$	$\approx 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{\rm ox} \frac{W_I}{L_I}}}$	$\approx V_T + 2\sqrt{\frac{2I_O}{\mu C_{\rm ox}\frac{W_O}{L_O}}}$
Ger. Kaskode	++	$\approx \frac{1}{g_o} \left(\frac{g_m}{g_o}\right)^2$	$\approx V_T + \sqrt{\frac{2I_I}{\mu C_{\rm ox} \frac{W_I}{L_I}}}$	$\approx V_T + (12) \sqrt{\frac{2I_O}{\mu C_{\rm ox} \frac{W_O}{L_O}}}$

7 Einstufige MOS-Verstärker

Einstufige MOS-Verstärker sind im Prinzip **Source-Schaltungen** (siehe Abschnitt 3.3). Diese können mit diversen Lasten betieben werden.

Sie bewirken eine Spannungsverstärkung durch Wandeln der Eingangsspannung in einen Strom durch g_m . Dieser Strom wird anschliessend durch r_{out} in eine Spannung umgewandelt.


7.1 Analyse von MOS-Verstärkern


Die Analyse aller gezeigten Schlatungen erfolgt immer nach dem gleichen Schema:

- 1. Arbeitspunkt mittels Grossignalanalyse bestimmen (2.10)
- 2. Kleinsignalanalyse mittels Kleinsignalersatzschaltung (2.11.1)
- 3. Verstärkung a berechnen \rightarrow beim einstufigen Verstärker: $a \approx -g_m \cdot r_{\text{out}}$

7.2 Widerstandslast

Der Transistor muss im Stromquellen-Betrieb bzw. in Sättigung sein!





Problem: Ein grosser Strom ist für hohe Verstärkungen wünschenswert, kostet jedoch Spannungshub. Die Verstärkung dieses Typs ist deshalb begrenzt auf unter 10.

Verstärkung:


$$a = \frac{v_{\text{out}}}{v_{\text{in}}} = -\frac{R_D}{R_S + \frac{1}{g_m} + \frac{g_O}{g_m}(R_D + R_S)}$$

$$R_S = 0$$
 $a \approx -g_m \cdot r_{\text{out}} = -g_m(r_{\text{DS}} \parallel R_D)$

Differentieller Ausgangswiderstand:

$$r_{\text{out}} = r_{\text{DS}} \left(1 + g_m R_S + \frac{R_S}{r_{\text{DS}}} \right) = \frac{1}{g_o} \left(1 + g_m R_S \right) + R_S$$

7.3 Diodenlast



Verstärkung:

Diode:
$$R_D = r_{\text{MD,N2}} = \frac{1}{g_{m2}}$$


$$a \approx -g_{m1} \cdot R_D = -\frac{g_{m1}}{g_{m2}} = -\sqrt{\frac{\left(\mu C_{\text{ox}} \frac{W_1}{L_1}\right)}{\left(\mu C_{\text{ox}} \frac{W_2}{L_2}\right)}}$$

Vorteile / Nachteile:

- + Spannungsabfall über Diode nicht direkt proportional zu Strom
- N₂ ist nichtlinearer Widerstand mit beträchtlichem Spannungsabfall
- $\rightarrow Ausgangsspannungsbereich ist weniger beeinträchtigt!$

Diese Schaltung ist jedoch nur für keine Signalpegel und kleine Verstärkungen geeignet.

7.4 Stromquellenlast




Verstärkung:

$$a \approx -\frac{g_{m1}}{g_{o1} + g_{o2}} = -g_{m1} \cdot (r_{\text{DS}1} \parallel r_{\text{DS}2})$$

Vorteile / Nachteile:

- + Reduzierter Spannungsabfall über Stromspiegel (nur ca. V_{DS,sat})
- + Grosse Verstärkung wegen r_{DS2}
- Frequenzgang durch Miller-C zwischen Gate und Source von N1 stark beeinträchtig

7.5 Stromumlenkung




Durch den kleinen Kleinsignalwiderstand von P₁ hat die erste Verstärkerstufe eine kleine Verstärkung. Dadurch fällt der Miller-Effekt weniger ins Gewicht.

Vorteile / Nachteile:

- + Verbessertes Frequenzverhalten
- + Verbessertes PSR
- + Durch 1:A_i einstellbare, hohe Verstärkungen
- Zusätzlicher Biasstrom durch Ausgangszweig
- Höhere Komplexität

7.6 Kaskode




Durch Einsatz einer Kaskode wird eine sehr grosse Last zur Verfügung gestellt. N_1 bezweckt keine Spannungs-, sondern eine reine Stromverstärkung, was den Miller-Effekt pratisch völlig vermeidet. So hat auch dieser Verstärker ein gutes Frequenzverhalten.

Vorteile / Nachteile:

- + Sehr hoher Ausgangswiderstand ro2
- + Hohe Bandbreite wegen kleinem Miller-C
- Reduzierter Aussteuerbereich (wegen G_{GS2})


7.7 Wide-Swing Kaskode



Durch Wählen von sehr grossen W/L für die Transistoren N_1 und N_4 wird die minimale Ausgangsspannung $V_{0,\min}$ der Kaskode auf fast $V_{DS,sat}$ reduziert

Ausserdem kann der Arbeitspunkt mit wenig Aufwand eingestellt werden

7.8 Gefaltete Kaskode




Verstärkung:

$$a = -g_{m1} \cdot R_D$$

Vorteile / Nachteile:

- + Hoher Aussteuerbereich
- + Sehr gute PSR
- Zwei Strompfade (mehr Hardware)

7.9 Verstärker mit parallelem Eingang



Verstärkung:

$$a = -\frac{g_{m_{\text{N}1}} + g_{m_{\text{P}1}}}{g_{o_{\text{N}1}} + g_{o_{\text{P}1}}} = -\left(g_{m_{\text{N}1}} + g_{m_{\text{P}1}}\right) \cdot \left(r_{\text{DS_N}1} \parallel r_{\text{DS_P}1}\right)$$

Vorteile / Nachteile:

- + Grosse Ausgangsströme und Ströme aus Last heraus möglich
- + Sehr grosse Spannungsverstärkung
- Frequenzgang durch Miller-C stark eingeschränkt


8 Frequenzverhalten

Da jede leitende Fläche eine Kapazität gegenüber der umliegenden Flächen besitzt, müssen zur Einschätzung des Frequenzgangs diverse Kapazitäten berücksichtigt werden.

8.1 Parasitäre Kapazitäten in MOS-Transistoren

An einem FET können grundsätzlich an jedem Knoten parasitäre Kapazitäten auftreten. Für die meisten Betrachtungen sind jedoch nicht alle davon relevant.

Achtung: Die gezeigte Kleinsignalersatzschaltung des Transistors gilt für $V_{SB} = 0 \text{ V}$



8.1.1 Parasitäre Kapazitäten in der Praxis

In der Praxis gilt typischerweise:

- Die domnierende Kapazität ist CGS
- Falls kein Body-Effekt auftritt bzw. $V_{\rm SB} = 0 \, \rm V$ ist, gilt Folgendes:
 - C_{SB} ist kurzgeschlossen und somit wirkungslos
 - $C_{\rm DB} = C_{\rm DS}$ (wie in gezeigter Kleinsignalersatzschaltung)
- C_{GD} ist vom Miller-Effekt betroffen, falls der Transistor eine Spannungsverstärkung hat

Typische Werte für parasitäre Kapazitäten ($W = L = 5 \mu m$):

Arbeitsbereich	C_{GS}	C_{GD}	C_{SB}	C_{DB}
Gesättigt	$C_{\text{GS0t}} + 2/3C_{\text{oxt}}$	C_{GD0t}	$C_{\text{jSBt}} + 2/3C_{\text{BCt}}$	C_{jDBt}
Typ. Wert	103 fF	0.0555 fF	14.9 fF	1.7 fF
Ungesättigt	$C_{\text{GS0t}} + 1/2C_{\text{oxt}}$	$C_{\text{GD0t}} + 1/2C_{\text{oxt}}$	$C_{\text{jSBt}} + 1/2C_{\text{BCt}}$	$C_{\text{jDBt}} + 1/2C_{\text{BCt}}$
Typ. Wert	77.555 fF	77.555 fF	11.6 fF	11.6 fF


Hinweis: Die Kapazitäten in den Formeln sind Technologie-Parameter.

Coxt Nutzkapazität

 $C_{
m GDt}$ / $C_{
m GSt}$ Parasitäre Kapazitäten verursacht durch Overlap $C_{
m jSbt}$ / $C_{
m jDSt}$ $C_{
m jBCt}$ Parasitäre Kapazitäten wegen Raumladungszone

8.2 Miller-Approximation / Miller-Effekt

Die (parasitäre) Kapazität zwischen Eingang und Ausgang (typischerweise $C_{\rm GD}=C_m$) der Schaltung wird durch die Verstärkung des Transistors stark vergrössert. Die Miller-Approximation bekommt diese 'Problematik' für Abschätzungen von Hand in den Griff.



Das Miller Theorem postuliert, dass die linke Schaltung durch Wählen von Y_1 und Y_2 als

$$Y_1(s) = Y(s)(1+A)$$
 und $Y_2(s) = Y(s)\left(1 + \frac{1}{A}\right)$

äquivalent gemacht werden können. Es kann durch einfaches Einsetzen bewiesen werden.

8.2.1 Einfluss der Miller-Kapazität

Die Miller-Kapazität C_m erscheint

- multipliziert mit 1 + |A| am Eingang als C_{mi} und
- multipliziert mit $1 + \left| \frac{1}{A} \right|$ am Ausgang als C_{mo} .

|A| entspricht dem DC-Gain

des Transistors

8.2.2 Nachteile der Miller-Approximation

- Durch Verschieben des Miller-C aus dem Vorwärtspfad stimmt die UTF nach Ersetzen des C_m nicht mehr.
- Das Miller-Theorem geht von konstantem Frequenzgang der Verstärkung aus. Es stimmt folglich nur für die tieferen Frequenzen.

8.2.3 Brauchbarkeit der Miller-Approximation

Mit der Miller-Approximation kann die Übertragungsfunktion (aus der Kleinsignalersatzschaltung) berechnet werden. Man erhält eine genaue Formel, aus welcher die Polfrequenzen ermittelt werden könne. In diese genauen Formeln werden dann **approximative / ungenaue Werte** eingesetzt.

→ Miller-Approximation in Praxis nicht brauchbar! → Simulation!

8.3 Frequenzverhalten durch Zero Value Time Constant Analysis

Die Zero Value Time Constant Analysis ist eine Methode, um die **Bandbreite** einer Schaltung abzuschätzen und zu bestimmen, welche Knoten für das Frequenzverhalten am wichtigsten sind \rightarrow **dominante Pole**

8.3.1 Vorgehen – Zero Value Time Constant Analysis

- 1. Kleinsignalersatzschaltung erstellen
- **2.** Für alle C_k die zugehörige **Zeitkonstanten** bestimmen:
 - **a**) Alle übrigen $C_{i\neq k} = 0$ setzen
 - b) Betrachtetes C_k durch eine Spannungsquelle ersetzen und den von C_k her gesehenen Kleinsignalwiderstand bestimmen
 - c) Zeitkonstante τ_k und Polfrequenz f_{pk} für betrachtetes C_k berechnen
- 3. Approximiertern Frequenzgang aus DC-Verstärkung und gefundenen Polstellen (bei f_{pk}) zusammensetzen und bei Bedarf in Bode-Diagramm einzeichnen

$$\tau_k = R_k C_k \qquad \qquad f_{pk} = \frac{1}{2\pi\tau_k}$$

 \rightarrow Der dominante Pol ist derjenige mit dem grössten τ_k

8.3.2 Interpretation der Polstellen

Bandbreite (GBP):

Stabilität:

Wird durch den **ersten Pol** bestimmt Wird durch den **zweiten Pol** bestimmt

GPB
$$\approx f_{\rm p1} \cdot A_{\rm DC}$$

 $f_{180^{\circ}} \approx f_{p2}$

8.3.3 Typische Werte für parasitäre Komponenten

- Typische Werte für parasitäre Kapazitäten: siehe Abschnitt 8.1.1
- Typische Werte für Kleinsignalwiderstände (Innenwiderstände) an Transistor-Knoten gemäss folgender Tabelle

	Innenwiderstand	hoch / tief	typisch
Gate	$r_{ m iG}$	unendlich	$G\Omega$
Drain	$r_{\rm DS} = \frac{1}{g_o}$	hoch	$M\Omega$
Source	$\frac{1}{g_m}$	tief	$k\Omega$

- Vorsicht bei C_{GD}: Sollte der Transistor eine Spannungsverstärkung haben, so muss der Miller-Effekt berücksichtigt werden.
- Weiter ist C_{GD} bei hohen Frequenzen oft als erstes kurzgeschlossen, für den zweiten Pol muss dieser als kurzgeschlossen betrachtet werden.

9 MOS Operationsverstärker

'Operationsverstärker' ist ein **Sammelbegriff** für Differenzverstärker mit sehr grosser Verstärkung.

Der ideale Operationsverstärker erfüllt zwei Bedingungen:

- Es fliesst kein Strom in die Eingänge
- Die Spannungsdifferenz zwischen den Eingängen ist null

Man unterscheidet dabei zwischen **zwei Arten** von Operationsverstärkern:


OTA: Der Transimpedanz-Operationsverstärker hat eine Spannung am Eingang und liefert am Ausgang einen Strom

OpAmp: Der OpAmp verstärkt die Eingangsspannung zu einer Ausgangsspannung


OTA		OpAmp	
$Z_{\rm in} \to \infty$	$Z_{\rm out} \to \infty$	$Z_{\rm in} \to \infty$	$Z_{\rm out} \to 0$

9.1 Struktur

Differenzstufe Verstärkungsstufe Leistungsstufe (Eingangsstufe) (Integratorstufe) (Ausgangsstufe)



- Differenzstufe
 - − Bildet die Differenz zwischen V+ und V− und verstärkt diese
- Verstärkerstufe
 - Erhöht die Verstärkung und bestimmt meist die Bandbreite
- Leistungsstufe
 - Wandelt die hohe Impedanz in eine kleine Ausgangsimpedanz → fehlt beim OTA




- \rightarrow Jede Stufe hat ihre eigene Verstärkung a_i
- → Die Gesamtverstärkung entspricht deren Produkt

 $a_{\text{OpAmp}} = a_{\text{Diff}} \cdot a_{\text{Gain}} \cdot a_{\text{Leist}}$


9.2 Differenzstufe - Grosssignalanalyse

9.2.1 Strong Inversion



Sättigung:
$$I_D = \frac{\mu C_{\text{ox}}}{2} \frac{W}{L} (V_{\text{GS}} - V_{\text{T}})^2$$

$$\frac{I_{\rm D}}{I_{\rm Q}} = f(V_{\rm d}) = f(V_{i1} - V_{i2}) = \frac{1}{2} + \frac{1}{2} \sqrt{\frac{\left(\mu C_{\rm ox} \frac{W}{L}\right) \cdot V_{\rm d}^2}{I_{\rm Q}} - \frac{\left(\mu C_{\rm ox} \frac{W}{L}\right)^2 \cdot V_{\rm d}^4}{4I_{\rm Q}}}$$



9.2.2 Weak Inversion

Weak Inversion, Sättigung:
$$I_D = \frac{W}{L} I'_M e^{\frac{V_{GS} - V_M}{n_M V_{temp}}}$$

$$\frac{I_{\mathrm{D}}}{I_{\mathrm{Q}}} = f(V_{\mathrm{d}}) = f(V_{i1} - V_{i2}) = \frac{1}{2} \left(1 + \tanh\left(\frac{V_{\mathrm{d}}}{2n_{\mathrm{M}}V_{\mathrm{temp}}}\right) \right)^{V_{d}} \overset{\mathrm{klein}}{\approx} \frac{1}{2} \left(1 + \frac{V_{\mathrm{d}}}{2n_{\mathrm{M}}V_{\mathrm{temp}}} \right)$$

9.2.3 Conclusion Grosssignalanalyse

Die Verstärkung ist im grossen und ganzen unabhängig von der Eingangsspannung und so vom Arbeitspunkt, der durch die Eingangsspannungen gegeben ist.

Der Ausgangsstrom hängt nur von der Differenz der Eingangsspannungen ab, was zu Linearität in einem grossen Bereich führt.

9.3 Differenzstufe - Kleinsignalanalyse

9.3.1 Transkonduktanz g_{md}

Widerstands-/Stromquellenlast: Stromspiegellast:

$$g_{\rm md} = \frac{i_{\rm out}}{v_{\rm d}} = -\frac{g_m}{2}$$

$$g_{\rm md} = \frac{i_{\rm out}}{v_{\rm d}} = -g_m$$


9.3.2 Verstärkung

Generell berechnet sich die Verstärkung der Differenzstufe a_{Diff} als

$$a_{\text{Diff}} = \frac{v_{\text{out}}}{v_{\text{in}}} = g_{\text{md}} \cdot r_{\text{Last_tot}}$$

- $\bullet\,$ Abhängig von der Last muss $g_{\rm md}$ entsprechend eingesetzt werden
- r_{Last tot} entspricht der gesamten Last am Ausgangsknoten


Widerstandslast:



$$r_{\text{Last_tot}} = (R_D \parallel r_{\text{DS}} \parallel R_{\text{Lext}}) \approx (R_D \parallel R_{\text{Lext}})$$

$$a_{\mathrm{Diff}} \approx -\frac{g_m(R_D \parallel R_{\mathrm{Lext}})}{2}$$

Stromspiegellast:



$$r_{\text{Last_tot}} = (r_{\text{DS_N2}} \parallel r_{\text{DS_P2}} \parallel R_{\text{Lext}})$$

$$a_{\mathrm{Diff}} \approx -g_m \left(\frac{1}{g_{\mathrm{o,N2}}} \parallel \frac{1}{g_{\mathrm{o,N2}}} \parallel R_{\mathrm{Lext}} \right)$$

Stromquellenlast:

$$r_{\text{Last_tot}} = \left(r_{\text{QL}} \parallel r_{\text{DS2}} \parallel R_{\text{Lext}}\right)$$
 $a_{\text{Diff}} \approx -\frac{g_m \left(R_{\text{Lext}} \parallel r_{\text{DS2}} \parallel r_{\text{QL}}\right)}{2}$

9.3.3 Grenzwertbetrachtungen der Spannungsverstärkung

Für folgende Grenzwertbetrachtungen der Spannungsverstärkung gilt: $R_{\text{Lext}} = \infty$

Betriebsbereich	Grenzwert der Spannungsverstärkung	Grössere Verstärkung bei
Strong Inversion	$ a_{\max} = 2V_e \sqrt{\frac{\mu C_{\text{ox}} \frac{W}{L}}{I_Q}} \approx 2a_E \sqrt{\frac{\mu C_{\text{ox}} LW}{I_Q}}$	Ruhestrom ↓, Fläche ↑, (Early-Spannung ↑)
Weak Inversion	$ a_{\max} = \frac{V_E}{n_M V_{\text{temp}}} \approx \frac{a_E L}{n_M V_{\text{temp}}}$	(Early-Spannung ↑)

Diese Formeln sollten nicht zur Verstärkungsberechnung verwendet werden – sie dienen lediglich zur Veranschaulichung der Bezüge verschiedener Parameter.

9.4 Verstärkerstufe

Für die Verstärkerstufe wird in der Regel eine Source-Schaltung mit Stromquellenlast eingesetzt. Diese hat eine Verstärkung von

$$a_{\mathrm{Gain}} = -g_m(r_{DS1} \parallel r_Q)$$

9.5 Leistungsstufe

Als Leistungsstufe wird für Closed-Loop Anwendungen meist eine Drain-Stufe mit Stromquellenlast verwendet. Diese hat eine Verstärkung von

$$a_{\text{Leist}} \approx$$

Die Verstärkung der Leistungsstufe ist dabei ≤ 1 um Instabilität zu vermeiden. In Open-Loop Anwendungen darf die Leistungsstufe auch Verstärkungen > 1 aufweisen.

9.6 Kenngrössen

9.6.1 Gain-Bandwidth-Product GBW

$$GBW = |a| \cdot f_d \quad (= GBP)$$

$$GBW = |a| \cdot f_d$$
 (= GBP) $BW = \frac{GBW}{a} \Leftrightarrow a = \frac{GBW}{BW}$

 f_d : Frequenz des dominanten (ersten) Pols | a: Verstärkung | BW: Bandbreite

Beispiel Differenzstufe:

$$a = -g_m R_{\text{out}} \quad \text{und} \quad f_d = \frac{1}{2\pi R_{\text{out}} C_L}$$

$$\downarrow$$

$$\text{GBW} = |a| \cdot f_d = |-g_m R_{\text{out}}| \cdot \frac{1}{2\pi R_{\text{out}} C_L} = \frac{g_m}{2\pi C_L}$$

9.6.2 Slew-Rate

Die Slew-Rate beschreibt die maximale Ausgangsspannungsänderung pro Zeiteinheit:


$$SR = SR_r = |SR_f| = \frac{dv_o}{dt}\Big|_{max} = \frac{I_Q}{C_L}$$

Aussteuerung als Funktion der Eingangsfrequenz:

Die Aussteuerung ΔV des Ausgangs bei einem Rechteck am Eingang berechnet isch als

$$\Delta V = f(SR, f) = SR \cdot \Delta t = \frac{SR}{2f} = \frac{I_Q}{C_L \cdot 2f}$$

Bestimmung der Slew Rate bei mehrstufigen Verstärkern:




Eine Stufe limitiert die Slew Rate der gesamten Schaltung. Um die limitierende (dominante) Stufe zu bestimmen, wird folgender-

- 1. SR jeder Stufe einzeln bestimmen.
 2. Berechneten Wert auf den Ausgang nor-
 - 3. Kleinste normierte SR wählen → entspricht limitierender Stufe

Designregeln:

- Hohe Slew Rate: $I_Q \uparrow$, $C_L \downarrow$, Stromverbrauch \uparrow
- Frequenzkompensation (C_C) reduziert die Slew-Rate

9.6.3 Eingangsspannungsbereich



$$V_{\rm inCM} = \frac{V_{\rm in1} + V_{\rm in2}}{2}$$

 $V_{\text{inCM,min}} = V_{\text{SS}} + V_{\text{DS,satN3}} + V_{\text{GS,N1/N2}}$ $V_{\text{inCM,max}} = V_{\text{DD}} - V_{\text{GS,P1}} - V_{\text{DS,sat,N1}} + V_{\text{GS,N1}}$

$$V_{\text{inCM,max}} - V_{\text{DD}} - V_{\text{GS,P1}} - V_{\text{DS,sat,N1}}$$

= $V_{\text{DD}} - V_{\text{GS,P1}} + V_{\text{th,N}}$

Bei Unterschreitung von V_{inCM,min} fällt der Transistor N₃ durch Reduktion des Stroms aus dem Stromquellenbereich in den Widerstandsbereich. Dies reduziert das g_m Bei Überschreitung von $V_{\text{inCM},\text{max}}$ fallen die Transistoren P_1 und P_2 aus der Sättigung, was den Stromspiegel unwirksam macht. Auch dies reduziert das g_m .

Gegentakt / Differential-Mode:


$$V_{\text{inDM}} = V_{\text{in1}} - V_{\text{in2}}$$

Der Gegentakt-Eingangsspannungsbereich kann der Grossignalanalyse in 9.2 entnommen werden.

9.6.4 Common-Mode-Rejection

Berechnung:

Durch Symmetrie kann zur Berechnung der Common-Mode-Verstärkung die Stromquelle 'halbiert' werden.



Folglich kann zur Berechnung die Formel der Source-Schaltung verwenden:

$$a_{\rm CM} \approx -\frac{R_D}{2r_Q}$$

Die Differential-Mode-Verstärkung kann wie gehabt berechnet werden:

$$a_{\rm DM} \approx -\frac{g_m}{2} R_D$$

Minimierung der Common-Mode-Verstärkung:

Die Common-Mode-Verstärkung kann durch Wahl einer guten Stromquelle $(r_Q >> 2 \cdot R_D)$ minimiert werden.

Common-Mode-Rejection-Ratio:

CMRR =
$$\left| \frac{a_{\text{DM}}}{a_{\text{CM}}} \right| = \left| \frac{-\frac{g_m}{2} R_D}{-\frac{R_D}{2r_Q}} \right| = g_m \cdot r_Q = \frac{g_m}{g_{\text{oQ}}}$$

9.6.5 Speisungsspannungsunterdrückung

- Die Rejection von Störungen auf dem Bezugspotential von Verstärkern werden recht direkt auf den Ausgang übertragen.
- Speisungen, die über eine Stromquelle mit der Verstärkerschaltung verbunden sind, werden mit dem Innenwiderstand dieser Quellen gedämpft.

9.6.6 Offset


Random Offset:

Entsteht durch Prozessvariationen.

- Das Matching der Eingangstransistoren kann durch Common-Centroid-Layout optimiert werden
- $V_{\rm GS}-V_T$ nicht minimal wählen
- Grosses W/L für Eingangstransistoren

Systematic Offset:


Entsteht durch schaltungstechnische Asymmetrien und können durch Befolgen folgender Design Rules eliminiert werden.



- Identisches L der Stromspiegeltransistoren $N_3 N_5$ sowie P_1 und P_2 (λ identisch)
- Diff. Stufe symmetrisch, damit Ströme identisch ($V_{in1} = V_{in2}$)
 - N_1 und N_2 sowie P_1 und P_2 identisch
 - $V_x = V_y$ → gleiches V_{GS} und V_{DS} für N_1 und N_2 resp. P_1 und P_2
- Ausgangsstufe P_3 spiegelt $I_{P1,2}$ ideal: $I_{P3} = I_{N3} = n \cdot I_B$
 - gleiches V_{GS} ($V_x = V_y$) und V_{DS} ($V_y = V_z = V_{out_0}$) für P_2 und P_3
 - gleiche Stromdichte: $I_{P1}/(W/L)_{P1} = I_{P2}/(W/L)_{P2} = I_{P3}/(W/L)_{P3}$

10 Stabilität / Frequenzverhalten von OpAmps

10.1 UTF des rückgekoppelten Verstärkers



 $A_{\text{CL}}(s) = \frac{U_{\text{out}}(s)}{U_{\text{in}}(s)} = \frac{A(s)}{1 + A(s)F(s)}$ $= \frac{1}{\frac{1}{A(s)} + F(s)} \stackrel{\text{tiefe Freq.}}{\approx} \frac{1}{F(s)}$

- Frequenzgang des Verstärkers
- F(s)Frequenzgang der Rückkopplung
- Loop Gain

10.2 Stabilitätskriterien

Der Nenner von $A_{CL}(s)$ darf **nicht null** sein, da das System sonst schwingt. Um die Stabilität zu beurteilen werden Verstärkungs- und Phasenmarge betrachtet.

Damit ein System stabil ist, müssen die beiden folgenden Bedingungen für Verstärkungsmarge und Phasenmarge erfüllt sein:

Verstärkungsmarge:

Bei $\Phi = -180^{\circ}$ ablesen:


$$GM = g_M = |A(s) \cdot T(s)| \stackrel{!}{<} 1$$

$$GWI = g_M = |A(s) \cdot I(s)|$$

Phasenmarge:

Bei Verstärkung 1 bzw 0 dB ablesen:

$$PM = \varphi_M = 180^\circ + \Phi \stackrel{!}{>} 0^\circ$$



10.2.1 Überschwingen der Sprungantwort

Die Phasenmarge bestimmt, wieviel die Sprungantwort überschwingt.

Phasenmarge	Verhalten der Sprungantwort
$\phi_M \leq 0^{\circ}$	Gegengekoppelter Verstärker schwingt selbständig
$\phi_M > 0^\circ$	Stabil, mit gedämpftem Überschwingen
$\phi_M = 65^\circ$	Einziger Überschwinger mit 4.7 %
$\phi_M \geq 75^{\circ}$	Einbussen bei der Slew-Rate

10.3 OpAmp als System mit 2 Polen

- 1. Pol (bei f_d) bestimmt Bandbreite (GBW)
- 2. Pol (bei f_{nd}) bestimmt die Stabilität \rightarrow Phasenmarge φ_M

$$\varphi_M = 90^\circ - \arctan\left(\frac{\text{GBW}}{f_{\text{nd}}}\right)$$

10.3.1 Design-Regeln für Stabilität des OpAmps

- 1. Pol muss in erster Stufe (Differenzstufe) realisiert werden
- 2. Pol bei ca. $3 \cdot \text{GBW}$ wählen $\rightarrow \varphi_M \approx 72^\circ$ (fast kein Überschwingen)

11 Realisierungsformen von OpAmps

11.1 Einstufiger OTA


11.1.1 Differenzstufe mit (Stromspiegel) Last

Die Differenzstufe des OpAmps realisiert einen einstufigen OTA. Meist werden aber 'verbesserte' Realisierungsformen verwendet.

$$a = -g_{\text{m,N1,N2}} \cdot \underbrace{(r_{\text{N,P}} \parallel r_{\text{DS}})}_{r_{\text{out}}} \qquad \text{BW} \approx f_d = \frac{1}{2\pi r_{\text{out}} C_{\text{L}}} \qquad \text{GBW} = f_d \cdot |a| = \frac{g_{\text{m,N1,N2}}}{2\pi C_{\text{L}}}$$

- Meist ungenügende Verstärkung, da die Last zu klein ist.
- Eingangs- und Ausgangs-Common-Mode-Bereich nicht unabhängig wählbar.

11.1.2 Telescopic Cascode OTA



$$a = g_{\text{m,N1,N2}} \cdot \underbrace{\left(r_{\text{K_N}} \parallel r_{\text{K_P}}\right)}_{r_{\text{out}}}$$


$$r_{\text{K_N,K_P}} \approx r_{\text{DS}} \cdot (2 + g_m \cdot r_{\text{DS}})$$

$$BW \approx f_d = \frac{1}{2\pi r_{out}C_L} \qquad GBW = f_d \cdot |a| = \frac{g_{m,N1,N2}}{2\pi C_L}$$

- Eingangs- und Ausgangs-Common-Mode-Bereich nicht unabhängig wählbar - Kleinerer Ausgangsspannungsbereich


 - + Geringer Stromverbrauch
 - + Hohe Verstärkung

11.1.3 Folded Cascode OTA



Die Berechnungsformel für die den Folded Cascode OTS sind gleich wie beim Telescopic Cascode OTA. → Abschnitt 11.1.2

- + Hohe Verstärkung
- Eingangs- und Ausgangs-Common-Mode-Bereich unabhängig wählbar
- Hoher Stromverbrauch (meist doppelt im Vergleich zu Telescopic)



$$a_V = B \cdot g_{\text{m_N1}} \cdot (r_{\text{DS_N3}} \parallel r_{\text{DS_P3}})$$


$$f_d = f_{\text{P_Nout}} = \frac{1}{2\pi \cdot R_{\text{Nout}} \cdot C_{\text{Nout}}}$$
$$f_d \approx \frac{1}{2\pi \left(r_{\text{DS_N3}} \parallel r_{\text{DS_P3}}\right) C_L}$$

GBW =
$$|a_V| \cdot f_d = B \cdot \frac{g_{\text{m_N1}}}{2\pi C_{\text{Nout}}} \approx B \cdot \frac{g_{\text{m_N1}}}{2\pi C_L}$$

- + Besseres Verhalten bei hohen Frequenzkompensation, einstellbar durch B
- Grosser Aussteuerbereich
- Sehr hohe Frequenz des zweiten Pols → stabil

11.2 Zweistufige OTA

11.2.1 Zweistufiger OTA



$$a_V = a_{V1} \cdot a_{V2}$$

 $a_{V1} = g_{m,N1,N2}(r_{DS_N2} || r_{DS_P2})$

 $a_{V2} = g_{m,P3}(r_{DS_N3} || r_{DS_P3} || R_L)$


$$f_{p,N3} = \frac{1}{2\pi r_{N1}C_{N2}}$$
 $f_{p,N3} = \frac{1}{2\pi r_{I}}$

- $C_2 \gg C_L$ nötig für Stabilität \rightarrow suboptiomal
- Durch C_C tiefere Bandbreite

11.2.2 Miller-OTA

Grosse Verstärkung

Durch 'Verlagerung' der Kapazität C_C wirkt diese als Miller-Kapazität. Somit werden die Pole auseinandergeschoben ohne viel Chipfläche für eine grosse Kapazität zu benötigen. Die Bandbreite des Miller-OTA ist folglich kleiner, jedoch hat die Eigenschaft der Stabilität das grössere Gewicht.



- N2 ist dominierendenr Knoten $\rightarrow f_{pN2}$
- Bei hohe Frequenzen wirkt C_C als Kurzschluss zw. Gate und Drain von P3 \rightarrow Diodenschaltung $\rightarrow f_{pN3}$
- C_C erzeugt eine Nullstelle, deren Lage mit einem R_C in Serie 'platziert' wer-

Dominanter Pol
$$f_{\text{pN2}} = \frac{1}{2\pi R_{\text{n2}}(C_{\text{n2}} + A_{\text{V2}}C_{C})} \approx \frac{1}{2\pi R_{\text{n2}}A_{\text{V2}}C_{C}}$$

3 dB-Bandbreite BW
$$\approx f_d = f_{N2} = \frac{1}{2\pi R_{N2} A_2 C_C}$$

Verstärkung
$$a$$
 $a = a_1 \cdot a_2 = g_{\text{m_N1,2}} R_{\text{N2}} \cdot g_{\text{m_P3}} R_{\text{N3}}$

Gain-Bandwidth-Product GBW =
$$a \cdot f_d = \frac{g_{\text{m.N1,2}} R_{\text{N2'}} g_{\text{m.p3}} R_{\text{N3}}}{2\pi R_{\text{N2}} a_2 C_C} = \frac{g_{\text{m.N1,2}}}{2\pi C_C}$$

Nicht-Dominanter Pol
$$f_{\rm nd} = f_{\rm N3} = \frac{1}{2\pi R_{\rm n3} C_L} \approx \frac{g_{\rm m_P3}}{2\pi C_L}$$

Phasenmarge
$$\varphi_M$$
 $\qquad \qquad \varphi_M = 90^\circ - \arctan\left(\frac{\text{GBW}}{f_{\text{nd}}}\right)$

12 OTA Designbeispiel

12.1 Spezifikationen

Für die vorgegebenen Spezifikationen soll eine Schaltung entwickelt werden.


Open Loop Gain aoL Last $C_{\rm L}$ **GBW**

Phase Margin Φ_M

Stabilität Unity gain stable or not

Slew Rate SR Versorgungsspannung V_{CC} **Output Swing** Offset Voltage Vos

12.2 Designablauf



Front-End-Design:

Der OTA ist typischerweise ein Sub-Block einer grösseren Schaltung. Es wird ein erster Schaltungsentwurf erstellt. Bei der Simulation können (mangels Layout) noch keine parasitären Effekte berücksichtigt werden.

Back-End Design:

Das Layout des OTAs wird gezeichnet. Extraktion fügt der Netzliste parasitäre Komponenten zu, was eine sehr wirklichkeitsnache Simulation des Designs erlaubt.

Production:

Ev. wird OTA (allenfalls mit weiteren kritischen Komponenten) auf einem Prototyp integriert und evaluiert. Häufig wird auch die gesamte Schaltung als Prototyp realisiert.

Hinweis: Nur das Front-End Design ist Gegenstand dieser Vorlesung!

12.3 Front End Design

Für das Fornt-End Design wird grundsätzich immer das gleiche Vorgehen angewendet, unabhängig von der Umsetzung des OTAs.

- 1. Gegeben (Specs / Schaltungstopologie) und Gesucht (meist I_{bias} , $\frac{W}{L}$ der Transistoren)
- 2. Grossignalanalyse: APs von von jedem Knoten (von Ausgang zu Eingang) bestimmen \rightarrow Jeweils V und I
- 3. Kleinsignalparameter bestimmen: $g_{\rm m}$, $r_{\rm DS}$
- 4. Kleinsignalanalyse durchführen: GBW und DC-Verstärkung bestimmen
- 5. Stabilität uns Aussteuergrenzen kontrollieren
- 6. Simulation zur Kontrolle

12.3.1 Grossignalanalyse

- Sicherstellen, dass alle Transistoren **gesättigt** sind → meist nur in **strong inversion**
- Slew Rate bestimmt Biasstrom der Ausgangsstufe: $I_{\text{bias}} = \text{SR} \cdot C_{\text{L}}$
- Min. $\frac{W}{L}$ der Ausgangsstufe wird durch Aussteuergrenze bestimmt: $V_{DS, sat} = \sqrt{\frac{2I_D}{\mu C_{ox} \frac{W}{T}}}$
- Bei mehrstufigen Verstärkern: Non-Dominanter Pol bei $f_{nd} = 3 \cdot GBW$ wählen \rightarrow Bestimmt L der 2. Stufe
- Bei mehrstufigen Verstärkern: Biasstrom der ersten Stufe mit $\frac{W}{L}$ bestimmen.

12.3.2 Kleinsignalparameter

In Sättigung (strong inversion) wird der Arbeitspunkt durch den Strom $I_{\text{bias}} = I_{\text{D}}$ bestimmt

$$g_{\rm m} = \sqrt{2I_{\rm D} \cdot \mu C_{\rm ox} \cdot \frac{W}{L}}$$
 $r_{\rm DS} = \frac{a_{\rm E} \cdot L + V_{\rm DS}}{I_{\rm D}}$

12.3.3 Kleinsignalanalyse


• GBW und DC-Verstärkung gemäss verwendeter Schaltungstopologie bestimmen

Auswirkungen einzelner Parameter bei zweistufigen OTAs:

Eine Vergrösserung des Parameters links führt zu den rechtsgezeugten Reaktionen.

Vergrösserung von	A_0	GBW	SR	C_L
Strom in Eingangsstufe I _B	$\downarrow \frac{1}{2}$	$\uparrow \frac{1}{2}$	1	
Strom in Ausgangsstufe	$\downarrow \frac{1}{2}$			
$\frac{W}{L}$ der Eingangstransistoren (N ₁ , N ₂)	$\uparrow \frac{1}{2}$	$\uparrow \frac{1}{2}$		
$\frac{W}{L}$ des Ausgangstransistors (P ₃)	$\uparrow \frac{1}{2}$			
L der nicht-Stromspiegel Transistoren (N ₁ , N ₂ , P ₁ - P ₃)	1			
$\frac{W}{L}$ des Ausgangstransistors (P ₃)	$\uparrow \frac{1}{2}$	$\uparrow^{\frac{1}{2}}$		
Kompensationskapazität		↓	\downarrow	1

13 Infrastruktur / Spannungsreferenz eines SoC



13.1 Spannungsversorgung

Ein wichtiger Teil der 'Infrastruktur' auf einem SoC ist die Spannungsversorgung. Die benötigte Leistung kann wie folgt abgeschätzt werden.

$$P_{\text{dynamisch}} = f(C, f, N, U^2)$$
 $P_{\text{statisch}} = I_{\text{leakage}} \cdot U^2$

Besonders kritisch ist das Rauschen, welches von digitalen Schaltungsblöcken erzeugt wird und für analoge Baublöcke weggefiltert werden muss.

13.2 Arbeitspunkteinstellung mittels Bias Circuit

Zur Arbeitspunkteinstellung gibt es verschiedene Strategien. Diese können für einen der unten aufgeführten Punkte ausgelegt werden.

- Konstante Spannungsamplitude
- Konstante Verstärkung und Transkonduktanz
- Konstante Ströme

Der erforderliche Bias-Strom wird von einer Generator-Schaltung generiert und anschliessend an die 'Verbraucher' verteilt.

13.2.1 Verteilungsarten


Voltage Mode (nicht empfehlenswert):

Generator I_{Bias}

AP-Einstellung Die Bias-Quelle besteht aus der Diode des Stromspiegels. Die Diodenspannung wird an alle Stromquellen-Transistoren geführt.

- Minimale Hardware
- Schlechtes Matching zwischen Generator und 'Verbraucher' (aufgrund von Technologie und Temperaturvariationen)
- Störungen auf der Verbindungsleitung

Current Mode (bevorzugte Methode):



Jeder 'Verbraucher' hat am Eingang einen eigenen Stromspiegel, welcher den Bias-Strom 'reproduziert'.

- Gutes Matching (Stromspiegeltransistoren am gleichen Ort)
- Weniger störanfällig wegen niederohmigen Signalen
- Mehr Hardware
- Höherer Stromverbrauch

13.3 Referenzschaltungen

Spannungsregler sowie Arbeitspunkteinstellung und verschiedene Blöcke benötigen eine absolute Referenze. Absolute Referenzen sind jedoch schwierig zu realiseren. Eine relative Genauigkeiten bis ca. 0.1% ist ohne trimmen möglich, während absolute Referenzwerte Losabweichungen von bis zu 40% aufweisen.

Entsprechend müssen absolute Referenzen trimmbar realisiert werden können.

Als Richtwert für die Qualität einer Referenz wird die Sensitivität S des Referenzwerts auf die Änderung einer externen Grösse verwendet.

13.3.1 Spannungsteiler

Ein Spannungsteiler ist als Referenz unbrauchbar, da die Sensitivität S zu gross ist.

- Temperatur Versorgungsspannung
- S klein bei Verwendung von identischen Widerständen
- **Prozessvariation**

VDD

P2

- S = 1, d.h. Schwankung wirkt sich direkt auf V_{ref} aus
- S klein bei Verwendung von identischen Widerständen

13.3.2 Bootstrap-Referenz

Die Bootstrap-Referenz benötigt eine Start-Up Schaltung (nicht gezeichnet), da $I_D = 0$ A auch ein stabiler AP wäre.

- N1 und N2 befinden sich in weak inversion
- R₂: Externer Präzisionswiderstand

$$I_D = I_M' \frac{W}{L} e^{\frac{V_{\text{GS}} - V_M}{n_m V_{\text{temp}}}}$$

$$V_{\text{GS}} - V_M = n_m V_{\text{temp}} \ln \frac{I_D}{I_M' \frac{W}{L}}$$


$$\Delta V_{\text{GS}} = V_{\text{GS1}} - V_{\text{GS2}} = n_m V_{\text{temp}} \ln \left(\frac{I_{D1}}{I_{D2}} \frac{(W/L)_2}{(W/L)_1}\right)$$

$$I_{\text{bias}} = \frac{\Delta V_{\text{GS}}}{R_2}$$

- + Unabhängig von Versorgungsspannung (S = 0)
- Proportional zur Temperatur

13.3.3 Bandgap-Referenz

Grundprinzip:



$$V_{\text{ref}} = V_{\text{TC-}} + K \cdot V_{\text{TC+}} = V_D + K \cdot V_{\text{temp}}$$

ightarrow Summe der Temp.-Koeffizienten muss Null sein, damit $V_{\rm ref}$ temp-unabhängig ist:


$$TC_{ref} = TC_{Diode} + K \cdot TC_{Vtemp} \stackrel{!}{=} 0$$

Diode:
$$TC_{Diode} = -2 \text{ mV K}^{-1} = \frac{dV_D}{dT} \approx \frac{V_D - V_{BG}}{T}$$

$$V_{\text{temp}}$$
: $TC_{V_{\text{temp}}} = \frac{dV_{\text{temp}}}{dT} = \frac{k}{e} \approx 86.24 \cdot 10^{-6} \text{ V K}^{-1}$

Faktor:
$$K = -\frac{\text{TC}_{\text{Diode}}}{\text{TC}_{V\text{temp}}} = -\frac{-2 \text{ mV K}^{-1}}{86.24 \cdot 10^{-6} \text{ V K}^{-1}} = 23.2$$

Realisierung:



Die Bandgap-Referenz wird durch Bipolartransistoren realisiert. Die Emitter-Basis-Diode liefert dabei die Diodenspannung $V_D = V_{EB}$.

- + Unabhängig von Versorgungsspannung
- 10 ppm/K bei (0 °C-70 °C)
- Die Spannung V_{ref} sowie der Temperaturkoeffizient hängt stark vom Offset des OpAmps ab
 - → Trimmen erforderlich

Hinweis: Auch hier ist eine Startup-Schaltung nötig.

Die Verstärkung K wird gemäss Theorie folgendermassen gefunden:

$$V_{\text{ref}} = V_D + K \cdot V_{\text{temp}} = V_{D1} + I_2 \cdot R_2 = V_{D1} + \frac{V_{R3}}{R_3} \cdot R_2$$

$$V_{\text{R3}} = \Delta V_D = \Delta V_{\text{EB}} = V_{\text{EB1}} - V_{\text{EB2}} = V_{\text{temp}} \cdot \ln \left(\frac{I_1}{I_2} \cdot \frac{A_2}{A_1} \right)$$

$$\begin{split} V_{\text{ref}} &= V_{\text{EB1}} + \frac{V_{\text{R3}}}{R_{3}} \cdot R_{2} = V_{\text{EB1}} + V_{\text{temp}} \cdot \frac{R_{2}}{R_{3}} \cdot \ln \left(\frac{I_{1}}{I_{2}} \cdot \frac{A_{2}}{A_{1}} \right) \\ K &= \frac{R_{2}}{R_{3}} \cdot \ln \left(\frac{I_{1}}{I_{2}} \cdot \frac{A_{2}}{A_{1}} \right) \end{split}$$

Unter Berücksichtigung der Offset-Spannung des OpAmps ergibt sich die Referenzspannung als:

$$V_{\mathrm{ref}} = V_{\mathrm{EB1}} + V_{\mathrm{temp}} \cdot \frac{R_2}{R_3} \cdot \ln \left[\frac{I_1}{I_2} \cdot \frac{A_2}{A_1} \cdot \left(1 - \frac{V_{\mathrm{off}}}{R_2 I_2} \right) \right] - \left(1 + \frac{R_2}{R_3} \right) \cdot V_{\mathrm{off}}$$

II **Idiotabschnitt**

14 Grundwissen

14.1 Bodediagramm zeichnen

Element	Frequenzgan	g
Licinciii	Amplitudengang	Phasengang
Polstelle	−20 dB/Dekade, −3 dB bei der Polstelle	−90°, −45° bei der Polstelle
Nullstelle	+20 dB/Dekade, +3 dB bei der Nullstelle	+90°, +45° bei der Nullstelle

Der Anstieg / Abfall der Phase beginnt jeweils eine Dekade vor der Pol- bzw Nullstelle.

14.2 Dezibel

Werte in Dezibel sind immer Leistungsverhältnisse. Wird mit Spannungen gerechnet, so muss die Spannung quadriert oder der Wert in Dezibel verdoppelt werden.

$$g_{\text{dB}} = 10 \cdot \log_{10} \left(\frac{P_{\text{out}}}{P_{\text{in}}} \right) = 20 \cdot \log_{10} \left(\frac{U_{\text{out}}}{U_{\text{in}}} \right)$$