

2026-09-12 当前基线

来源：本次用户上传的 README.docx。文档前半部分仍有旧pipe[0]措辞时，以后半部分第8~17节明确的替换条款为准。

本文件取代2026-09-11冻结规格以及旧MXU/Loader说明。DEQACC和Attention尚未实现的部分仍按目标标注。

HBM与W Loader

HBM为256bit，beat0~7承载256B矩阵数据；beat8低128bit为16个E8M0，高128bit保留忽略。有效272B，物理288B。

数据beat低128bit先入FIFO，对应B的偶数K行；高128bit后入FIFO，对应奇数K行。128bit字内低字节对应lane0。

WFIFO_DATA=128bit×512；WFIFO_SCALE=128bit×32。E_stat[n]对应输出列n的16个K元素。

统一模块 dea8_w_loader 包含HBM Fetch、两个FIFO和Bank Load。旧dea8_weight_loader与 dea8_mcu_weight_path已移除。

启动加载前必须已有16个数据entry、1个scale entry和NULL bank。

首拍同时pop数据和scale；后15拍只pop数据。启动后持续16拍，不受bank_load_enable随后变化影响。

bank_load_enable只准许新的Bank Load；HBM到FIFO的预取独立进行，可跨block。

状态唯一所有权

只有W Loader写bank_state、active_bank和load_bank寄存器。

四状态：NULL、LOAD、READY、ACTIVE。最多一个LOAD、一个ACTIVE。

首次没有ACTIVE时，第16个写权重沿直接LOAD->ACTIVE，同时产生bank_activate/new_active_bank。

中间Tile加载后先READY；当前Tile最后行真正进入PE乘法的tile_last_mul_fire沿，旧ACTIVE->NULL，新READY->ACTIVE。

事件是时钟沿前的组合事件，MXU和Loader在同一沿采样，不额外寄存事件造成切换空拍。

MXU输入边界与旁带

寄存器	含义
Q_ACT_REG	16个signed INT8激活
E_STREAM_REG	当前A组的8bit E8M0编码
ACT_TAG_REG	当前A组完整tag
ACT_VALID_REG	当前A组有效标记
E_STAT_ACTIVE_REG	当前ACTIVE Tile的16个E8M0

四个A侧寄存器同沿锁存。E_STAT_ACTIVE_REG只在bank_activate沿从目标E_STAT_BANK更新。

不再存在sideband_pipe[0]。

Stage0输入锁存；Stage1乘法并把E_STREAM_REG、E_STAT_ACTIVE_REG、ACT_TAG_REG及valid复制到pipe[1]。

Stage2~5分别为四级加法树和pipe[2]~pipe[5]；第四级直接写Psum_out_reg。

每个有效乘法都复制E_stat，不只是每Tile复制一次。

切换沿PE/pipe[1]使用沿前旧bank、旧scale和旧A末行；该沿同时锁存新A首行并更新ACTIVE及E_STAT_ACTIVE_REG。

所以旧末行不会混入新scale，新首行在下一乘法沿使用新权重。

连续执行与周期

每Tile51个连续有效乘法，row0~50。无局部stall，也未实现运行中全局freeze。

req_ready只表达输入边界是否允许接收；上游必须在row0启动前保证后续50组激活供应。中断将触发仿真断言。

rsp_ready只能用于检查已经预留的DEQACC容量，不能停住MXU。

首Tile第16个加载沿接收row0；下一沿锁存首个乘积。

一个block首16拍加载+16×51乘法=832拍。末Tile期间不能启动下一block的Bank Load，上游sequencer以bank_load_enable控制。

资源未预留时可在Tile边界等待；832拍是数据已供给时的预算，不包括HBM不足等待和最终流水写回。

六级指六个寄存阶段：E0接受输入，E5后输出有效，共五个沿间隔。下游在后续采样沿接收，避免把“阶段数”和“沿间隔”混为一谈。

DEQACC与Attention目标

DEQACC五级L0符号/绝对值、L1初步FP32、L2完成反量化、L3 FACC累加或OACC+PV、L4写回。

当前DEQACC仍是算术占位，11级组合通路尚未数值验证。

Attention保留55次QK/55次PV，每block832拍目标。QK完成写FACC后，经VPU生成masked SBUF、m_new及aa=m_old-m_new。

m与aa各一代51个FP32；alpha两代。SFU先26个输入拍计算alpha，再408个输入拍计算P。

I使用量化前FP32 P更新；P再量化供PV。0_b=alpha_b*0_(b-1)+PV_b。

最后SCALE54提交、PV54提交、SFU倒数、VPU最终乘法顺序执行。

PPT的启动序列QK0、QK1、PV0保留；“交替”不应覆盖启动依赖。

实现状态（2026-09-12）

当前冻结规格：冻结规格_2026-09-12.md。旧2026-09-11发布快照保持历史状态。

模块	本次状态	仍待完成
W Loader	HBM拆包、双FIFO、完整Tile预留、16拍装载、首拍scale、唯一bank状态所有者	FPGA FIFO宏和系统HBM接口集成
MXU	独立输入寄存器、ACTIVE scale、pipe[1:5]、首Tile未加载沿启动、未乘法沿切bank	目标器件综合/时序、真实Q0Z同步读集成
PE	双INT8权重、signed乘法、INT16乘积寄存器	DSP映射/频率实测
DEQACC	保留符号/绝对值/指数原型	partial_fp仍为0；真实五级FP32与写回未实现
Attention Controller	原有55块命令次序原型	不含实际832拍执行器、任务完成输入、写回屏障；done仅代表A_FIN命令接受
Attention存储/OACC/alpha	保留先前原型	尚无Top；alpha无代际valid/防覆盖；仲裁不排队
Python	Loader首拍配对与16拍模型、六寄存阶段输出模型	Attention未达FP32位精确，量化原型非RNE
Mask	保留先前原型	Action互相可见规则与旧RTL仍不一致，未作为本次MXU验证范围

本次XSim：

- 全部filelist通过xvlog。
- 两block/32Tile/1632行，26112个lane数值、scale/tag及精确延迟逐项检查通过。
- 预填满FIFO和流式HBM两种模式通过；延迟首Tile的scale期间不允许加载。
- 注入Tile内激活断流，按预期触发Local stall inside tile。
- Attention原有命令计数测试通过；不是Attention数值验证。

Python：13项通过；移除旧全局freeze模型测试，改为连续51行与六阶段post-edge对齐检查。

输入接口契约：上游在首行发射前预留整个Tile的激活与下游容量。

bank_load_enable只管Bank Load启动，不是停顿输入；当前不提供运行中freeze。

后续应以本次W Loader/MXU接口接Matrix Sequencer与Q0Z，再接真实DEQACC和Attention执行器。