

# My L<sup>A</sup>T<sub>E</sub>X Template

flyjancy

March 21, 2022

v1.1

## 目录

摘要 .....	1
第一章 简介 .....	1
第二章 测试 .....	1
2.1 图片 .....	1
2.2 表格 .....	2
2.3 数学 .....	2
2.3.1 数学公式说明 .....	2
2.4 代码 .....	3
2.5 使用 Tikz .....	4
第三章 总结 .....	4
参考文献 .....	4

## 版本说明

v1.0: Initial release. Include some basic examples.

v1.1: Add table and tikz examples. Fix figure index.

## 摘要

这个仓库主要保存我的  $\text{\LaTeX}$  模版，用于各种文档的书写，目前实现的功能还较少，有待日后在使用中不断优化。

此模版目前设置了页边距、行距、各标题段距等距离，代码块使用 Courier New 字体，关键字蓝色高亮，注释使用灰色斜体。另外对于数学公式，调整了其编号方式，使之与章节编号关联。除上述内容以外，大部分与  $\text{\LaTeX}$  中的 `article` 类无异。

Happy  $\text{\TeX}$ ing!

## Abstract

new

## 第一章 简介

你好， $\text{\LaTeX}$ ! 这个仓库主要保存我的  $\text{\LaTeX}$  模版，用于各种文档的书写。为了实现自由扩展的需求，绝大部分格式上的改动都放在 `cls` 文件中，并且所有文章内容都放在 `src` 文件夹下，`main.tex` 只用于整理，作为顶层。

一直以来都习惯于使用他人提供的  $\text{\TeX}$  模版，然而经常遇到一些细节上的改动想法却难以实现时，通常会选择妥协。直到最近要写的文档较多，突然想起了  $\text{\LaTeX}$  这个老朋友，使用过很多次却没能好好研究它，于是下定决心从零开始，通过调整自己所需格式的方式学习研究。所以便有了这个模版。

模版中主要包含了对摘要格式、目录、多级标题、引用格式、参考文献、添加图片/代码/表格/数学公式等内容的测试，以及提供了一个简单的使用 `Tikz` 作图的例子供参考。为了测试参考文献格式是否正确，使用一篇稀疏运算加速的论文<sup>[1]</sup>以及一篇老化预测的论文<sup>[2]</sup>作为参考文献样例。

## 第二章 测试

本章主要用于测试该模版。

### 2.1 图片

图2-1为 FPGA 基本单元结构图。




图 2-1: Slice of FPGA

FPGA 的基本单元是 Slice，主要包括 LUT、MUX 及触发器，其中每个 Slice 的大小和 FPGA 型号有关。

## 2.2 表格

表2-1使用 Excel2LaTeX 自动生成。

表 2-1: 使用 Excel2LaTeX

date	data1	data2	sum
1	1	1	2
2	2	2	4
3	3	3	6
4	4	4	8
5	5	5	10
6	6	6	12
7	7	7	14
8	8	8	16
9	9	9	18

表2-2手动绘制。

## 2.3 数学

这里有一个数学公式

$$\int_1^2 x dx = \frac{3}{2} \quad (2-1)$$

### 2.3.1 数学公式说明

这是一个简单的积分.

表 2-2: 手动绘制

Room \ Day			
	Mon	Tue	Wed
Time			
Morning	used	used	
Afternoon		used	used

## 2.4 代码

推荐的 verilog 代码风格如下所示, 但目前空格对齐的方式还没完全理解清楚。

```

module clk_div # (
    parameter DIV = 434 // BPS = 50M/434 = 115200
) (
    input    clk_in,
    input    rst_n,
    output reg clk_out
);

reg [12 : 0] cnt;
wire [12 : 0] cnt_nxt = cnt + 1'b1;
always @ (posedge clk_in or negedge rst_n) begin
    if (~rst_n) cnt <= 13'b0;
    else if (cnt < DIV) cnt <= cnt_nxt;
    else cnt <= 13'b0;
end

always @ (posedge clk_in or negedge rst_n) begin
    if (~rst_n) clk_out <= 1'b0;
    else if (cnt == (DIV >> 1)) clk_out <= 1'b1;
    else clk_out <= 1'b0;
end

endmodule

```

## 2.5 使用 Tikz

图2-2是用 Tikz 作的一副简单的图，用于测试。




图 2-2: 椭圆

## 第三章 总结

由于时间关系，除了上述内容之外，还有一些感兴趣的内容暂时没能实现，其中包括子图并排的显示等。

## 参考文献

- [1] Z. Zhang, H. Wang, S. Han, and W. J. Dally, “Sparch: Efficient architecture for sparse matrix multiplication,” in *2020 IEEE International Symposium on High Performance Computer Architecture (HPCA)*. IEEE, 2020, pp. 261–274.
- [2] M. Sadi, G. K. Contreras, J. Chen, L. Winemberg, and M. Tehranipoor, “Design of reliable socs with bist hardware and machine learning,” *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 25, no. 11, pp. 3237–3250, 2017.