PUCRS - Escola Politécnica Disciplina: Sistemas Operacionais - 2020/1 - Trabalho Prático Prof. Fernando Luís Dotti

1. Definição da Máquina Virtual (MV)

Nossa máquina virtual (MV) tem CPU e Memória.

1.1 Memória

Considere a memória como um array contíguo de posições de memória. Cada posição de memória são 4 bytes. A memória tem 1024 posições.

tamMemoria = 1024

array mem[tamMemoria] of posicaoDeMemoria // adotamos 32 bits Decisão em aula:

1) ESTRUTURA DE ARMAZENAMENTO CADA posicaoDeMemoria É UM OBJETO COM OS ATRIBUTOS NECESSARIOS PARA CODIFICAR:

OPCODE

REG 1..8

REG 1..8

PARAMETRO KOUA

1.2 CPU - versão 3

O processador possui os seguintes registradores:

- um contador de instruções (PC)
- oito registradores, 0 a 7

O conjunto de instruções é apresentado na tabela a seguir, adaptado de [1].

A tabela atual está revisada para não ter mais operações a nível de bit. As colunas em vermelho substituem a codificação em bits para designar os registradores e parâmetros utilizados, e compõem os "campos" de uma posicaoDeMemoria (acima)

No.	Mnemonic / OPCODE	Description	Syntax	Micro- operation	REG	REG	PAR
		J	- Type Instructions				
1	JMP	Direct Jump	JMP k	PC ← k			
2	JMPI		JMPI Rs	PC ← Rs	Rs		k
3	JMPIG		JMPIG Rs, Rc	if Rc > 0 then PC ← Rs Else PC ← PC +1	Rs	Rc	
4	JMPIL		JMPIL Rs, Rc	if Rc < 0 then PC ← Rs Else PC ← PC +1	Rs	Rc	
5	JMPIE		JMPIE Rs, Rc	if Rc = 0 then PC ← Rs Else PC ← PC +1	Rs	Rc	
		1	- Type Instructions			•	
6	ADDI	Immediate addition	ADDI Rd, k	Rd ← Rd + k	Rd		k
7	SUBI	Immediate subtraction	SUBI Rd, k	Rd ← Rd – k	Rd		k
8	ANDI	Immediate AND	ANDI Rd, k	Rd ←Rd AND k	Rd		k
9	ORI	Immediate OR	ORI Rd, k	Rd ←Rd OR k	Rd		k
10	LDI	Load immediate	LDI Rd, k	Rd ← k	Rd		k
11	LDD	Load direct from data memory	LDD Rd,[A]	Rd ← [A]	Rd		Α
12	STD	Store direct to data memory	STD [A],Rs	[A] ← Rs	Rs		Α
		R2	2 – Type Instructions	5	-	_	
13	ADD	Addition	ADD Rd, Rs	Rd ← Rd + Rs	Rd	Rs	
14	SUB	Subtraction	SUB Rd, Rs	Rd ← Rd - Rs	Rd	Rs	
15	MULT	multiplication	MULT Rd, Rs	Rd ← Rd * Rs	Rd	Rs	
17	LDX	Indirect load from memory	LDX Rd,[Rs]	Rd ← [Rs]	Rd	Rs	
18	STX	Indirect storage to memory	STX [Rd],Rs	[Rd] ←Rs	Rd	Rs	
		R1	– Type Instructions	3			_
22	SWAP	Swap nibbles	SWAP Rd	Rd7←Rd3, Rd6←Rd2, Rd5←Rd1, Rd4←Rd0	Rd		
23	STOP						

1.3 Programas

Os programas podem ser:

ESCRITOS EM TXT

OU

CODIFICADO EM JAVA COMO A CRIACAO DE UM VETOR DE OBJETOS "posicaoDeMemoria"

Construa os seguintes programas para a nossa MV, no mínimo os que seguem:

- a) P1: o programa escreve em posições sabidas de memórias os 10 números da sequência de fibonacci. Ou seja, ao final do programa a memória tem estes 10 números em posições convencionadas no programa.
- b) P2: o programa le um valor de uma determinada posição (carregada no inicio),
 - se o número for menor que zero coloca -1 no início da posição de memória para saída;
 - se for maior que zero este é o número de valores
 - da sequencia de fibonacci a serem escritos em sequencia a partir de uma posição de memoria;

- c) P3: dado um inteiro em alguma posição de memória, se for negativo armazena -1 na saída; se for positivo responde o fatorial do número na saída.
- d) P4: para um N definido (5 por exemplo)

o programa ordena um vetor de N números em alguma posição de memória; ordena usando bubble sort

loop ate que nao swap nada passando pelos N valores

faz swap de vizinhos se da esquerda maior que da direita

Possível solução para P1:

```
0
   LDI R1, 0
                        // 1ro valor
   STD[50], R1
                        // de 50 a 60 estarao os numeros de fibonacci
1
2
   LDI R2, 1
                        // 2o valor da sequencia
3
   STD[51], R2
   LDI R8, 52
                        // proximo endereco a armazenar proximo numero
5
   LDI R6, 6
                        // 6 é proxima posição de mem (para pular para ela depois)
  LDI R7, 61
                        // final
   LDI R3, 0
7
8
   ADD R3, R4
                        // R3 =+R4
9
   LDI R1,0
10 ADD R1, R2
11 ADD R2, R3
12 STX R8, R3
13 ADD R8, 1
14 SUB R7, R8
15 JMPIE R6, R7
16 STOP
17
50
                       // resultado será armazenado aqui - vide código
51
60
```

1.4 A CPU em Java (ou outra linguagem)

A CPU É UM GRANDE LOOP,

EM CADA ITERACAO

CARREGA-SE A INSTRUCAO APONTADA POR PC
(A PALAVRA NA POSICAO DA MEMORIA INDEXADA POR PC)

EXECUTA-SE A INSTRUCAO CONFORME SEUS DADOS,
MODIFICANDO REGISTRADORES E POSICOES DE MEMORIA
QUANDO ENCONTRAR STOP O PROGRAMA PÁRA.

A OPERACAO DE STORE EM UMA POSICAO DE MEMORIA ADOTA A DEFINICAO QUE ARMAZENA O VALOR EM "PARAMETRO" DO OBJETO "posicaoDeMemoria" QUE ESTA NAQUELA POSICAO DA MEMORIA.
ADOTA-SE UM OPCODE NOVO, CHAMADO DE "DADO", QUE INDICA QUE NAQUELA POSICAO TEMOS UM DADO E NAO UMA INSTRUCAO.

1.5 Carregador

UM CARREGADOR, QUANDO INVOCADO TENDO COMO PARAMETRO UM PROGRAMA, LÊ O PROGRAMA SEQUENCIALMENTE E CARREGA A PARTIR DA POSICAO 0 DA MEMÓRIA

1.6 Shell

UM SHELL É UM PROGRAMA QUE ESPERA UMA ENTRADA DO USUARIO
(A ENTRADA É UM NOME DE PROGRAMA)
INVOCA O CARREGADOR, PASSANDO O NOME DO PROGRAMA COMO PARAMETRO
E LIBERA A MAQUINA VIRTUAL (ITEM 4) PARA EXECUTAR A PARTIR DA POSICAO 0

2. UM SISTEMA OPERACIONAL MULTIPROGRAMADO PARA A VM (acima)

Agora vamos construir um sistema capaz de executar vários programas simultaneamente.

Para isso precisamos de um Gerente de Memória, capaz de alocar e deslocar memória para programas, dinamicamente.

Também necessitaremos a representação de vários processos e seu escalonamento, com um Gerente de Processos.

2.1 Gerente de Memória - Fase 1

Vamos dividir a memória em "partições fixas", o esquema mais simples para suportar multiprogramação. Estude este mecanismo. Projete as estruturas necessárias para gerenciar a memória segundo este esquema. Implemente para a nossa VM.

2.2 Gerente de Processos - Fase 1

Para escalonar processos vamos implementar um sistema de time-slice. Significa que cada processo escalonado usa a cpu por um tempo fixo. Os processos formam uma fila circular e usam a CPU conforme esta fila.

2.3 Observações

Nesta Fase 1 suponha que os processos não fazem I/O.

Ou seja, todos os dados para sua execução encontram-se em memória, e o resultado é jogado na memória. Obviamente isto não é muito útil. Mas é uma fase para dividirmos a complexidade. I/O será implementado depois.

A "fatia de tempo" pode ser implementada neste momento como um número de instruções que um processo executa, e depois é interrompido para que outro processo execute.

O carregador deverá ser reescrito para carregar programas no início das partições fixas.

Agora, endereços lógicos dos programas devem ser compatibilizados com os endereços físicos da memória. Estude um esquema de tradução de endereços para implementar com a CPU.