TEMA 3: Circuitos Combinacionales

<u>Índice</u>:

- 1. Introducción
- 2. Circuitos Aritméticos
- 3. Decodificadores
- 4. Codificadores
- 5. Multiplexores
- 6. Demultiplexores

TEMA 3: Circuitos Combinacionales

Bibliografía:

- ☐ T.L.Floyd. <u>Fundamentos de Sistemas Digitales</u>.
 - o Cap. 6: Funciones de la Lógica Combinacional
- C.Blanco. <u>Fundamentos de Electrónica Digital</u>.
 - o Cap. 4: Circuitos Combinacionales.
- □ J.Mª Angulo y J. García. <u>Sistemas Digitales y Tecnología de Computadores</u>.
 - o Cap. 4: Análisis y Diseño de Sistemas Combinacionales.
 - o Cap. 6: Elementos Aritméticos.
- □ R.J.Tocci. <u>Sistemas Digitales: Principios y Aplicaciones</u>.
 - o Cap. 6: Aritmética Digital.
 - o Cap 9: Circuitos Lógicos MSI.

1. Definición de Sistema Combinacional

1. Introducción. Definición de Sistema Combinacional.

Es un conjunto de dispositivos lógicos en el que las salidas dependen exclusivamente del valor existente en cada momento en las entradas.



- Todo sistema combinacional se puede definir mediante funciones lógicas.
- Habitualmente los sistemas combinacionales se encuentran integrados en bloques que realizan funciones específicas.
- A la hora de implementar un sistema combinacional utilizaremos un criterio de simplificación, buscado la menor cantidad de puertas lógicas básicas.

2. Circuitos Aritméticos


2. Circuitos Aritméticos. Semisumador

Es un circuito combinacional capaz de sumar dos dígitos binarios (*a* y *b*) proporcionando como salidas la suma (*S*) y el posible acarreo (*C*). Su tabla de verdad será:

a	b	S	\mathbf{C}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


$$S = \overline{a}b + a\overline{b} = a \oplus b$$

$$C = ab$$




Si operamos la expresión de la suma:

$$S = a \oplus b = (a+b)(\overline{a}+\overline{b}) = (a+b)\overline{ab} = (a+b)\overline{C}$$



Bloque Funcional:




2.2 Sumador Completo

Es un circuito combinacional capaz de sumar dos dígitos binarios junto con el posible acarreo procedente de la etapa anterior y proporcionando como salidas la suma y el acarreo producido

a	b	c	S	C'
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


$$S = \overline{a}\overline{b}c + \overline{a}b\overline{c} + a\overline{b}\overline{c} + abc = a \oplus b \oplus c$$

$$C' = ab + ac + bc$$




2. Circuitos Aritméticos

Construcción mediante Semisumadores




Bloque Funcional de un Sumador Completo de 1 Bit.




2. Circuitos Aritméticos

Podemos construir sumadores del número de bits que necesitamos simplemente encadenando sumadores completos de 1 bit



Bloque funcional del sumador paralelo de n bits





2.3 Sumador BCD

Para sumar en BCD sumaremos en binario cada grupo de 4 bits y corregiremos sumando 6 cuando el resultado sea mayor que 9 o se produzca acarreo.


Ejemplo:
$$9 + 8 = 17$$

Ejemplo:
$$7 + 5 = 12$$






Un posible circuito que lo implementaría es:




2.6 Sumador/Restador Binario


Es un circuito capaz de realizar las operaciones de suma y resta sobre números con signo. Si los números están representados en **Complemento a 2**, el circuito resultante sería:



Si los números están representados en **Complemento a 1**, el circuito sería ahora:



$$b' = (\overline{s}/r) \oplus b$$



Si estamos restando y hay acarreo final, hay que corregir el resultado sumando 1

3. Decodificador. Definición

Podemos definir al **decodificador** como un circuito combinacional que consta de *n* entradas y 2ⁿ salidas como máximo. Este circuito pone a uno la salida cuyo índice coincide con la combinación binaria presente en las entradas. Se suelen nombrar haciendo referencia al número de entradas y salidas que poseen. Así, un decodificador de 2 *a* 4 líneas presenta la siguiente tabla de verdad:

a	b	S_0	S_1	S_2	S_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0		
1	1	0	0	0	1

$$S_0 = \overline{a}\overline{b}$$

$$S_1 = \overline{a}b$$

$$S_2 = a\overline{b}$$

$$S_3 = ab$$

Cada salida hace referencia a uno de los posibles productos canónicos de las variables de entrada


3. Decodificiador

$$S_0 = \overline{a}\overline{b}$$


$$S_1 = \overline{a}b$$

$$S_2 = a\overline{b}$$

$$S_3 = ab$$




Bloque Funcional:



3. Decodificiador

3.1 Agrupación de Decodificadores

Decodificador de 4 a 16 líneas mediante el uso de la entrada de habilitación E




3.2 Implementación de Funciones

Puede utilizarse el decodificador de *n* entradas como circuito para implementar funciones lógicas de *n* variables lógicas. La idea se basa en utilizar los productos canónicos que produzcan un valor lógico 1 en la salida.

Ejemplo: Implementación de un semirestador.

	a	b	D	C	
_	0	0	0 1 1 0	0	$C = \sum (1)$
	0	1	1	1	2
	1	0	1	0	$D = \sum (1,2)$
	1	1	0	0	2



4. Codificador. Definición

Podemos definir al Codificador como un circuito combinacional que consta de 2^n entradas y n salidas. Este circuito coloca en sus salidas la combinación binaria correspondiente al índice de la entrada activada. Existen dos tipos: los Codificadores Prioritarios y los No Prioritarios.

Un Codificador Decimal-BCD **no prioritario** tiene la siguiente tabla de verdad:

E9	E8	E7	E6	E5	E4	E3	E2	E1	E0	DCBA	NA
0	0	0	0	0	0	0	0	0	1	0000	0
0	0	0	0	0	0	0	0	1	0	0001	0
0	0	0	0	0	0	0	1	0	0	0010	0
0	0	0	0	0	0	1	0	0	0	0011	0
0	0	0	0	0	1	0	0	0	0	0100	0
0	0	0	0	1	0	0	0	0	0	0101	0
0	0	0	1	0	0	0	0	0	0	0110	0
0	0	1	0	0	0	0	0	0	0	0111	0
0	1	0	0	0	0	0	0	0	0	1000	0
1	0	0	0	0	0	0	0	0	0	1001	0
0	0	0	0	0	0	0	0	0	0	0000	1

$$D = E8 + E9$$


$$C = E4 + E5 + E6 + E7$$

$$B = E2 + E3 + E6 + E7$$


$$A = E1 + E3 + E5 + E7 + E9$$

4. Codificador

Esquema:



Bloque funcional:



4. Codificador

Si activamos más de una entrada simultáneamente en un codificador no prioritario se solaparán las combinaciones de salida que produce cada una de ellas.


Para evitar este problema se diseñan los **codificadores prioritarios**. En estos, cuando activamos más de una señal de entrada al mismo tiempo, solamente proporcionan la salida correspondiente a la entrada que está dotada de mayor prioridad, que generalmente es la que tiene asignada un mayor número decimal. El codificador Decimal-BCD anterior tendría la siguiente

tabla de verdad:

E9	E8	E7	E6	E5	E4	E3	E2	E1	E0	DCBA	NA
0	0	0	0	0	0	0	0	0	1	0000	0
0	0	0	0	0	0	0	0	1	X	0001	0
0	0	0	0	0	0	0	1	X	X	0010	0
0	0	0	0	0	0	1	X	X	X	0011	0
0	0	0	0	0	1	X	X	X	X	0100	0
0	0	0	0	1	X	X	X	X	X	0101	0
0	0	0	1	X	X	X	X	X	X	0110	0
0	0	1	X	X	X	X	X	X	X	0111	0
0	1	X	X	X	X	X	X	X	X	1000	0
1	X	X	X	X	X	X	X	X	X	1001	0
0	0	0	0	0	0	0	0	0	0	0000	1


6. Multiplexor. Definición

Podemos definir al **multiplexor** o **selector de datos** como un circuito combinacional que consta de 2^n entradas de datos, n entradas de selección y una salida. Este circuito coloca en su salida el valor de la entrada cuyo índice coincide con la combinación binaria presente en las entradas de selección.



Un multiplexor con dos entradas de selección y cuatro de información presenta la siguiente tabla de verdad:


C1 C0					
0 0	Χ	Χ	Χ	0 1 X	0
0 0	Χ	X	X	1	1
0 1	Χ	X	0	X	0
0 1	X	X	1 X X	Χ	1
1 0	Χ	0	X	Χ	0
1 0	Χ	1	X	X	1
1 1	0	X X	X	X	0
1 1	1	X	X	X	1



$$S = \overline{C0} \overline{C1}E0 + \overline{C1}C0E1 + C1\overline{C0}E2 + C1C0E3$$

6.1 Asociación de Multiplexores

Podemos construir multiplexores mayores asociando otros de menos entradas:



6.2 Implementación de Funciones

Puede utilizarse el multiplexor de n entradas de selección como circuito para implementar funciones lógicas de n+1 variable. La idea consiste en asociar a las entradas de selección a las variables lógicas, a excepción de una de ellas que se utiliza como entrada de datos.

Se construye una tabla de verdad organizada de la siguiente manera:

	n variables de selección				1 variab	le de datos	
	$\frac{}{\left(\begin{array}{c}0\\0\end{array}\right)}$	0		0			→ selecciona entrada 0→ selecciona entrada 1
2 ⁿ	1	1		1			→ selecciona entrada 2 ⁿ⁻¹

Casos posibles para cada fila en la variable de datos:

Combinación en la entrada i	0	$0 \longrightarrow Siempre 0 en E_i$
Combinación en la entrada i	0	1 → variable_datos en E _i
Combinación en la entrada i	1	0 → variable_datos en E _i
Combinación en la entrada i	1	1 \longrightarrow Siempre 1 en E_i

7. Demultiplexor

7. Demultiplexor. Definición

Podemos definir al **demultiplexor** como un circuito combinacional que consta de 1 entrada de datos, n entradas de selección y 2^n salidas. Este circuito coloca en la salida cuyo índice coincide con la combinación binaria presente en las entradas de selección el valor de la entrada de datos.

Demultiplexor de 1 a 4

Е	C1 C0	S3	S2	S 1	S0
0	0 0	0	0	0	0
1	0 0	0	0	0	1
0	0 1	0	0	0	0
1	0 1	0	0	1	0
0	1 0	0	0	0	0
1	1 0	0	1	0	0
0	1 1	0	0	0	0
1	1 1	1	0	0	0

$$S0 = \overline{C0} \overline{C1}E$$

$$S1 = \overline{C1}C0E$$

$$S2 = C1\overline{C0}E$$

$$S3 = C1C0E$$

Por su comportamiento, los demultiplexores constituyen el mismo bloque combinacional que los decodificadores

