CHAPITRE 7:

# LA GESTION DES PERIPHERIQUES

#### Objectifs spécifiques

- → Connaître l'utilité et l'organisation des périphériques d'entrée/sortie
- → Connaître le principe de fonctionnement des périphériques d'entrée/sortie
- Comprendre le principe de communication entre UC et E/S
- → Comprendre et maîtriser les algorithmes d'ordonnancement des disques de stockage.

#### Eléments de contenu

- I. Introduction à la gestion des périphériques
- II. Organisation des dispositifs d'E/S
- III. Contrôle des E/S
- IV. Ports d'E/S
- V. Communication entre UC et E/S
- VI. Les pilotes de périphériques
- VII. Les périphériques

#### Volume Horaire:

Cours: 4 heures 30

**TD:** 3 heures

#### 7.1 Introduction

La gestion des périphériques représente peut-être le défi le plus considérable d'un système d'exploitation. Ce dernier doit contrôler tout un ensemble de périphériques avec des différences multidimensionnelles. Rapidité du périphérique, volume des informations, service proposé, direction du flux d'informations et protocoles de communications sont autant de grandeurs aux éventails très larges. Outre cette diversité, le système d'exploitation doit pouvoir traiter un grand nombre de périphériques, ce traitement doit se dérouler dans un environnement parallélisé. Les périphériques agissent en général indépendamment de l'UC, en fonction de leur propre fréquence et synchronisation. Le système d'exploitation, qui la plupart du temps s'exécute sur une seule UC, doit donc gérer des requêtes simultanées en provenance d'un grand nombre de périphérique.

# 7.2 Organisation des dispositifs d'E/S

Même si certains ordinateurs sont différents dans les détails, ils sont conçus autour de la même philosophie. Les dispositifs d'E/S, le mémoire et l'UC communiquent par le biais d'un bus de communication.

Les machines les plus simples présentent un seul bus de communication. Mais les communications ne peuvent avoir lieu qu'entre deux éléments à la fois. Un dispositif appelé « Arbitre de bus » décide quel périphérique est autorisé à communiquer au prochain cycle. Celui là peut communiquer avec n'importe quel autre de son choix.




Figure 8 : Architecture à bus unique

En principe, le bus est attribué à l'UC afin qu'elle puisse communiquer avec la mémoire. Des accès fréquents à la mémoire et une vitesse relativement rapide de l'UC conduisent à une utilisation élevée du bus par cette dernière. Bien que le bus leur soit fréquemment nécessaire, les E/S ont des besoins en communication généralement plus urgents que les requêtes de l'UC. C'est pourquoi les requêtes des périphériques d'E/S reçoivent souvent une priorité plus élevée. Le processus consistant à retirer le bus de l'UC pour l'attribuer à un périphérique est appelé vol de cycle.

On peut trouver des bus multiples sur des machines pour des raisons de parallélisme et d'ajustement des performances. Les bus multiples permettent à plusieurs communications de se dérouler simultanément. L'UC peut par exemple communiquer avec un port série sur un bus alors qu'un disque communique avec la mémoire sur un autre. Cependant l'avantage des bus multiples est assez limité. La plupart des communications impliquent soit la mémoire, soit l'UC. Sans matériel multi-accès particulier, ils ne peuvent communiquer qu'avec un seul dispositif à la fois.

Les architectures PC les plus récentes ont souvent recours à 3 types de bus outre celui du processeur de l'UC : le bus standard de connexion des périphérique, **bus PCI**. Par ailleurs, **un bus mémoire** spécial permet des communications optimisées entre l'UC et la

mémoire ; un bus ISA (Industry standard architecture) est relié au bus PCI pour offrir une compatibilité descendante pour les anciens périphériques.




Figure 9 : Architecture à bus multiple

# 7.3 Contrôle des E/S

Dans le modèle le plus simple l'UC communique directement avec les périphériques dE/S et prend en charge le contrôle des moindres détails de l'opération du périphérique. Ce type de communication est de plus en plus rare (encore dans les systèmes embarqués).

Les nouveaux systèmes incorporent la notion de « contrôleur de périphériques ». Une commande classique de l'UC au contrôleur peut être le lancement d'une opération de lecture pour un octet d'informations depuis un appareil en série ou d'un secteur d'informations depuis un disque. Le contrôleur de périphérique transmet au périphérique les commandes plus détaillées nécessaires à la réalisation de l'opération requise. En déchargeant cette responsabilité sur le contrôleur, l'UC est libre d'accomplir simultanément d'autres tâches. Chaque dispositif dE/S possède un contrôleur spécifique. La plupart des contrôleurs peuvent servir plusieurs périphériques à la fois.

### 7.4 Ports d'E/S

Pour réaliser les E/S, l'UC doit communiquer avec les modules d'E/S, qu'il s'agisse d'un périphérique ou d'un contrôleur ou d'un canal. Chaque module d'E/S contient un ou plusieurs registres servant à la communication avec le processeur.

En écrivant dans ces registres, le SE ordonne au périphérique de délivrer des données, d'en accepter, de s'activer, désactiver ou effectuer une opération donnée (commande de périphérique).

En lisant les registres, le SE connaît l'état du périphérique.

De nombreux périphériques sont équipés d'un tampon de données que le SE peut écrire ou lire. Par exemple, la RAM vidéo contient les pixels affichés à l'écran. Cette RAM vidéo est le tampon de données relatif au périphérique vidéo (carte graphique).

# 7.5 Communication entre UC et E/S

La communication entre les modules d'E/S et l'UC suivent l'un des quatre protocoles suivant :

- Attente active: L'UC émet une commande au module d'E/S pour lancer une opération d'E/S. L'UC entre dans une boucle pour vérifier si l'opération est achevée ou non et ensuite tester si l'opération est finie avec succès ou non. Les processus sont bloqués jusqu'à ce que l'E/S finisse.
- ▲ La scrutation: L'UC lance les opérations d'E/S puis retourne pour exécuter les processus du système. Après des délais périodiques, l4UC fait une scrutation des périphériques d'E/S pour voir si l'un d'eux a fini sa tâche ou non. Ce protocole est plus efficace que l'attente active, mais il est plus couteux.
- \* Interruption: Dans ce cas, le périphérique d'E/S se charge d'informer l'UC de l'achèvement de l'E/S qu'il prépare. L'interruption utilisée par un module est généralement configurable et unique ce qui offre le parallélisme.
- Accès direct à la mémoire: Les composants d'accès direct à la mémoire (DMA: Direct Memory Access) permettent aux modules d'E/S de lire ou écrire des données directement depuis le mémoire. Avec cette technique, les données ne doivent pas transiter par l'UC. Cet accès est utile pour des dispositifs tels que les disques.

# 7.6 Les pilotes des périphériques

Les pilotes constituent la partie logicielles qui contrôle et interagit directement avec le périphérique d'E/S.

Le SE peut exiger que pour chaque périphérique, il existe un ensemble de fonctions mises en œuvre, telle que :

- <u>Open</u>: réalise les tâches de démarrage avant l'accès au périphérique.
- <u>Close</u>: fermer le périphérique après l'utilisation
- <u>Schedule</u>: ordonnance une requête d'E/S ou plusieurs avant d'être passés au périphérique (pilote...)

- <u>Startio</u>: vérifie si le périphérique est actif; si ce n'est pas le cas, lance la prochaine opération d'E/S sur la file d'ordonnancement du périphérique.
- Interrupt: routine exécutée lorsque le périphérique envoie une interruption à l'UC.

Compte tenu des différents types de périphériques pouvant être connectés à certains ordinateurs, il ne serait pas pratique d'inclure les pilotes de tous les périphériques éventuels dans le SE.

Les SE doivent être configurés en fonctions des périphériques. Ceci se fait par ajout ou suppression de périphériques (modifier l'image du SE).

# 7.7 Les périphériques

## 7.7.1 Les périphériques graphiques

L'un des plus grands problèmes est le volume d'informations qui doit être transmis pour décrire l'affichage sur les moniteurs.

L'image sur les moniteurs est affichée sous formes de points nommés pixels. Les moniteurs diffèrent selon le nombre de pixels et les couleurs qu'ils peuvent adopter.

Les premiers moniteurs étaient composés de 200 lignes de 320 pixels noir et blanc. De nos jours, les résolutions de 800×600, 1024×768 et 1280×960 sont les plus répondues.

L'illumination de chaque pixel est contrôlée par des valeurs stockées en mémoire vidéo :

- ⚠ Les affichages monochromes de base n'ont besoin que d'un bit par pixel.
- Les affichages par niveaux de gris (255 niveaux) ont besoin de 8 bits.

Les affichages couleurs réelles ont besoin de 24 bits : chaque pixels est généré par la combinaison des trois couleurs primaires (rouge, vert et bleu : RGB ou RVB) ; 8 bits pour chacune de ces couleurs.

Avec un affichage couleurs réelles et pour un moniteur vidéo 1024×768, il nous faut 2,3 Mo pour stocker une valeur de 24 bits pour chaque pixel.

Pour modifier une image à l'écran, de nouvelles données doivent être écrites en mémoire vidéo. Compte tenu du grand volume de données multimédia cela peut représenter une charge importante sur le système. Par exemple, une animation vidéo qui nécessite 25 image/seconde et 2,3 Mo par image réécrit 25 fois dans la mémoire vidéo par seconde donc un total de 58 Mo/seconde.

Cette exigence de transfert a poussé l'évolution des conceptions matérielles.

- Bus PCI : capacités de transfert de 132 Mo/S
- Le nouveau bus graphique AGP (Accelerated graphics Port) possède un taux de transfert de 528 Mo/S.

#### 7.7.2 Les disques de stockage

Le disque peut être considéré comme le seul périphérique d'E/S commun à tous les ordinateurs. Même les moniteurs et les claviers ne sont pas indispensables sur des systèmes tels que les serveurs.

Il existe de nombreuses tailles et vitesses de disques et l'information peut être stockée de manière optique ou magnétique. L'unité élémentaire de stockage d'informations est le <u>secteur</u>.

- Les DVD et CD-ROM: les secteurs forment une longue spirale qui s'éloigne en tournant du centre du disque.
- Sur les disquettes et disques dans le support tourne à vitesse constante. Les secteurs sont organisés en pistes. Les pistes sont des cercles concentriques autour du centre.
- Certains disques stockent le même nombre de secteurs pour chaque piste. D'autres disques placent plus de secteurs sur des pistes externes.
- Les disques contiennent un ou plusieurs plateaux de support. Certain proposent d'utiliser les deux faces du plateau et propose deux têtes de lecture/écriture par plateau.

### 7.7.3 Ordonnancement du disque dur

Si un disque est appelé à répondre à plusieurs E/S, il doit ordonnancer ces requêtes suivant certains algorithmes d'ordonnancement. La performance de ces algorithmes se mesure par le total des mouvements par tête.

- \* FIFO: premier entré premier servi.
- Priorité: la requête venant du processus ayant la priorité la plus élevée est servi la première.
- \* SSTF (Shortest Seek Time First): traduit plus court positionnement d'abord, répond à la requête dont la position de la piste est la plus proche de celle en cours.
- **SCAN**: avance et recule la tête de Lecture/écriture entre la piste la plus interne et la plus externe et satisfait en route toutes les requêtes de la piste en suspens.
- **LOOK:** le même que SCAN, mais s'il n'y a pas de requêtes dans un sens la tête ne fait pas le déplacement de façon inutile.
- ← C-SCAN et C-LOOK : une fois la dernière piste est atteinte, les algorithmes retournent sur la piste de départ.
- N-step SCAN: file de requête divisée en sous files de longueur N. Ces files sont ordonnancées en FIFO. Au sein des files les requêtes sont ordonnancées en SCAN.
- \* FSCAN: tel que le précédent, mais seulement deux sous files illimitées: Une en cours de traitement et l'autre pour les nouvelles requêtes (celles qui viennent lors du traitement).