
- As linguagens de descrição de hardware ou HDL permitem capturar na forma de programas executáveis as características do modelo do sistema embutido;
- As características usada na descrição de hardware de um sistema embutido são:
 - <u>Transições de estados</u>: sistemas embutidos são intrinsecamente baseados em estados e constantemente transitam de um modo para outro dependendo de eventos externos;
 - <u>Comportamento hierárquico</u>: sistemas embutidos são geralmente vistos como uma hierarquia de comportamentos, que podem ser seqüenciais ou concorrentes
 - <u>Concorrência</u>: sistemas embutidos geralmente têm vários comportamentos concorrentes, que interagem entre eles para implementar a funcionalidade do sistema;

- As características usada na descrição de hardware de um sistema embutido são (Cont.):
 - sincronização: sistemas embutidos geralmente consistem de vários processos concorrentes que interagem entre eles através de compartilhamento de objetos. Eles então precisam de sincronizar o uso desses objetos;
 - <u>Instruções de alto nível</u>: sistemas embutidos geralmente têm comportamentos que podem facilmente expressos usando instruções de alto-nível;
- VHDL ou Very High Speed Integrated Circuit HDL é uma linguagem popular para descrição de hardware para sistemas embutidos já que tem construções para capturar a maioria das necessidades deles.
- Depois de várias mudanças e revisões, em 1987, foi adotada com HDL padrão da IEEE.

- Em VHDL, qualquer circuito lógico é representado como uma entidade de projeto ou ENTITY: o circuito lógico pode ser simples (uma porta lógica) ou complicado (um microprocessador).
- <u>Uma entidade de projeto</u> consiste de uma descrição de interface e um ou mais corpos arquiteturais;
- <u>Exemplo:</u> Um contador de uns, chamado Contador_1s tem como entrada D que é um vetor de 3 bits e como saída CNT que é um vetor de 2 bits.



- <u>Uma arquitetura</u> descreve a funcionalidade de uma entidade do projeto.
- A especificação de uma arquitetura pode ser de diferentes tipos:
 - Comportamental ou algorítmica;
 - Baseada no fluxo de dados;
 - Estrutural;
 - Hibrida.
- Várias especificações arquiteturais com identificadores distintos podem co-existir para uma única entidade de projeto.


```
ENTITY Contador_ls IS
   PORT (D: IN BIT_VECTOR(2 DOWNTO 0);
        Cnt: OUT BIT_VECTOR(1 DOWNTO 0)
      );
END Contador_ls;

ARCHITECTURE Comportamental OF Contador_ls IS
BEGIN
    ...
END Comportamental;
ARCHITECTURE Fluxo_Dados OF Contador_ls IS
BEGIN
    ...
END Fluxo_Dados;
   ...
ARCHITECTURE Estrutural OF Contador_ls IS
BEGIN
   ...
END Fluxo_Dados;
   ...
ARCHITECTURE Estrutural OF Contador_ls IS
BEGIN
   ...
END Estrutural;
   ...
```

```
ARCHITECTURE Comportamental OF Contador_1s IS
BEGIN
 P: PROCESS (D)
     VARIABLE Num: INTEGER RANGE 0 TO 3;
    BEGIN
     Num := 0;
     FOR I IN 0 TO 2 LOOP
      IF D(I) = '1' THEN Num := Num + 1;
      ENDIF
     END LOOP;
     CASE Num IS
      WHEN 0 => Cnt <= "00";
      WHEN 1 => Cnt <= "01";
      WHEN 2 => Cnt <= "10";
      WHEN 3 => Cnt <= "11";
     END CASE;
    END PROCESS;
END Comportamental;
```

O projeto lógico permite calcular Cnt como abaixo:

- O componente Contador_1s pode ser visto como dois subcomponentes: um para calcular o bit mais significativo ou MSB do resultado e outro para calcular o bit menos significativo ou do resultado.
- O bit mais significativo pode ser calculado com a função de maioria que retorna 1 se a maioria dos bits na entrada é 1;
- O bit menos significativo pode ser calculado com a função de paridade ímpar que retorna 1 se tiver um número ímpar de 1s na entrada;



```
ENTITY Contador_1s IS
 PORT (D: IN BIT_VECTOR(2 DOWNTO 0);
       Cnt: OUT BIT_VECTOR(1 DOWNTO 0)
      );
END Contador_1s;
ARCHITECTURE Estrutural OF Contador_1s IS
 COMPONENT Maioria
  PORT (E: IN BIT_VECTOR(2 DOWNTO 0);
        S: OUT BIT);
 END COMPONENT;
 COMPONENT Paridade
  PORT (E: IN BIT_VECTOR(2 DOWNTO 0);
        S: OUT BIT);
 END COMPONENT;
  Componentel: Maioria PORT MAP(D, Cnt(1));
  Componente2: Paridade PORT MAP(D, Cnt(0));
END Estrutural;
```

```
ENTITY Maioria IS
 PORT (E: IN BIT_VECTOR(2 DOWNTO 0);
       S: OUT);
END Maioria;
ARCHITECTURE Estrutural OF Maioria IS
 COMPONENT And 2
  PORT (E1, E2: IN BIT;
        S: OUT BIT);
 END COMPONENT;
 COMPONENT Or3
  PORT(E1, E2, E3: IN BIT;
        s:
                OUT BIT);
 END COMPONENT;
 SIGNAL T1, T2, T3: BIT;
  Portal: And2 PORT MAP(E(0), E(1), T1);
  Porta2: And2 PORT MAP(E(0), E(2), T2);
  Porta3: And2 PORT MAP(E(1), E(2), T3);
  Porta4: OR3 PORT MAP(T1, T2, T3, S);
END Estrutural;
```

```
ENTITY And2 IS
 PORT (E1, E2: IN BIT;
       s:
             OUT BIT);
END And2;
ARCHITECTURE Fluxo_Dados OF And2 IS
  S <= E1 AND E2;
END Fluxo Dados;
ENTITY Or3 IS
 PORT (E1, E2, E3: IN BIT;
      S: OUT BIT);
END And2;
ARCHITECTURE Fluxo_Dados OF Or3 IS
BEGIN
 S \le E1 OR E2 OR E3;
END Fluxo Dados;
```

```
ENTITY Paridade IS
 PORT(E: IN BIT_VECTOR(2 DOWNTO 0);
      S: OUT BIT);
END Paridade;
ARCHITECTURE Estrutural OF Paridade IS
 COMPONENT Xor2
  PORT(E1, E2: IN BIT;
     S: OUT BIT);
 END COMPONENT;
 SIGNAL T: BIT;
  Portal: Xor2 PORT MAP(E(0), E(1), T);
  Porta2: Xor2 PORT MAP(T, E(2), S);
END Fluxo_Dados;
ENTITY Xor2 IS
 PORT (E1, E2: IN BIT;
      s:
              OUT BIT);
END And2;
ARCHITECTURE Fluxo_Dados OF Xor2 IS
BEGIN
 S \le E1 XOR E2;
END Fluxo_Dados;
```

```
ENTITY And2 IS
   PORT (E1, E2: IN BIT;
        S: OUT BIT);
END And2;
ARCHITECTURE Fluxo_Dados OF And2 IS
BEGIN
   S <= E1 AND E2;
END Fluxo_Dados;

ENTITY Or3 IS
   PORT (E1, E2, E3: IN BIT;
        S: OUT BIT);
END And2;
ARCHITECTURE Fluxo_Dados OF Or3 IS
BEGIN
   S <= E1 OR E2 OR E3;
END Fluxo_Dados;</pre>
```

- ◆ Para simular o hardware descrito num programa ∨HDL, uma entidade de projeto adicional, geralmente chamada TEST_BENCH ou vetor de teste precisa ser incluída;
- A entidade TEST_BENCH não tem nem sinais de entrada nem sinais de saída;
- A entidade TEST_BENCH cria uma instância do componente que está sendo testado mapeando os estímulos externos aos sinais de entrada do componente;
- Para testar o comportamento do componente Contador_1s, precisa-se cria os 8 estímulos externos do sinal D já que este sinal consiste de três bits.

```
ENTITY TEST BENCH IS
END TEST BENCH;
ARCHITECTURE Teste_Contador_1s OF TEST_BENCH IS
 COMPONENT Contador_1s
  PORT ( D: IN BIT_VECTOR( 2 DOWNTO 0 );
         Cnt: OUT BIT_VECTOR(1 DOWNTO 0));
 END COMPONENT;
 SIGNAL S1: BIT_VECTOR(2 DOWNTO 0);
 SIGNAL S2: BIT_VECTOR(1 DOWNTO 0);
  Count: Contador_1s PORT MAP(S1, S2);
  PROCESS
  BEGIN
     S1 <= "000" AFTER 1 ns, "001" AFTER 2 ns,
          "010" AFTER 3 ns, "011" AFTER 4 ns,
          "100" AFTER 5 ns, "101" AFTER 6 ns,
          "110" AFTER 7 ns, "111" AFTER 8 ns;
     WAIT;
  END PROCESS;
END Estrutural;
```

LINGUAGENS DE DESCRIÇÃO DE HARDWARE

- Para os componentes que possuem vários corpos arquiteturais, a arquitetura a ser usada na instanciação é definida:
 - **1** Na parte de instruções da ARCHITECTURE: Geralmente, quando tem uma <u>única instância</u> do componente;

```
Count: ENTITY WORK.Contador_1s(Estrutural) PORT MAP ...
```

2 Na parte declarativa da ARCHITECTURE: Geralmente, quando tem <u>várias instâncias do mesmo componente</u>;

```
COMPONENT A2 PORT(E1,E2: IN BIT; S:OUT BIT); -- Declaração FOR ALL: A2 USE ENTITY WORK.And2(Comportamental); ...

Porta1: A2PORT MAP(E(0), E(1), T1); -- Instruções
Porta2: A2PORT MAP(E(0), E(2), T2);
```

3 Numa parte especial, chamada CONFIGURATION: Geralmente, quando tem várias instâncias de vários componentes;

```
COMPONENT C -- Declaração

PORT (A: IN BIT_VECTOR(2 DOWNTO 0);
B: OUT BIT_VECTOR(1 DOWNTO 0));

END COMPONENT;
...
Count: C PORT MAP(S1, S2); -- Instruções
...

CONFIGURATION Config OF Teste_Contador_1s IS
FOR Teste_Contador_1s
FOR Count: C
USE ENTITY WORK.Contador_1s(Comportamental);
END FOR;
...
END FOR;
...
END Config;
```

LINGUAGENS DE DESCRIÇÃO DE HARDWARE

Módulos em VHDL

Um módulo é chamado PACKAGE que tem uma parte declarativa e outra de detalhamento;

```
PACKAGE Modulo_Comp IS

COMPONENT C1 PORT (...); END COMPONENT;
COMPONENT C2 PORT (...); END COMPONENT;
...

COMPONENT Cn PORT (...); END COMPONENT;
END Modulo_Comp;

PACKAGE Modulo_Util IS

TYPE Inteiros IS ARRAY(0 TO 10) OF INTEGER;
...

FUNCTION Calcular(a,b: BIT) RETURN BIT;
...

PROCEDURE Aplicar(x,y: INTEGER);
...

END Modulo_Util;
```

• A parte de detalhamento PACKAGE BODY especifica a implementação das funções e procedimentos da parte declarativa.

```
PACKAGE BODY Modulo_Util IS

FUNCTION Calcular(a,b: BIT) RETURN BIT;

BEGIN

RETURN ...

END Calcular;

...

PROCEDURE Aplicar(x,y: INTEGER);

BEGIN

END Aplicar;

...

END Modulo_Util;
```

LINGUAGENS DE DESCRIÇÃO DE HARDWARE

Tara usar um PACKAGE, basta incluir uma instrução de uso.

```
USE WORK.Modulo_Compt;
USE WORK.Modulo_Util;
...
USE WORK.ALL;
```

- Um conjunto de ENTITYS, ARCHITECTURES e PACKAGES podem ser compilados para formar uma biblioteca ou LIBRARY;
- A linguagem ∨HDL não permite a criação de bibliotecas mas permite usá-las;

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
```

- A biblioteca WORK é disponível implicitamente para todos os projetos;
- ## O módulo std_logic_1164 da biblioteca IEEE é distribuído com qualquer ferramenta baseada em ∨HDL;
- O módulo std_logic_1164 define um novo sistema lógico que permite usar nove valores lógicos;

Valor	representa
`U'	não inicializado
`X'	não definido forte
`0'	0 forte
11'	1 forte

`Z'	alta impedância
`W'	não definido fraco
`L'	O fraco
`H'	1 fraco
V = 1	don't care

LINGUAGENS DE DESCRIÇÃO DE HARDWARE

Tabela de verdade para a porta AND no sistema lógico std_logic

	۱۵,	`X'	101	11'	`Z'	`W'	`L'	`H'	1-1
`U'	۱۵،	`U'	`0'	۱۵,	`U'	۱۵,	101	`U'	`U'
`X'	١٣'	`X'	101	`X'	`X'	`X'	١٥،	`X'	`X'
101	`0'	101	101	١٥،	`0'	`0'	١٥،	101	`0'
11'	١٠,	`X'	101	11'	`X'	`X'	١٥،	11'	`X'
`Z′	١٠,	`X'	101	`X'	`X'	`X'	`0'	`X'	`X'
`W'	۱۵,	`X'	101	`X'	`X'	`X'	101	`X'	`X'
`L'	`0'	101	101	`0'	`0'	`0'	١٥،	101	`0'
`H'	١٠٠′	`X'	`0'	11'	`X'	`X'	`0'	11'	`X'
1 = 1	۱۵،	`X'	١٥،	`X'	`X'	`X'	١٥،	`X'	`X'

• Comportamento Següencial

```
ARCHITECTURE Sequencial

...

BEGIN

...

P: PROCESS ...

IF ... THEN ... ELSE ... END IF;

...

FOR ... LOOP

END PROCESS
...

END Sequencial
```

LINGUAGENS DE DESCRIÇÃO DE HARDWARE

Comportamento Concorrente

```
ARCHITECTURE Concorrente
...

BEGIN
...

→ atribuição de sinal 1
...

→ instância de componente 1
...

→ atribuição de sinal 2
...


→ instância de componente 2
...

→ atribuição de sinal n
...

→ instância de componente n
...


END Concorrente
```

O I	<u>bjetos en</u>	<u>vhdi</u>	<u>L</u>				
-	Utilização			0			
dos objetos		Comportamento Concorrente Següencial					
	lisponíveis em ∨HDL	declara	modifica	usa	declara	modifica	usa
О В	Sinal	SIM	SIM	SIM	NÃO	SIM	SIM
J E	Variáveis	NÃO	NÃO	SIM	SIM	SIM	SIM
T O S	Constantes	SIM	_	SIM	SIM	_	SIM




* Atribuição com atraso de inércia

```
S <= waveform AFTER 5 ns;
S <= REJECT 3 ns INERTIAL waveform AFTER 5 ns;</pre>
```



```
ENTITY Atrasos IS END Atrasos;
ARCHITECTURE Teste_Atrasos OF Atrasos IS
  SIGNAL S,S1, S2, S3,D1, D2, D3: BIT;
  BEGIN
       S1 <= S AFTER 5 ns;
       S2 <= REJECT 3 ns INERTIAL S AFTER 5 ns;
      S3 <= TRANSPORT S AFTER 5 ns;
       D1 <= S1 XOR S2;
       D2 <= S1 XOR S3;
       D3 <= S2 XOR S3;
       S <= '1' AFTER 3 NS, '0' AFTER 8 NS, '1' AFTER 14 NS,
            '0' AFTER 18 NS, '1' AFTER 24 NS, '0' AFTER 27 NS,
            '1' AFTER 33 NS, '0' AFTER 35 NS, '1' AFTER 41 NS,
            '0' AFTER 47 NS, '1' AFTER 52 NS, '0' AFTER 58 NS,
            '1' AFTER 62 NS, '0' AFTER 68 NS, '1' AFTER 71 NS,
            '0' AFTER 77 NS, '1' AFTER 79 NS, '0' AFTER 85 NS;
END Teste_Atrasos;
```

Resultado da simulação do exemplo Atrasos



LINGUAGENS DE DESCRIÇÃO DE HARDWARE

Parametrização de projetos

- Modelos de componentes podem ser parametrizados para uso geral em diferentes projetos;
- O comportamento dos componentes gerados a partir de modelos parametrizados depende dos valores atribuídos aos parâmetros;
- Exemplo de uma porta NOT cujo o tempo de resposta é parametrizado.

```
COMPONENT Inv -- declaração

GENERIC (Tplh: TIME; Tphl: TIME);

PORT (E: IN BIT; S: OUT BIT);

END COMPONENT;

SIGNAL i,o: BIT;

... -- instrução

porta: Inv GENERIC MAP(2 NS, 4 NS) PORT MAP(i,o);
```

 A composição de um componentes em termos de outros subcomponentes pode ser parametrizada.

```
ENTITY Registrador IS
   GENERIC (N: NATURAL);
   PORT (Clk: IN BIT; E: IN BIT_VECTOR(N-1 DOWNTO 0);
        S: OUT BIT_VECTOR(N-1 DOWNTO 0));

END Registrador;
...

COMPONENT Flip_Flop -- declaração
   PORT (Clk: IN BIT; P: IN BIT; Q: OUT BIT);


END Flip_Flop;
SIGNAL C: BIT;
SIGNAL C: BIT;
SIGNAL D,R: BIT_VECTOR(N-1 DOWNTO 0);
...


FOR i IN 0 TO N-1 GENERATE -- instrução
   FF: Flip_Flop PORT MAP(C, D(i), R(i));
END GENERATE;
```

LINGUAGENS DE DESCRIÇÃO DE HARDWARE

Atributos de sinais

- Permitem monitorar eventos, transações assim como reportar o tempo de acontecimento do eventos e transação. Existem vários.
- S'EVENT: retorna TRUE cada vez que ocorre uma mudança de estado no sinal S e o estado de S antes do evento é diferente do estado deste depois do evento; S'STABLE tem significado oposto.
- S'ACTIVE: retorna TRUE cada vez que ocorre uma transação no sinal S. O estado de S antes e depois da transação pode ser o mesmo;
- S'TRANSACTION: retorna um sinal que muda de estado cada vez que ocorre uma transação no sinal S;
- S'LAST_EVENT: retorna o tempo percorrido desde a última mudança de estado do sinal S;
- S'LAST_ACTIVE: retorna o tempo percorrido desde o acontecimento da última transação





```
LINGUAGENS DE DESCRIÇÃO DE HARDWARE
ENTITY Dec 3x8 IS
  PORT(Adr: IN STD LOGIC VECTOR(2 DOWNTO 0);
           OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
       R:
END ENTITY;
ARCHITECTURE Fluxo_Dados OF Dec_3x8 IS
BEGIN
  WITH Adr SELECT
                                                 Adr
   R <= "00000001" AFTER 2 NS WHEN "000",
        "00000010" AFTER 2 NS WHEN "001",
        "00000100" AFTER 2 NS WHEN "010",
        "00001000" AFTER 2 NS WHEN "011",
                                               Dec 3x8
        "00010000" AFTER 2 NS WHEN "100",
        "00100000" AFTER 2 NS WHEN "101",
        "01000000" AFTER 2 NS WHEN "110",
                                                  R
        "10000000" AFTER 2 NS WHEN "111",
        "XXXXXXXX" WHEN OTHERS
END Fluxo Dados;
```

```
LINGUAGENS DE DESCRIÇÃO DE HARDWARE

    Atribuições protegidas de sinais

ENTITY FF_D IS
  PORT(Clk,D: IN BIT; Q,NQ: OUT BIT);
END ENTITY;
ARCHITECTURE Fluxo_Dados1 OF FF_D IS
BEGIN
Q <= D AFTER 2 NS WHEN (Clk = '1' AND Clk'Event)
       ELSE Q;
NQ <= NOT D AFTER 3 NS WHEN (Clk = '1' AND Clk'Event)
       ELSE Q;
END Fluxo_Dados1;
ARCHITECTURE Fluxo_Dados2 OF FF_D IS
                                                        - Q
  FF: BLOCK (Clk = '1' AND Clk'Event)
                                                FF_D
      Q <= GUARDED D AFTER 2 NS;
                                                        NQ
      NO <= GUARDED NOT D AFTER 3 NS;
  END BLOCK FF;
END Fluxo_Dados2;
```

```
ENTITY FF_D_Enable IS
  PORT(Clk, E, D: IN BIT; Q, NQ: OUT BIT);
END ENTITY;
ARCHITECTURE Fluxo_Dados OF FF_D_Enable IS
BEGIN
  TR: BLOCK (Clk = '1' AND Clk'Event)
  BEGIN
      EN: BLOCK (E = '1' AND GUARD)
      BEGIN
        O <= GUARDED D
                              AFTER 2 NS;
        NQ <= GUARDED NOT D AFTER 3 NS;
                                                      Q
      END BLOCK EM;
                                             FF_D
  END BLOCK TR;
                                                     NQ
                                      Clk-
END Fluxo_Dados;
```

- Sinais resolvidos
 - Em ∨HDL, sinais não pode ter mais de um "driver", isto é atribuir concorrentemente ao mesmo sinal valores diferentes;
 - Quando uma sinal tem mais de um driver na especificação de um componente, é preciso providenciar uma função de resolução que é usada caso haja conflito durante a simulação.

```
ENTITY Circuito IS
        PORT(A, B, C: IN BIT; Z: OUT BIT);
END Circuito;
ARCHITECTURE Com_Fumaca OF Circuito IS
        SIGNAL T: BIT;
BEGIN
        T <= A; T <= B, T <= C; -- T com 3 drivers
        Z <= T;
END Com_Fumaca;</pre>
```

```
TYPE vetor_bit IS ARRAY(NATURAL <>) OF BIT;
FUNCTION Anding(D: vetor_bit) RETURN BIT

VATIABLE Acc: BIT := '1';
BEGIN

FOR I IN D'RANGE LOOP


Acc := Acc AND D(I);
END LOOP;
RETURN Acc;
END Anding;
SIGNAL T: Anding BIT;

BEGIN

T <= A; T <= B; T <= C;
Z <= T;
END Sem_Fumaca;
```

- Sinais do tipo REGISTER e BUS
 - Em VHDL, sinais não podem ficar sem nenhum driver.
 - Quando as atribuições de um sinal S são todas protegidas, pode acontecer que todas as condições de proteção sejam falsas e por tanto o pode acontecer S fique sem driver.
 - Este tipo de sinal precisar ser declarado como BUS ou REGISTER para resolver a situação quando este fica sem driver.
 - Quando sinais do tipo REGISTER ficam sem driver, estes guardam o seu último valor.
 - Quando sinais do tipo BUS ficam sem driver, estes são colocados em alta impedância.

Descrição de máquinas de estados



Máquina de estados Mealy que detecta as seqüência 1011 numa entrada serial de bits

LINGUAGENS DE DESCRIÇÃO DE HARDWARE

Primeira implementação baseada em fluxo de dados

```
ENTITY Detector IS
   PORT (X, Clk: IN BIT; Z: OUT BIT);
END Detector;

ARCHITECTURE Fluxo_Dados1 OF Detector IS

   TYPE estado IS (reset, tem1, tem10, tem101);
   TYPE vetor_estados IS ARRAY (NATURAL <>) OF estado;

FUNCTION Um_de(D: vetor_estados) RETURN estado IS BEGIN
        RETURN D(D'LEFT);
END Um_de;

SIGNAL atual: Um_de estado REGISTER := reset;
```

```
Sincro: BLOCK(clk = '1' AND NOT Clk'STABLE)
  BEGIN
       TN: BLOCK(atual = reset AND GUARD)
       BEGIN
              atual <= GUARDED S1 WHEN X = '1' ELSE reset;
       END BLOCK TN;
       T1: BLOCK(atual = tem1 AND GUARD)
               atual <= GUARDED tem10 WHEN X = '0' ELSE tem1;
       END BLOCK T1;
       T10: BLOCK(atual = tem10 AND GUARD)
       BEGIN
               atual <= GUARDED tem101 WHEN X = '1' ELSE reset;
       END BLOCK T10;
       T101: BLOCK(atual = tem101 AND GUARD)
       BEGIN
               atual <= GUARDED tem1 WHEN X = '1' ELSE tem10;
               Z \leftarrow '1' WHEN (atual = tem101 AND X = '1')
                   ELSE '0';
       END BLOCK T101;
  END BLOCK Sincro;
END Fluxo_Dados1;
```

LINGUAGENS DE DESCRIÇÃO DE HARDWARE

Segunda implementação baseada em fluxo de dados (1 hot bít)

```
ENTITY Detector IS
   PORT (X, Clk: IN BIT; Z: OUT BIT);
END Detector;
ARCHITECTURE Fluxo_Dados2 OF Detector IS
   FUNCTION Oring(D: BIT_VECTOR) RETURN BIT IS
      VARIABLE acc: BIT := '0';
BEGIN
      FOR i IN D'RANGE LOOP
            acc := acc OR D(i);
      END LOOP
      RETURN acc;
END Oring;
SUBTYPE orbit IS Oring BIT;
TYPE vetor_orbit IS ARRAY (NATURAL <>) OF orbit;
SIGNAL atual: vetor_orbit REGISTER := "1000";
```

```
Sincro: BLOCK(clk = '1' AND NOT Clk'STABLE)
   BEGIN
        TN: BLOCK(atual(1) = '1' AND GUARD)
        BEGIN atual(1) <= GUARDED '1' WHEN X = '0' ELSE '0';</pre>
                atual(2) <= GUARDED '1' WHEN X = '1' ELSE '0';
        END BLOCK TN;
        T1: BLOCK(atual(2) = '1' AND GUARD)
               atual(3) <= GUARDED '1' WHEN X = '0' ELSE '0;
atual(2) <= GUARDED '1' WHEN X = '1' ELSE '0';</pre>
        END BLOCK T1;
        T10: BLOCK(atual(3) = '1' AND GUARD)
        BEGIN atual(1) <= GUARDED '1' WHEN X = '0' ELSE '0';</pre>
                atual(4) <= GUARDED '1' WHEN X = '1' ELSE '0';
        END BLOCK T10:
        T101: BLOCK(atual(4) = '1' AND GUARD)
        BEGIN atual(3) <= GUARDED '1' WHEN X = '0' ELSE '0';</pre>
                atual(2) <= GUARDED '1' WHEN X = '1' ELSE '0';
                Z \le '1' WHEN (atual(4) = '1' AND X = '1') ELSE '0';
        END BLOCK T101;
        atual <= GUARDED "0000";
   END BLOCK Sincro;
END Fluxo_Dados2;
```

LINGUAGENS DE DESCRIÇÃO DE HARDWARE


Terceira implementação baseada no comportamento

```
ENTITY Detector IS
   PORT (X, Clk: IN BIT; Z: OUT BIT);
END Detector;

ARCHITECTURE Comportamental OF Detector IS
   TYPE estado IS (reset, tem1, tem10, tem101, tem1011);
   SIGNAL atual: estado := reset;

BEGIN
   Saida: Process(atual)
   BEGIN
        IF atual = tem1011 THEN Z <= '1';
        ELSE Z <= '0';
        END IF;
   END PROCESS;</pre>
```

```
Transicao: PROCESS(Clk)
  BEGIN
    IF Clk = '1' THEN
      CASE atual IS
                        IF X = '1' THEN atual <= tem1;</pre>
       WHEN reset =>
                         ELSE atual <= reset;</pre>
                         END IF;
                         IF X = '0' THEN atual <= tem10;</pre>
       WHEN tem1 =>
                         ELSE atual <= tem1;</pre>
                         END IF;
                         IF X = '1' THEN atual <= tem101;</pre>
       WHEN tem10 =>
                         ELSE atual <= reset;</pre>
                         END IF;
       WHEN tem101 => IF X = '1' THEN atual <= tem1011;</pre>
                         ELSE atual <= tem10;</pre>
                         END IF;
       WHEN tem1011 => IF X = '1' THEN atual <= tem1;
                         ELSE atual <= tem10;</pre>
                         END IF;
      END CASE;
    END IF;
  END PROCESS;
END Comportamental;
```



```
ARCHITECTURE Parcial OF Sistema IS
...

COMPONENT Alu
PORT(...; Zout: OUT qit_vector(7 DOWNTO 0));
END COMPONENT;
COMPONENT Reg IS
PORT(...; Zout: OUT wired_qit_vector(7 DOWNTO 0));
END COMPONENT;
COMPONENT Unidadel IS
PORT(Zin: OUT qit_vector(7 DOWNTO 0); ...);
END COMPONENT;
COMPONENT Unidade2 IS
PORT(Zin: OUT wired_qit_vector(7 DOWNTO 0); ...);
END COMPONENT;
....
```

```
SIGNAL Baramentoa: wired_qit_vector(7 DOWNTO 0);
SIGNAL Baramentob: wired_qit_vector(7 DOWNTO 0);
SIGNAL Aluout, unidlin: qit_vector(7 DOWNTO 0);
BEGIN
...
U1: Alu PORT MAP(..., Aluout);
Barramentoa <= wired_qit_vector) Aluout;
...
U2: Reg PORT MAP(..., Barramentoa);
...
U3: Barramentoa <= Barramentob;
...
unidlin <= qit_vector(Barramentoa);
U4: Unidadel PORT MAP(unidlin, ...);
...
U5: Unidade2 PORT MAP(Barramentoa, ...);
...
END Parcial;</pre>
```