超标量处理器设计SPEC

目录

[1. 项目背景 3](#_Toc189151910)

[2. FPGA选择 3](#_Toc189151911)

[3. 整体架构 3](#_Toc189151912)

[4. 设计细节 4](#_Toc189151913)

[4.1 TLB与cache参数 4](#_Toc189151914)

[4.1.1 cache时序细节 4](#_Toc189151915)

[4.1.2 L1中I-cache与D-cache的细节 5](#_Toc189151916)

[4.2分支预测 5](#_Toc189151917)

[4.2.1局部历史预测 6](#_Toc189151918)

[4.2.2 BTB与RAS结构设计 6](#_Toc189151919)

[4.3指令解码 7](#_Toc189151920)

[4.4寄存器重命名 8](#_Toc189151921)

[4.5指令分配 9](#_Toc189151922)

[4.6发射队列 10](#_Toc189151923)

[4.6.1发射队列基本信息 10](#_Toc189151924)

[4.6.2指令唤醒 11](#_Toc189151925)

[4.7指令执行 12](#_Toc189151926)

[4.7.1 cluster结构的划分 12](#_Toc189151927)

[4.7.2旁路网络的设计 12](#_Toc189151928)

[4.8指令提交 13](#_Toc189151929)

[4.9特权指令的处理 14](#_Toc189151930)

[4.9.1 CSRRD CSRWR及CSRXCHG指令 14](#_Toc189151931)

[4.9.2 INVTLB指令 14](#_Toc189151932)

[4.10特殊杂项指令的执行 14](#_Toc189151933)

# 项目背景

为了回顾巩固《超标量处理器设计》这本书，准备学习编写一个乱序执行的超标量处理器，同时这也是为了提升自己的水平。

长远目标是要在FPGA上跑通该项目，并成功运行Linux微系统，这有一定的难度。中期目标则是要完成这整个项目的代码编写，并尝试做一些验证。

如果能借此契机参加一下龙芯杯就更好了。下列链接是关于龙芯杯的一些信息：

[【CQUT】从零开始龙芯杯-初章 - 哔哩哔哩](https://www.bilibili.com/opus/993344116458782775)

# FPGA选择

初步准备选择Xilinx AC7010系列-XC7Z010，关键参数有：512MB的DDR3和256KB的BRAM。更详细的细节参见：

[ALINX FPGA SOM AC7010: with AMD Zynq7000 SoC FPGA module Industrial Grade](https://china.xilinx.com/products/boards-and-kits/1-t5lo2d.html)

# 整体架构

本次设计主要参考《超标量处理器设计》中page346的流水线架构图，一些细节的内容有待进一步商榷、修改。



系统整体采用32位，支持MIPS32的一些基础指令，可以参加D:\个人\代码积累\Verilog\超标量处理器设计 目录下《MIPS\_Vol2》。 又或者，可以考虑参考书籍第五章中“指令集体系”的介绍中关于MIPS指令的介绍部分。

# 设计细节

## 4.1 TLB与cache参数

支持TLB，采用32位的虚拟地址，32位的物理地址。因此理论上来说DRAM可以支持到1GB。支持4KB的小页形式以及1MB的大页形式，小页格式下地址的[11:0]是虚拟地址与物理地址共有的，大页格式下地址的[19:0]是虚拟地址与物理地址共有的。为了便于内存空间占用，TLB缺失时虚拟地址到物理地址的转换设计为二级结构：第一级用8bit的ASID，第二级用虚拟地址[31: 22]，第三级用虚拟地址[21: 12]，访问内存三次方可获得相应物理地址，这里需要一个记录页表基地址的PID寄存器，他用于存在ASID寄存器的初始地址。MMU要实现的功能其实就是实现这样的三级访问，最终如果访问失败则报page-fault，所以MMU每级访问的页表内容中要包含：valid、dirty、访问权限(normal only-read ban)、以及下一级页表的地址，这里的细节是，由于每一级页表的size都是4KB，所以其地址必然低12bit为0，所以地址就不需要记录低12bit，这样的话每个表项4B完全够记录。

TLB设计分为I-TLB和D-TLB，每个TLB都由32级全相联的结构构成，MIPS风格的处理器，TLB缺失由软件代码支持，不需要考虑自动完成TLB补充的功能，相反处理器要支持一些TLB操作指令，这样效率过于低下，已经被时代抛弃，因此需要一个MMU在TLB的后方，负责TLB-miss地址的翻译。TLB的每个表项内容要包括：ASID、VPN、PPN、valid、dirty、locked、global、访问权限等信息。操作系统会有清理TLB和cache的需求，因此直接操控TLB还有cache的相关操作仍需保留，准备采用ARM风格的协处理器的方式来完成操作。操控TLB的功能包括：将ASID匹配的表项置为无效、将VPN匹配的表项根据global的情况置为无效、读写TLB某个表项。操控CACHE的功能包括：将I-cache全部置为无效、根据地址将I-cache某个line置为无效、将D-cache全部置为无效、将D-cache某个line完成clean/置为无效（分为根据地址和根据set&way两种方式）

cache支持虚拟存储器，并选用virtual-index+pysical-tag的形式，L1-cache两级流水线访存使用虚拟地址，第一级流水取出cache内容以及TLB的物理地址，第二级流水完成相应的tag比对。

cache的容量设计上，L1-cache分为I-cache和D-cache，为了方便virtual-index，用地址的[11:0]来进行索引，这样只能实现4KB的容量，在此基础上实现4路组相联，这样可以使得L1-cache总容量达到16KB+16KB共计32KB。L2-cache使用纯物理地址，预设容量为128KB，暂时不准备采用组相联的结构。关于cacheline的大小，选择64byte即512bit。

### 4.1.1 cache时序细节

将采用串行访问cache的思路，并流水化处理，第一步访问tag-SRAM得到tag的结果，同时也会并行访问TLB获取相应的pysical-address，第二拍根据tag和pysical-address的比较结果获取hit/miss信号，同时访问对应的data-SRAM(如果hit了)

### 4.1.2 L1中I-cache与D-cache的细节

综合考虑64byte的cacheline大小，以及每次取出4条指令的设计细节，我们要明确L1中I-cache的读取细节，一条MIPS32指令只有4B，所以可以将I-cache16B的cacheline分为4个4B的小BANK（当然，4B内部还可以再细分小BANK），这样其实每次取指令只会激活其中一个BANK，这里涉及到取指令的地址不是4字对齐的问题，如果取指令地址不是4字节对齐的，那就只取其后侧的指令作为有效指令。

I-cache中，每条cacheline的内容包括：1bit vld信号位，20bit tag数据位，还有512bit即64byte的data数据位。

D-cache的设计可以与I-cache一致，也将4B作为一个BANK去使用，好在数据访问的时候是自动字节对齐的，这样也就无需考虑一个32bit的数前半部分在一个BANK，后半部分在另一个BANK的情况。但是比起I-cache数据位，D-cache多出1bit的dirty信号位。每条cacheline的内容包括：1bit vld信号位，1bit dirty信号位，20bit tag数据位，还有512bit即64byte的data数据位。

L2cache的基本构成与D-cache类似。在进行设计的时候，将vld位dirty位与tag数据一起放在tag-sram，data数据可以单独放置在data-sram。

## 4.2分支预测

结合取指方面的设计，每次取指的地址边界默认都是四字对齐的，但是由于跳转指令的存在，可能会使得某次PC不是四字对齐的，但是取指令的时候只会取出本次四字对齐中的相关指令。所以本次超标量处理中的分支预测就是基于这四字对齐的进行一次预测：我们预设4字中最多只有一条分支指令，这已经可以cover绝大多数的情况，正如上述所言，有可能此次PC不是四字对齐的，所以需要表明跳转指令在四条指令中的位置。

整体的预测格局是：预设4字中最多只有一条分支指令，对其进行分支预测，PC给出后根据历史预测得知是否跳转，根据BTB得知预测地址，然后将PC进行相应的变化。BTB的资源很宝贵，只有分支指令才会在其retire的时候将目标地址写入到BTB中，因此设计的一处细节是：如果分支预测是发生跳转，但BTB中没有找到相应的目标地址，那么系统将按照不发生跳转继续执行。

现在我们需要细致考虑分支预测的执行过程：在获取了分支预测的地址之后，这个地址要和PC一样随着pipeline流动，分支预测的指令需要将预测的地址结果和计算的地址结果进行比较，通过比较才能知道预测的是否正确，是否需要进行状态恢复。这也体现成分支预测指令要单独设立一个发射队列的必要性，其他类型的指令没有存储这32bit的必要。接下来要细致考虑我们的前提条件：四字对齐的四条指令中只有一条指令是分支指令，这只是我们假想的前提条件，我们分为三个方面来考虑这个问题：

第一种情况：四字对齐的四条指令中确实只有一条指令是分支指令，那么很简单，预测的地址直接与这条分支指令配对即可，也不用考虑别的情况。

第二种情况：四字对齐的四条指令中不止有一条指令是分支指令，但是第一条分支指令预测跳转，这种情况其实本质上还是第一种情况，虽然有多条分支指令，但是第一条已经预测跳转，decode的时候他后面的指令就不会是vld状态，更不会被执行，预测跳转的地址直接和第一条指令配对即可。在写入到IQ和ROB的时候也只用写入这一条指令。

第三种情况：四字对齐的四条指令中不止有一条指令是分支指令，但是第一条分支指令预测不跳转，这种情况下，四字对齐的四条指令其实全部都已经被预测不跳转，因此在将这些分支指令写入到IQ和ROB的时候，与他们配对的预测地址都标记为PC+size of (fetch)。

### 4.2.1局部历史预测

局部历史预测：参考《超标量处理器设计》page111图4.17，不过放弃hash处理。对于PC[31:0]来说，PC[1:0]恒为0，且我们是基于四字对齐来进行分支预测，所以利用PC[9:4]去寻址BHT，可见BHT的表项有64个，且每个表项记录的BHR为4bit，即记录某一条分支指令过去四次的分支情况。最后用BHR+ PC[4:2]这样一个7bit的数去寻址PHT，得到PHT中两位饱和计数器的值，完成预测。很显然，系统可能会出现4字对齐中不止一条指令，此时预测的准确度极低。

局部历史预测所需的BHT：2^6\*4bit，局部历史预测所需的PHT：2^7\*2bit。BHT以及PHT的更新选定在指令retire的时候，由于系统在预测的时候选择了只预测四字对齐中的第一条分支指令，所以在retire修改的时候，也只将4字对齐中的第一条指令信息写回到BHT及PHT中。

### 4.2.2 BTB与RAS结构设计

BTB的结构与cache类型，参考P124图4.32，但是有一处细节需要明确，基于SRAM的cache其时序是：第一拍给出访问信号，第二拍给出结果。这在CPU的流水线中无法满足要求，PC寄存器要在每一拍都完成相应的变化。因此BTB结构的底层器件应该基于寄存器堆/特制的SRAM。

为了应对超标量处理器的设计，预设的取指模式是在4字对齐的边界，所以我们使用PC[31:4]去访问BTB。这里有两个重要的前提，第一是BTB里只记录了对应4条指令中一条分支指令的跳转地址，所以我们预设4字中最多只有一条分支指令；第二是由于取值总是在4字对齐的边界，有时候我们可能无法一次取出四条指令：如四字对齐的四条指令为0123，如果给的地址指向0那我们就将0123都取出，但有可能给的地址指向2，那我们即使0123都取出也只能使用23。这很重要。

BTB的结构预设在128个表项，使用PC[10:4]，tag项为PC[31:11]，除此之外BTB的内容还包含一个vld项、2bit表明分支指令类型、4bit表明分支指令在该组指令中的位置以及32bit的目标地址项。预计容量所需：2^7\*(1+2+21+4+32) bit≈8Kb≈1KB。

针对BTB的写入，需要明确的是：BTB中存储的并不是下一拍PC的地址，而是分支指令预测要跳转过去的地址！用不用BTB中的结果地址还要根据前方局部历史预测的结果。BTB主要用于直接给出offest的跳转以及call指令相关的跳转。对于前者，只要在解码阶段解出了相应的offest，就可以根据PC将PC+offest写入到BTB中去。对于后者，只要指令被执行计算出目标地址，就可以进行相应的写入，之所以不在retire的时候写入是因为BTB中存储的并不是下一拍PC的地址，而是分支指令预测要跳转过去的地址！他不需要指令真得执行，这里要想清楚。所以BTB无需考虑分支预测失败状态恢复的问题。

RAS选择栈结构，先进后出，他的时序需要和BTB同样，也就是能在一拍内给出结果，预设容量在2^6\*32bit=2Kb，也就是最多可以存放64个最近的return指令的目标地址。RAS还有一处细节是如果RAS已经被填满了，则按照次序继续填充。


关于RAS的写入与弹出，在访问BTB的结果给出：此次分支指令是call指令的时候，就需要把PC+4写入到RAS中，同理在BTB的结果给出此次分支指令是return指令的时候，RAS的栈顶要弹出一个数据，RAS要考虑状态恢复的问题，可以参考RAT的状态恢复：在retire处设立一个栈顶影子指针，每当有call指令retire，就将影子指针+1，每当有return指令retire，就将影子指针-1，这样在遇到分支预测失败的时候，直接将影子指针赋给栈顶指针即可。

## 4.3指令解码

解码宽度设计在4条指令，也就是4-way超标量处理器。上一个取指令环节，我们约定取值地址默认是四字对齐的，如果因为跳转指令或者其他指令使得PC的数值不再四字对齐，而是落在了四字中，那么取出的指令只有PC及其后方的指令有效。

指令解码环节做的事有四项：第一分析出这条指令是什么类型的指令，方便后续完成重命名后写入到发射队列中。第二分析运算指令进行的是哪种运算，方便向ALU提供操作码。第三指示出指令运算的源寄存器，目标寄存器，是否为立即数等。第四，对于直接跳转的分支指令，用于检查分支预测的地址是否正确，如果预测不正确的话就要立刻flush掉前方的错误环节，并从正确的地址开始取指令继续运行。

在解码单元前没有设计Instruction-buff，取出四条指令直接送往解码单元，对于乘法以及乘加这样的有两个目标寄存器的特殊指令，采取了一种特殊的策略，将整体重命名分为两个时序周期来完成，有些类似书中page184介绍的方法一，只不过将缓存的位置由一个新的结构转换为重命名结果寄存器，也就是拓宽了重命名结果寄存器。正常情况下，重命名的结果会有四个寄存器idx，两个源寄存器，目标寄存器的old\_idx和new\_idx，乘法以及乘加指令会使得多出一个目标寄存器，可以拓宽一下承载重命名结果的数据，拓宽了2x6bit=12bit，这12bit只有乘法指令、除法指令、乘加减指令可以使用。这里的拓宽还有一个好处是可以直接将两条decode出的指令直接作为一条指令写入到乘除法IQ中。除此之外，还需要将重命名结果写入到ROB中，这里也有一定的特殊处理。下文将会介绍。



如果四条指令中包括了乘法指令、除法指令和乘加减法指令（即使只有一条），那么就需要两拍来完成整个解码工作，第一拍上述指令解码出前半段，第二拍解码出下半段，在第一拍的时候，需要解码阶段之前的流水线保持静止hold住。这样做的好处是，四条指令中不论有几条这样有两个目标寄存器的特殊指令，整体都只需要两个时钟周期就可完成重命名。

但实际上，完成了重命名还要考虑重命名写入到ROB的情况，ROB的空间较为宝贵，给ROB扩容来承担这多出的目标寄存器不值得，所以采用了延时来完成写入ROB的操作。上图的例子在hold一个cycle的基础上刚好可以完成写入ROB：first cycle结束到second cycle开始的上升沿可以用两个写端口完成NO.2 NO.3指令的ROB写入，second cycle结束时可以用四个写端口完成NO.1 NO.4指令的ROB写入。这种方法可以cover多数的情况。

但当四条指令中包括3/4条多目标寄存器指令的时候，就需要再延时一个cycle来完成写入（因为只有ROB写入端口只有四个）。最坏的情况即四条指令都是多目标寄存器指令，完成从decode到dispatch需要hold住2个cycle，共计3cycle来完成整体操作。

## 4.4寄存器重命名

寄存器的重命名采用统一的PRF寄存器重命名。

逻辑寄存器中，R0恒为0，不参与重命名，除此之外，Ho以及Li也要参与重命名，共计33个整数寄存器以及32个浮点数寄存器。R0恒为0不参与重命名这里，要细致考虑一下，是否需要为了这里的特殊情况在流水线寄存器中加入一些控制信号，因为他的流程和其他通用寄存器格格不入，其他操作都按照规划好的流水线，进入重命名-取操作数-执行。他既不需要重命名，也不需要到PRF中取操作数，最后执行的时候也不要写入。整体的思路设定为巧用decode过程。如果decode时发现目标寄存器是R0，那就把这条指令标记为NOP指令，这样他后续就不会再执行。若decode时发现有源操作数为R0，那么可以指示此处的操作数为立即数0，这样下一个环节就不会再去访问使用立即数的值。

关于物理寄存器的个数，整数寄存器和浮点寄存器暂定为各64个。

整数寄存器和浮点寄存器的重命名相互独立，最极端的情况为：四条指令都为整数指令/四条指令都是浮点指令。在解码时也会给出是否为整数/浮点运算指令，重命名环节可以根据控制信号分配指令的重命名。

使用统一的PRF寄存器进行重命名，重命名映射表最极端的情况下要准备12个读端口和4个写端口，与此同时4个指令之间的相关性也要考虑，这里的细节很多，参考书上page215，逻辑要写清楚。

从寄存器重命名环节开始，要着重考虑分支预测失败以及出现异常等情况的状态回复问题。

这里采用基于ROB的状态恢复方法，没有使用checkpoints。对于重命名环节，状态恢复要考虑的就是重命名映射表(RAT)和free-list。

对于重命名映射表，在指令退休处将指令退休结果的映射关系写入a-RAT，这里a-RAT是绝对正确的，进行状态恢复时将a-RAT的内容复制给前方的RAT。对于free-list的恢复，需要根据ROB中后续指令中包含目标寄存器的个数直接调整读指针，这里的原理是无误的，细节需要想明白，但是这里有一个小细节是ROB中存储的指令并不一定都有目标寄存器，可以设立一个计数器在rename环节后，对多少个目标寄存器rename了，就+多少，同时retire环节retire了多少带有目标寄存器的。等待分支预测失败进行状态恢复的时候，free-list的指针在这个计数器的基础上修改即可。

## 4.5指令分配

将完成重命名的指令写入到IQ和ROB的过程，就是指令的分配。指令的分配要根据指令类型写入到对应的IQ中去，且要按照顺序写入到ROB中，这里的细节是，写入到IQ的同时也要给IQ提供指令在ROB中的entry表项编码，便于指令执行完成的时候，将ROB中是否完成那里进行修改。

一些诸如syscall的无需写入到IQ中的特殊指令，直接写入到ROB中并标注已经完成，等待retire时进行相应修改即可。

分配环节有一个非常值得注意的问题，写入到IQ的时候，如何得知，源寄存器的数是不是计算好了，这里使用一个物理寄存器状态表来记录。一个物理寄存器会处于这样几个状态：未被使用，被使用但没有被计算出来，被使用被计算出来但没退休，退休（回到未被使用）。只有“被使用被计算出来但没退休”标记为源寄存器准备好了，其余都是需要等待后续唤醒。在FU完成相应的运算的时候，会将状态表中对应的物理寄存器置为1，在指令retire的时候，会将ROB表项中old-pysical-reg置为0。这样指令在分配环节直接读取这个小表格即可实现对应的功能。

状态表虽然设计很好，但仍然要考虑状态恢复的问题，同样参考a-RAT，在指令retire处，设计一个影子寄存器状态表，每次retire的时候，会将ROB表项中old-pysical-reg置为0，同时将表项中new-pysical-reg置为1。这样可以保证这个影子状态表永远是对的。在进行状态恢复的时候，直接将影子状态表复制给前方的表格即可。

## 4.6发射队列

### 4.6.1发射队列基本信息

对于整体CPU的发射队列来说，采用分布式、非数据捕捉的形式。发射队列的具体内容细节参考page259中图8.39。

为了简化设计逻辑，基本的设计的思路是一个发射队列对应一个FU，这样乱序执行的逻辑只需要考虑1 of N即可，但是{加减法,逻辑运算,移位,32位乘法}是非常常见的指令，所以安排他们对应两个FU，需要考虑2 of N，为了避免32位乘法与普通运算的执行时序不同，他们可以各自占用一个FU，当然这样也带来问题，如果选中的两个FU都是乘法/或都是加减法与逻辑运算，会有一个无法被选中。

这样整体就可以分为五个IQ，分别是：{加减法,逻辑运算,移位,32位乘法}IQ、乘除法IQ、访存IQ、分支预测判断指令IQ、浮点运算指令IQ。分为多个IQ的因素有很多：乘除法指令，他们有四个源寄存器和两个目标寄存器，需要特殊的处理(32位乘法是32X32得到32，就不需要特殊的处理)；分支预测指令要携带预测的地址，便于比对是否预测正确。分为五个发射队列，对应的仲裁电路和唤醒电路自然翻倍，为了防止布局布线资源紧张，各个IQ的entry容量考虑设计的小一些。

这里的细节设计在于，访存IQ与分支预测判断指令IQ都设计为普通的FIFO结构，他们没有被设计为可以乱序执行。

预设entry数目设计为：{加减法,逻辑运算,移位,32位乘法}IQ分配8entry；乘除法IQ分配4entry；访存IQ分配4entry；分支预测判断指令IQ分配4entry；浮点运算指令IQ分配4entry。但是指令集中的指令并非简单的划分成这几类，还有一些杂项指令，如果是一些涉及寄存器运算的指令，则划分到第一个IQ中去，对于条件执行的异常/中断指令，将其写入到分支预测IQ中去，如果是像syscall、break这种无需执行操作的指令，则直接写入到ROB中不用写入到IQ中，这样在他们退休的时候才会执行相应的PC保留等操作。

非压缩式的IQ需要能够在队列中找到已经可以发射给FU的指令，这里可以借助寻找第一个1的算法，将各个vld信号拼凑成一个序列，利用第一个1算法去找到相应的待发射指令；{加减法,逻辑运算,移位,32位乘法}IQ需要的2 of N算法可以在队列的两头同时做1 of N选择，这样可以实现2 of N，当然要考虑两头指向同一个位置的特殊情况。由于只对应一个FU，找到待执行的指令并不困难，只需要完成1 of N的选择即可，但是发射队列的写入是一个困难点，理论上来说，四条待写入指令可能都会写到一个IQ中去，难道要为每个IQ都准备一个4 of N的选择电路？访存IQ没有安排乱序执行，所以不需要4 of N挑选电路，{加减法,逻辑运算,移位,32位乘法}IQ、访存IQ、分支预测判断指令IQ都需要考虑这个问题。最终采用的解决思路如下：乘除法IQ和支预测判断指令IQ由于entry容量较小，可以采用压缩式的发射思路，指令在写入IQ的时候只要针对写指针目前的位置就可知道要写入哪些位置；而对于{加减法,逻辑运算,移位,32位乘法}IQ，由于表项较多，且是2 of N的挑选思路，使用一个table来管理当前处于free状态的位置，这与重命名映射表的free-list有些类似，只不过他们读取和写入的时机不一致。

对于发射队列与上述的free-table的状态恢复问题，由于设计中采用的是基于ROB的状态恢复方法，当分支预测的指令成为ROB中最old的指令的时候，目前各个IQ中的指令其实都已经没有存在的必要，直接清零即可，free-table自然也要跟着恢复最开始的满状态。

采用非数据捕捉形式，则需要在后方准备寄存器堆，由于需要访存的端口众多，准备对寄存器堆采用cluster结构，像page302中图9.39一样，关于FU的分配，加减法,逻辑运算,移位FU+32位乘法FU+访存FU用一个寄存器堆，而乘除法FU+分支预测判断指令FU用另一个寄存器堆。


### 4.6.2指令唤醒

现在我们要着重考虑多周期指令延迟唤醒的问题，准备采用延迟唤醒的思路，这需要指令在解码的时候准备好指令执行所需要的时间，并写入到流水线寄存器中，最后写入到发射队列的表项中，好在根据目标支持的目标，目前有明确执行周期的多周期指令只有乘法指令。在发射队列中某一条指令被选中的同时，目的寄存器编号和延时信息都会给到相应的广播总线。最终完成相应的唤醒。这种方法是对于执行周期明确的指令而言的。

对于load这种事先不清楚要多少个cycle的指令，采取另一种思路。

较为先进的方法应为对load指令做推测唤醒，推测唤醒涉及到推测错误时指令重写回的问题，还有已唤醒的寄存器再次置为无效的问题，这些问题都比较复杂。为了简化设计难度，对load指令采用最原始的设计方法：访存IQ为传统FIFO结构，不设计为乱序执行，同时对于load指令的目的寄存器的唤醒，只有当相应数据在D-cache种成功找到才会进行相应的广播。

对于指令的延迟唤醒形式，上面说采用的延迟唤醒的思路，对于一般的指令只需要数个周期就可以完成运算，延迟信息也只需要几个bit，但是对于整数除法来说，FU的设计中采用了状态机循环减法的方式实现，具体执行多少个cycle是不定的，因此可以对整数除法采用和load指令相同的操作，待结果运算完成再进行相应的广播。



具体来说，根据上述的IQ划分，除了分支预测指令，其余IQ都要进行寄存器广播，而上述的所有IQ都要接受广播信号，示意图如上。上述的四个IQ对应的是整数运算的四个IQ，浮点数的运算没有设计的这么复杂，就是简单的一个IQ。需要注意的是，各个IQ的广播实际并不一致，第一个IQ以及第二个IQ中的乘法，在被选中的时候就可以进行广播，只不过受众IQ在接受到对应广播的时候要注意延时信息，而对于乘除法IQ中的除法，以及访存IQ，就要采用延时广播的方法，这会要求，乘除法IQ在执行除法的时候不再吞吐其他指令，访存IQ在一个访存指令没执行完之前不得执行下一个。

当然这里的唤醒考虑的都是一个cluster内容的唤醒方式。还需要考虑跨cluster结构唤醒的问题，这会在下一节中着重考虑。

## 4.7指令执行

### 4.7.1 cluster结构的划分

在4.6.1中已经提及了对寄存器堆进行cluster结构，加减法与逻辑运算及移位FU+普通乘法FU+访存FU用一个寄存器堆，而乘除法FU+分支预测判断指令FU用另一个寄存器堆。每一个寄存器堆及其FU构成了一个cluster。由于每个cluster结构占用一个寄存器堆的面积较大，所以需要着重考虑跨cluster的唤醒以及旁路。由于寄存器堆的面积较大，所以一个cluster的结果传送到另一个cluster进行打一拍的处理，所以针对跨cluster的内容：跨cluster的结果跨过来的时候将其放到总线上对IQ实现唤醒，与此同时，这个跨过来的结果也要完成写入到这里的寄存器堆中，再下一拍，被唤醒的寄存器就可以从寄存器堆中读取到相应的内容。

对于cluster1：{加减法,逻辑运算,移位,32位乘法}IQ在被选中的时候就进行相应的cluster内部唤醒操作，访存IQ只有在目标寄存器的数值load完成的时候才会进行唤醒广播，且他们都需要接受唤醒广播；加减法与逻辑运算及移位FU+普通乘法FU的结果可以进行内部bypass，访存FU由于其唤醒特性无需进行bypass，但他们都需要接收bypass数据。同时在cluster2有有效信号过来的时候，对其广播的寄存器完成唤醒；且由于cluster2信号给过来的时序特点，其寄存器的值可以在寄存器堆中读取到。

对于cluster2：乘除法IQ可以在被选中的时候就进行相应的cluster内部唤醒操作，分支预测IQ无目标寄存器不用执行唤醒操作，但是他们都需要接受广播信号；乘除法FU可以将运算结果进行内部bypass，分支预测FU无需提供bypass，但他们都需要接受bypass数据。同时在cluster1有有效信号过来的时候，对其广播的寄存器完成唤醒；且由于cluster1信号给过来的时序特点，其寄存器的值可以在寄存器堆中读取到。

### 4.7.2旁路网络的设计

在指令执行的时候，有一个很重要的点要考虑，就是同一个FU中不同操作的指令如果需要不同的周期，可能会导致出错，举例来说，上一个操作要3个周期，下一个操作要2个周期，这两个运算会同时抢占FU的出口。好在本次设计中将指令运算FU分的很细致，根据4.6.1中分为五个IQ：加减法与逻辑运算及移位以及32乘法IQ、乘除法IQ、访存IQ、分支预测判断指令IQ、浮点运算指令IQ，我们可以使用对应的六个FU：加减法与逻辑运算及移位FU、普通乘法FU、乘除法FU、访存FU、分支预测判断指令FU、浮点运算指令FU。在这些FU中，只有整数乘除法可能遇到上述的问题，这里是这样解决的：FU此时如果是在进行乘法，则后续只能吞吐乘法进入，只有FU中没有运算可以吞吐除法进入，且除法在运算的过程中不再吞入运算。（这里是结合状态机的方法实现32位整数除法，运算时长不定）

对于旁路网络的实现，采用了cluster内部bypass的做法，即：跨cluster结构没有提供相应的bypass旁路，直接从寄存器堆中读取数据，这对跨cluster结构的唤醒也有要求，在4.7.1中已经说的很详细。对于bypass有一个细节需要说明：由于复杂的bypass电路，每一个FU操作数的输入源都是来自MUX多路选择器，而不是寄存器，这可能会造成时序的紧张，如果时序得不到满足，就需要添加一级流水线，source-drive <= result-MUX，既然多了一级流水寄存器，在bypass的时候就要多考虑一级延时旁路。现在一个cluster内部的bypass通路存在这样几种情况：

相隔一个周期，将执行结果bypass给ALU的操作数。

相隔两个周期，将执行结果bypass给source-drive。

相隔三个周期，将寄存器读取结果直接置为ALU的执行结果，同时修改寄存器的内容。

基于load指令唤醒寄存器的设计中，采用了最原始的得到数据再唤醒对应的寄存器（除法也是同样的操作），所以他们同样不必进行相应的bypass电路结构入口选项提供。

## 4.8指令提交

指令提交最重要的环节就是ROB，ROB的设计细节参考page323中图10.2，ROB中要记录分支预测指令是不是是否预测正确，这部分内容准备加入到图10.2中指令类型的那部分，通过对这部分标记，完成记录是不是分支预测失败的功能。与dispatch环节保持一致，每一拍ROB可退休4条指令。

在寄存器重命名的时候选择了使用统一的PRF的方式进行重命名，这种方式需要结合free-list与busy-table使用，busy-table是辅助表明寄存器状态的有助于free-list的补充，本次设计中在ROB中记录old-physical-register，在指令retire的时候，将old-physical-register释放写回到free-list。在这个基础上，正常的处理器为了帮助外界查看寄存器状态，会有一个辅助结构来存放寄存器的状态是architecture还是physical，这里为了简化也没有加入此功能。

在指令提交的时候又可能遇到分支预测失败/异常/中断，这时候需要等待相应的指令成为最old的指令，然后进行相应的状态恢复，对于RAT的状态恢复最为简单，可以直接将a-RAT复制给RAT，对于free-list的恢复，需要根据ROB中后续指令的个数直接调整读指针，这里的原理是无误的，细节需要想明白。

对于store指令，当其退休时就被写入到store-buffer，store-buffer中的指令会按照次序依次写入到cache中，所以load指令在搜索cache的同时也要搜索store-buffer的内容。最后一点小细节是，store-buffer的规格制定，store-buffer预计设计为8格FIFO结构，且每次只能写入一个store指令，如果待退休的指令有超过一条store指令就mask住，不让他退休。

结合各个IQ的容量，ROB的表项个数定为32个，每周期最多支持4条指令退休。对于ROB来说，暂时需要在dispatch环节提供4个写端口，需要给5个整数FU提供5个写端口，还需要在retire处提供4个读端口。

## 4.9特权指令的处理

对于许多特权指令，他们更多的都是在自己的特权领域work，像CSRWR和CSRRD这种既需要通用寄存器，又需要状态寄存器的指令是少数。向TLBWR这种无需经过FU执行的指令不必写入IQ，直接等到在ROB中retire的时候完成操作即可。下面介绍需要需用寄存器的特权指令。

### 4.9.1 CSRRD CSRWR及CSRXCHG指令

对于CSRRD和CSRWR，由于需要通用寄存器，他们需要经过重命名环节后通过dispatch电路分配到IQ中。先来考虑CSRWR指令：他与store指令类似，只有在最后retire的时候才可以真正写入，所以可以仿照store指令设置一个CSRWR\_buffer，待CSRWR指令retire的时候完成相应的写入。同时，CSRWR的源操作数是通用寄存器，他需要对应的唤醒电路。再来考虑CSRRD指令：由于CSRWR\_buffer的存在，他的读取逻辑类似于load指令，要考虑CSRWR\_buffer中的内容，CSRWR\_buffer中没有匹配的内容再去访问状态寄存器。由于上述的种种特性，CSRRD和CSRWR指令可以放置在load&store\_IQ中。

CSRXCHG指令与CSRWR指令有些类似，他要实现写入功能所以也要占用CSRWR\_buffer，但是CSRXCHG指令涉及到两个通用寄存器，其中一个源寄存器还要作为目标寄存器，好在这种型式在load&store指令中并不少见，这条指令在执行的时候完成把状态寄存器旧值写入到通用寄存器的功能，同时提供一个32bit的数给CSRWR\_buffer。

### 4.9.2 INVTLB指令

该条指令的格式是invtlb op,rj,rk，可见他需要两个通用寄存器。可以设置两个特殊的中间寄存器，用于存储rj和rk，INVTLB指令在得到执行的时候就将两个通用寄存器放置到这两个特殊的中间寄存器中，INVTLB指令retire的时候就根据中间寄存器执行相应的操作。

## 4.10特殊杂项指令的执行

对于一些杂项指令，需要结合处理器核的设计细节特殊考量，本次设计需要考虑的特殊指令有PRELD预取指令、原子访存指令、珊障指令。他们都需要与多核处理器设计结合考虑。

PRELD需要借助一个寄存器作为base地址，分为hint=0和hint=8两种情况，这与MESI协议中的状态相对应上。hint=0表明数据load过来为S状态，与其它核共享但是未修改，hint=8表明数据load过来为E状态，独占但是未修改（这是为了下一步修改做铺垫）。

原子访存指令分为一对，load指令完成后会对LLBCTL状态寄存器做修改，store指令会根据LLBCTL寄存器的状态查看能否进行操作。指令的执行就是，将能否执行的标志写入到寄存器rd，同时，如果是可以store则写入到store-buffer，同时将ROB中标记为完成；如果是不可以store则不写到store-buffer，同时ROB中标记为非store指令，这样，他在退休的时候就不会将store-buffer的第一个指令执行store。之所以这样设计，是因为load-store单元没有设计为乱序执行，自然也就无需考虑根据store-buffer的编号来写入的问题。

珊障指令主要是为了后续指令都能察觉到前方load/store指令的效果，由于load-store单元没设计为乱序执行，所以珊障指令直接在dispatch的时候，直接在ROB中标记为完成即可。