SALDRAGON®1 系列 FPSoC

数据手册

上海安路信息科技股份有限公司

DS_1200（v1.1）2025 年 06 月

ALQR-7.5-11

目 录

目 录 I

1 简介 1

1.1 SALDRAGON®1(以下简称 DR1)系列器件特性 1

1.1.1 Processor System(PS)器件特性 1

1.1.2 Programmable Logic(PL)器件特性 2

1.2 DR1 器件介绍 7

2 DR1 架构介绍 8

2.1 Application Processor Unit(以下简称 APU) 9

2.2 Realtime Processor Unit(以下简称 RPU) 10

2.3 高速外部存储器接口 11

2.4 PS-PL 接口信号(PSIO-PLIO) 12

2.5 PLB 概述 13

2.5.1 PLB 结构 13

2.6 嵌入式存储器模块(ERAM) 14

2.6.1 ERAM SLICE 架构 14

2.6.2 ERAM20K 功能 15

2.7 时钟资源 16

2.7.1 全局时钟结构 17

2.8 锁相环(PLL) 17

2.8.1 简介 17

2.9 数字信号处理(DSP) 19

2.9.1 DSP 概览 19

2.10 输入输出缓冲器(IOB) 19

2.10.1 IO 简介 19

2.11 配置说明 20
2.11.1 配置模式 21
2.11.2 I/O 管脚在配置阶段的状态 21
2.11.3 JTAG 配置模式 22
2.11.4 PS BOOT 23
2.12 SEU 检错和纠错模块 23
2.13 温度检测模块 24
2.14 ADC 24
2.15 MIPI DPHY-RX 25
2.15.1 功能特性 25
3 直流交流特性 26
3.1 直流电气特性 26
3.1.1 最大绝对额定值 26
3.1.2 推荐基本操作条件 28
3.1.3 基本供电要求 29
3.1.4 器件静态供电电流 30
3.1.5 上下电时序 30
3.1.6 I/O 管脚电容 31
3.1.7 热插拔规格 31
3.1.8 I/O 直流电气特性 31
3.1.9 单端 I/O 直流电学特性 32
3.1.10 差分 I/O 电学特性 33
3.2 交流电气特性 35
3.2.1 时钟性能 35
3.2.2 嵌入数字信号处理模块(DSP)性能 35
3.2.3 存储器模块(ERAM)性能 36

3.2.4 PL PLL 性能 36
3.2.5 温度检测性能 37
3.2.6 ADC 性能 37
3.2.7 I/O 接口性能 38
3.2.8 配置模块 39
3.3 PS 电气特性 40
3.3.1 SoC 性能 40
3.3.2 CLOCK 41
3.3.3 PS PLL 41
3.3.4 PS RESET 41
3.3.5 NAND 41
3.3.6 Direct Memory Access 41
3.3.7 PS-PL 交互接口性能 42
3.3.8 USB 接口性能 42
3.3.9 GBE 接口性能 43
3.3.10 SD4.2/SDIO/eMMC5.1 性能指标 43
3.3.11 I2C 接口性能 44
3.3.12 SPI 接口性能 44
3.3.13 QSPI 接口性能 45
3.3.14 CAN 接口性能 45
3.3.15 UART 接口性能 46
3.3.16 GPIO 接口性能 46
3.3.17 定时器 46
3.3.18 高速外部存储接口 46
3.3.19 PS BOOT 47
4 管脚和封装 48

4.1 IO 命名规则 48
4.2 管脚定义和规则 50
4.3 GEG484 管脚信息 53
4.4 MEG484 管脚信息 63
4.5 GEG400 管脚信息 73
4.6 封装信息 81
4.6.1 GEG484 封装规格 81
4.6.2 MEG484 封装规格 82
4.6.3 GEG400 封装规格 83
5 订购信息 84
版本信息 86
免责声明 87

1 简介

1.1 SALDRAGON®1(以下简称 DR1)系列器件特性

1.1.1 Processor System(PS)器件特性

- **多核 ARM 应用处理器-硬核处理器**
  - 支持双核处理器
  - ARMv8-A 架构
  - NEON media-processing engine
  - 支持单精度及双精度浮点运算单元
  - 支持 CoreSight™ 与 JTAG 调试
  - 支持定时器与中断
    - ARM 通用定时器
    - 系统级 Triple-timer 计数器
    - 看门狗定时器
  - Caches
    - 32KB Level1 指令和数据 caches
    - 512KB Level2 cache
    - 支持 ECC
- **RISC-V 实时处理器-硬核处理器**
  - RISC-V 处理器
  - 支持 64 位 RISC-V 指令架构
  - 支持 RV32/64 I/M/A/C/F/D/P 指令集
  - 支持 512KB TCM with ECC
  - 支持 JTAG 调试
  - 支持定时器与中断(ECLIC/PLIC)
    - RISC-V 定时器
    - 系统级 Triple-timer 计数器
    - 看门狗定时器
  - Caches
    - 32KB Level1 指令和数据 caches
    - 256KB ITCM
    - 256KB DTCM
    - 支持 ECC
- **On-Chip Memory(以下简称 OCM)**
  - 片上 RAM 容量为 256KB
  - 支持 ECC
- **外部存储接口**
  - 支持多协议动态存储控制器
  - 支持 DDR3/DDR3L/DDR4 存储接口
  - 支持 16-bit sideband 和 32-bit inline ECC
  - 外部静态存储接口
    - 支持 ONFI1.0 NAND Flash
    - 支持 4-bit SPI(Quad-SPI)
- **8 通道 DMA 控制器**
  - 支持存储器到存储器，存储器到外设，外设到存储器和 scatter-gather 操作
- **I/O 外设和接口**
  - 支持 2 个 10/100/1000 三速 IEEE 802.3

以太网 MAC 接口时钟同步符合 IEEE 1588v2.0

- 支持 Scatter-gather DMA
- GMII，MII 和 RGMII 接口

- 支持 2x USB2.0 控制器，每个控制器支持高达 16 个 endpoint
  - 支持高速(HS)，全速(FS)，低速(LS)模式
  - 支持 Device、Host 模式
  - 8-bit ULPI 外部 PHY 接口
- 支持 CAN2.0B/CAN-FD 控制器
  - 支持外部 PHY 接口模式
  - CAN-FD 支持到 5Mbit/s
- 支持 SD4.2/SDIO/eMMC5.1 控制器
- 支持全双工 SPI、多个片选信号
- 支持高速 UART
- 支持主、从 I2C 接口
- 支持多个 GPIO 信号(通过 PSIO 复用器布线)，通过 PLIO 接口对可编程逻辑(PL)侧的输入和输出进行访问
- 支持 PSIO 外设管脚的复用

■ **互联总线**

- 支持 PS 与 PL 间高带宽 AXI 互联
- 支持 PS 与 PL 间高实时性 AHB 总线

■ **内置温度检测模块**

- 集成高精度温度检测模块
- 支持温度的实时监测

1.1.2 Programmable Logic(PL)器件特性

- **可配置逻辑模块**
  - 自主高效的双LUT5混合结构，独立的双LUT4结构
  - 双端口分布式存储器
  - 支持算术逻辑运算
  - 快速进位链逻辑
  - 专用移位寄存器
- **支持分布式和嵌入式存储器**
  - 嵌入块存储器容量为20Kbits，
  - 伪双口模式支持位宽16K*1到512*40
  - 真双口模式支持位宽16K*1到1K*20
  - 支持ECC模式
  - 专用的FIFO控制逻辑
  - 支持分布式RAM，位宽可配置
- **高性能数字信号处理单元**
  - 可支持两输入预加器、三输入加法器、乘法器和算术逻辑单元。
  - 扩展功能：多位宽运算，级联快速互连实现宽位宽的加法、乘法、逻辑运算
- **源同步输入/输出接口**
  - PL I/O的输入/输出单元包含DDR寄存器，支持DDRx1、x2模式
- **高性能，灵活的输入/输出缓冲器**
  - PL I/O可配置支持以下单端标准
    - LVTTL33
    - LVCMOS(3.3/2.5/1.8/1.5)
    - HSTL_I(1.8V)
  - PS I/O可配置支持以下单端标准
    - LVCMOS(3.3/2.5/1.8V)
  - PL I/O可配置支持以下差分标准
    - LVDS(2.5/1.8V)
  - 支持差分输入片内100欧姆端接电阻
  - 支持热插拔功能
  - 可配置弱上拉/下拉模式
- **时钟资源**
  - 提供高效灵活的层次化时钟
    - 32路全局时钟网络(GCLK)驱动全局
    - 多区域时钟(MLCLK)驱动相邻区域
    - 区域时钟(LCLK)驱动本区域
    - I/O时钟(IOCLK)为高速I/O接口提供高性能时钟
  - 支持PLLs用于频率相位合成
    - 单个支持7路时钟输出(支持取反输出)
    - 占空比调整
    - 相位调整
    - 支持小数分频
    - 动态相位调整
    - 动态配置
    - 时钟展频(SSC)
- **ADC**
  - 支持12 bit，1MSPS模数转换

- 支持片上/外部参考
- 支持单极性/双极性
- 支持多路输入

■ **配置模式**

- PS BOOT
- JTAG 模式

■ **MIPI DPHY-RX**

- 2 组 MIPI DPHY-RX，最大支持 4 Lane 模式
- MIPI 模式下，支持 High Speed(以下简称 HS)数据接收和数据通道 Lane0 Low Power(以下简称 LP)数据收发
- 支持动态 skew 调节
- 支持 LVCMOS18/15 和 LVDS25/18 输入

■ **SEU 检错和纠错**

- 支持单 bit 检错和纠错
- 支持双 bit 检错
- 支持注错

■ **内置温度检测模块**

- 集成高精度温度检测模块
- 支持温度的实时监测

■ **增强的安全设计保护**

- 每个芯片拥有唯一的 64 位 DNA

■ **封装形式**

- GEG484, 19mm x 19mm, 0.8mm pitch
- MEG484, 19mm x 19mm, 0.8mm pitch
- GEG400, 17mm x 17mm，0.8mm pitch

表 1-1 DR1 器件资源列表(PS)

Device	DR1M90	DR1V90
Processor Core	双核 ARM 处理器	单核 RISC-V 处理器
Processor Extensions	NEON™ & Single / Double Precision Floating Point for each processor	P/F/D Instruction Extension
Maximum Frequency(MHz)[1]	1000	800
Cache/TCM	L1:32 KB Instruction,32 KB data per processor L2:512 KB	L1:32 KB Instruction,32 KB data per processor ITCM: 256KB DTCM[2]: 256KB
On-Chip RAM	256KB	
SDRAM	16/32-bit DDR3/DDR3L/DDR4	
External Static Memory Support	Quad-SPI, NAND	
Security	Root of trust hardware with different security engines(Asymmetric Cryptos, Symmetric Cryptos and Hash) provide security boot function and protection to customer IP like FPGA bitfile, firmware etc.	
Peripherals	2x UART, 2x CAN 2.0B/FD, 2x I2C, 2x SPI, 4x 32-bit GPIO	
Peripherals w/built-in DMA	2x USB 2.0, 2x Tri-mode Gigabit Ethernet, 2x SD4.2/SDIO/eMMC5.1 控制器	
PS-PL Interface Ports (Primary Interfaces &Interrupts Only)	2x AXI 32-bit Master, 2x AXI 32-bit Slave, 2x AXI 64-bit/32-bit Memory(HP), AXI 64-bit ACP, 16 Interrupts	2x AXI 32-bit Master, 2x AXI 32-bit Slave, 2x AXI 64-bit/32-bit Memory(HP), 32-bit AHB, 16 Interrupts
DMA Channels	8(4 dedicated to Programmable Logic)	
JPU	JPEG baseline encoder/decoder	
NPU	512x MAC, 0.4TOPs,256KB SRAM	
TIMER	ARM 通用定时器, 2x 系统级 Triple-timer 计数器,	RISC-V 定时器, 2x 系统级 Triple-timer 计数器,

Device	DR1M90	DR1V90
	2x 看门狗定时器	2x 看门狗定时器
TS	1	1
PS IO[3]	54	54

注：

1. 不同速度等级器件的 APU 规格不同，具体参见 3.3.1 SoC 性能一节。

2. DTCM 可共享 ITCM 的存储空间，最大支持 511KB。

3. PS I/O 数量不包含 DDR 相关管脚。

表 1-2 DR1 器件资源列表(PL)

Device	LUTs	DFFs	ERAM		DRAM (Kbits)	DSP	PLL	TS	ADC	MIPI DPHY-RX	MAX user I/O
			20K	Total(Kbits)							PL IO[1]/MIPI IO
DR1M90GEG484	94,464	104,960	280	5600	1340	240	8	1	1	–	201(96)/0[2]
DR1V90GEG484	94,464	104,960	280	5600	1340	240	8	1	1	–	201(96)/0
DR1M90GEG400	94,464	104,960	280	5600	1340	240	8	1	1	–	126(60)/0
DR1M90MEG484	94,464	104,960	280	5600	1340	240	8	1	1	2	175(84)/20
DR1V90MEG484	94,464	104,960	280	5600	1340	240	8	1	1	2	175(84)/20
DR1V90GEG400	94,464	104,960	280	5600	1340	240	8	1	1	–	126(60)/0

注：

1. PL I/O 中，包含 RSV_NC 管脚。该管脚支持复用 I/O，但不能使用 IDDR 和 ODDR 模块。

2. 201(96)/0 表示：PL I/O 的用户可用数量(其真差分对数)/MIPI I/O 的数量。

表 1-3 DR1 器件封装类型

Device	Package			MAX USER I/O	
	Type	Size(mm)	Pitch(mm)	PS[1]	PL[2](MIPI I/O)
DR1M90	GEG484	19x19	0.8	54	201
	MEG484	19x19	0.8	54	195(20)
	GEG400	17x17	0.8	54	126
DR1V90	GEG484	19x19	0.8	54	201
	MEG484	19x19	0.8	54	195(20)
	GEG400	17x17	0.8	54	126

注：

1. PS I/O 数量不包含 DDR 相关管脚。

2. PL I/O 数量中包含 RSV_NC 管脚。该管脚支持复用 I/O，但不能使用 IDDR 和 ODDR 模块。

1.2 DR1 器件介绍

随着科技的发展，现有的数字产品已经不能满足人们在工业控制、电力系统、视频医疗、通信基础设施、无源光网络接入、移动回程、数据中心网络加速等应用的需求，设计出更高的处理带宽、更广的应用范围、更低的使用功耗的芯片成为芯片厂商的追求。

安路科技 SALDRAGON®1(以下简称 DR1)系列器件延续安路 FPSoC®(以下简称 FPSoC)家族，组合了硬核处理器系统和 FPGA，通过高带宽总线进行二者的互联。多核 ARM/RISC-V 处理器系统与安路 FPGA 可编程逻辑相结合于一颗芯片中，提供了应用类 ARM/RISC-V 处理器的性能与生态系统，并且具备安路 FPGA 的灵活性、低功耗、可扩展 SoC 平台。ARM/RISC-V CPU 是处理器系统的核心，同时系统还包含 On-Chip RAM，内存接口和丰富的外设互联接口，定位复杂嵌入式系统、低功耗和高性能芯片市场。

安路科技提供丰富的设计工具帮助用户有效地利用 DR1 平台实现复杂设计。业界领先的综合和布局布线工具，通用的操作系统，同时提供各种 IP 资源，方便用户直接调用调试，解决了复杂逻辑带来的资源不足的问题，为用户设计高质量产品提供有力保障。

2 DR1 架构介绍

DR1 系列 FPSoC 由硬核处理器(ARM/RISC-V)及外设、PS-PL 交互接口、I/O、PLL、ERAM、DSP、PLB、ADC 等模块构成，可分为 PS(Processor System)和 PL(Programmable Logic)两部分，具体器件结构如下图所示。



图 2-1 DR1M90 器件架构图



图 2-2 DR1V90 器件架构图

2.1 Application Processor Unit(以下简称 APU)

■ **基本组件**

- 应用处理单元(APU)
- 存储器接口
- I/O 外设
- 总线互联
- 系统级控制寄存器

■ **特性概览**

- 64 位双核高性能处理器
- 32K 字节指令缓存和 32K 字节数据缓存(L1 Cache)
- 512K 字节高速缓存(L2 Cache)
- 支持 JTAG 调试
- 64K 字节片上启动只读存储器(BootROM)
- 256K 字节片上静态存储器(On-Chip RAM)
- 外接 DDR3/DDR3L/DDR4 存储器
- AMBA3 总线结构
- 处理器和 FPGA 间高速通信接口
  - AXI_GP Master，AXI_GP Slave 接口
  - AXI_HP Slave 接口
  - ACP 接口
- 高速通信接口
  - 三种速度的以太网控制器(10/100/1000Mbps Ethernet MAC)
  - USB2.0 接口
- 通用外设接口
  - CAN FD/SPI/I2C/UART 控制器
  - GPIO

- 通用存储器接口
  - Nand Flash 控制器
  - QSPI 控制器
  - SD4.2/SDIO/eMMC5.1 控制器
- 8 通道 DMA 控制器
- 定时器
  - 看门狗计时器(watchdog timer)和普通计时器 timer
- 中断控制器
  - 独立的中断 mask，中断优先级可调整
  - 丰富的外部中断源

2.2 Realtime Processor Unit(以下简称 RPU)

■ **基本组件**

- 实时处理单元(RPU)
- 存储器接口
- I/O 外设
- 总线互联
- 系统级控制寄存器

■ **特性概览**

- 64 位单核高性能处理器
- 支持 RV32/64 I/M/A/C/F/D/P 指令集
- 512KB TCM，支持 ECC
- 支持 JTAG 调试
- 64K 字节片上启动只读存储器(BootROM)
- 256K 字节片上静态存储器(On-Chip RAM)
- 外接 DDR3/DDR3L/DDR4 存储器
- AMBA3 总线结构

- 处理器和 FPGA 间高速通信接口
  - 2 组 AXI_GP Master，2 组 AXI_GP Slave 接口
  - 2 组 AXI_HP Slave 接口
  - 1 组 AXI_AHB 接口
- 高速通信接口
  - 三种速度的以太网控制器(10/100/1000 Mbps Ethernet MAC)
  - USB 接口
- 通用外设接口
  - CAN FD/SPI/I2C/UART 控制器
  - GPIO
- 通用存储器接口
  - Nand Flash 控制器
  - QSPI 控制器
  - SD4.2/SDIO/eMMC5.1 控制器
- 8 通道 DMA 控制器
- 定时器
  - 看门狗计时器(watchdog timer)和普通计时器 timer
- 中断控制器(ECLIC/PLIC)
  - 独立的中断 mask，中断优先级可调整
  - 丰富的外部中断源

2.3 高速外部存储器接口

DR1 系列 FPSoC 的 PS Bank 提供 DDR 颗粒存储器接口支持，在 PS 内部集成 DDR PHY 硬核控制器和 DDR 专用 Bank 逻辑，支持的最大位宽可达 32-bit。主要支持的特性如下：

- 支持 DDR3/DDR3L/DDR4 类型存储器颗粒。
- 支持 8-bit 至 32-bit 数据位宽。
- 支持 x8、x16 类型的 DDR 存储器颗粒。
- 支持 board delay 补偿，用于系统快速启动。

- 支持 Power Down 和 SelfRefresh
- 支持 ECC
- 支持地址映射配置
- 支持 QOS 动态调节
- 支持 AXI 数据接口和 APB 配置接口

2.4 PS-PL 接口信号(PSIO-PLIO)

PSIO 是用户使用 I/O 外设的一种基本连接方式，用户可通过软件设置复用 PSIO 管脚，实现不同的外设管脚功能。同时，DR1 器件提供 FPGA 逻辑扩展 I/O(PLIO)，将 PS 侧的 I/O 外设共享到 PL 的管脚。连接方式可参考下面示意图：



图 2-3 PSIO-PLIO 示意图

与 Boot 相关的外设连接 PSIO 接口实现外设功能，这些 PSIO 状态与 Boot 模式和 Boot Pin（PS_IO3/PS_IO4/PS_IO5）相关，具体请参考《UG1214_安路科技 DR1 系列 FPSoC 产品说明书》的启动模式章节。

非 Boot 相关可通过 PSIO MUX 进行选择连接通路。当 PSIO MUX 无配置时，信号默认去往 PLIO 接口。

PS-PL 接口信号如下表所示。

表 2-1 PS-PL 接口信号

PS-PL 信号组	信号/管脚名称[1]
PL 时钟和复位	p2f_clk*/p2f_clk*_rst_n
PL-PS 的中断	f2p_irq/p2f_irq
事件触发	event_in/event_out

PS-PL 信号组	信号/管脚名称[1]
PL I/O 管脚	IO_*
PS-PL AXI	master_gp0_axi_*
	master_gp1_axi_*
	slave_gp0_axi_*
	slave_gp1_axi_*
	slave_acp_*/master_fahb_*
	slave_hp0_axi_*
	slave_hp1_axi_*

注：

1. 此表中*为通配符，具体信号/管脚名称请以软件例化模块/管脚信息为准。

2.5 PLB 概述

DR1 系列 FPoC 器件 PL 侧提供了高性能的 Programmable Logic Block(可编程逻辑块 PLB)结构，主要特点如下：

- 自主高效的双 LUT5 混合结构或者独立的双 LUT4 功能
- 能够实现分布式存储器
- 专用的移位寄存器资源
- 先进的全加器和进位链结构
- 灵活的组合拼接扩展功能

2.5.1 PLB 结构

可编程逻辑阵列如下图所示，主要有 PLB、PMB 和 IP 三类模块。PLB 和 PMB 带有可编程逻辑功能，IP 具有特定功能，比如：DSP，ERAM 等硬件模块。PLB 包括 Routing Switch Block(可编程互连单元)和 Programmable Functional Unit (可编程功能单元)；PMB 包括 Routing Switch Block 和 Programmable Memory Unit(可编程功能/存储单元)。



图 2-4 可编程逻辑阵列单元示意图

RSB 是 Routing Switch Block 的简称，包括了单元间的连线以及互连单元。以实现可编程的连接关系，RSB 只负责实现逻辑单元之间的信号传输，以及逻辑单元和内嵌其它 IP 单元的连接，不带有逻辑功能。

PFU 是 Programmable Functional Unit 的简称，PFU 负责实现用户逻辑中的各种组合/时序功能。包含有查找表、加法器逻辑和 DFF。

PMU 是 Programmable Memory Unit 的简称，PMU 除能够实现所有的 PFU 功能外，还可以实现额外的分布式 RAM 功能和移位器功能。

2.6 嵌入式存储器模块(ERAM)

2.6.1 ERAM SLICE 架构

DR1 系列 FPoC 器件 PL 侧，每个 ERAM SLICE 包含两个独立的 ERAM20K 和一个 FIFO 控制器，具体架构框如下图所示。

每个 ERAM SLICE 可以实现：

- 2 个 ERAM20K
- 1 个 FIFO20K，1 个 ERAM20K
- 1 个 FIFO40K(位宽=2～80)



图 2-5 ERAM SLICE 架构

2.6.2 ERAM20K 功能

ERAM20K 每块容量 20Kbits，可实现：

- 单口 RAM/ROM
- 双口 RAM
- 简单双口 RAM
- 内嵌硬件 FIFO 控制器，支持实时深度指示

ERAM20K 模块支持的功能特色有：

- A/B 口时钟独立
- 可单独配置 A/B 口数据位宽，真双口从 x1 到 x20，支持 x40 简单双口(一写一读)
- 写操作时带有字节使能(Byte Enable)控制
- 输出寄存器可选择
- 支持 RAM/ROM 模式下数据初始化(通过初始化文件在配置过程中对 ERAM20K 数据初始化)
- 支持多种写操作模式。只写(Write Disable Read)，先读后写(Read Before Write)，写穿通(Write Before Read)三种模式。

表 2-2 ERAM20K 特色

类别	特性
容量	20K
配置(深度 x 位宽) 真双口	16K x 1 8K x 2 4K x 5

类别	特性
	2K x 10 1K x 20 512 x 40(简单双口 W40R40 模式，支持 ECC)
字节使能(Byte enable)	有且必须 1Kx20 时 2 字节独立选择 512x40 时 4 字节独立选择
输入地址[1]/数据寄存器	有
单口模式(Single-port mode)	x1, x2, x5, x10, x20, x40(AB 口组合)
简单双口模式(Simple dual-port mode)	支持 1～40 位宽 A 口写，B 口读
真双口模式(True dual-port mode)	x1，x2，x5，x10，x20
ECC 模式位宽	W40R40(简单双口)：32(DATA)+7(ECC)
ROM 模式	支持
数据输出寄存器[2]	可选择有或没有，orst 可选择同步/异步，复位/置位
写模式	输出新数据(Write Before Read) 输出旧数据(Read Before Write) 输出不变(Write Disable Read)
工作前 RAM 初始化	支持
同步/异步 FIFO 功能	标准异步/低延迟同步(读写同一时钟)
FIFO 模式	FIFO 控制器只支持读写相同位宽。 单个 ERAM20K：1/2/5/10/20/40 2 个 ERAM20K 并联：2/4/10/20/40/80

注：

1. ERAM 的输入信号需要做同步处理，否则可能造成 ERAM 内容异常翻转。
2. 输出复位/置位功能需要配合 oce 信号使用才能生效。

2.7 时钟资源

DR1 系列 FPSoC 器件提供了丰富的时钟资源方便客户进行各项复杂的方案设计，以使得系统性能达到最优。同时 DR1 系列 FPGA 提供用户层次化的时钟网络，可以实现多个区域的时钟互连。DR1 系列时钟网络主要包括以下模块：

- 全局时钟网络(GCLK)：能够提供高扇出的时钟分布
- 多区域本地时钟(MLCLK)：提供相邻区域的时钟分布
- 本地时钟网络(LCLK)：低偏斜以及低插入延时的本区域时钟分布
- 时钟区域(Clock Region)：每个时钟区域横跨器件的半边区域且高度为 40 个 PLB
- I/O 时钟网络(IOCLK)：为高速接口提供高性能时钟

2.7.1 全局时钟结构

DR1 器件芯片的左右两个半区各有 3 个时钟区域。左半区上面 2 个时钟区域为 PS 模块和 GCLK 的时钟接口，左半区下面 1 个时钟区域和右半区时钟区域网络架构完全一致。具体结构如下图所示。



图 2-6 DR1 器件时钟网络模块结构图

2.8 锁相环(PLL)

2.8.1 简介

DR1 系列 FPoC 器件内嵌多功能锁相环，可实现高性能时钟管理功能。可以实现时钟分频、倍频、占空比调整、反馈模式选择、输出时钟相位调整等功能。

用户在使用中应关注 PLL 的 lock 信号是否为高，同时建议用户等待输入信号稳定后，再给锁相环进行复位以保证锁相环输出时钟信号的频率和相位稳定。

PLL 参考时钟输入有：时钟网络输出、互连输出和内部振荡器输出。

PLL 反馈时钟输入有：时钟网络输出、全局时钟末端节点、互连输出、PLL 内部反馈时钟以及相移时钟 C0～C6。

PLL 支持 7 路输出，并且每一路输出的相位和占空比都可以调节，同时输出支持单端输出和取反输出。



图 2-7 DR1 系列 PLL 架构图

表 2-3 PLL 特性表

Feature	PLL
时钟输出端口数	7（支持反向输出）
参考时钟分频系数(N)	1 to 128
反馈时钟分频系数(M)[1]	1 to 128
输出时钟分频系数(C0-6)	1 to 128
相移分辨率	45°(相对 VCO)
锁定状态输出	Lock
带宽	HIGH、LOW、MEDIUM
占空比调整	支持
小数分频	支持(VCO 频率为输入参考时钟频率的小数倍)
展频(SSC)	支持
动态配置	支持
动态相位调整	支持

注：

1. 选择小数分频模式时，反馈时钟分频系数 M 支持范围为 4 to 126。

2.9 数字信号处理(DSP)

数字信号处理中将使用大量的加法、乘法和累加运算，如利用 LUT 实现，较大的延迟会限制处理速率；利用 DR1 系列器件 DSP 实现以上操作，将大大的降低处理延迟。

2.9.1 DSP 概览

DR1 系列 DSP 采用微型总线式架构，包含五大处理单元：包括两输入预加器、乘法器、三输入加法器、逻辑运算单元、流水线管理单元。

- 支持两输入的 27-bit 加法运算；
- 支持三输入带进位 54-bit 加法运算；
- 支持将三输入带进位 54-bit 加法器拆分为两个 27-bit 加法器；
- 支持进行输入数 EXTEND、ROUND、SHIFT，输入进位取反；
- 支持 OVERFLOW 和 UNDERFLOW；
- 支持 27 x 18-bit 乘法器(有符号的二进制补码)；
- 支持两输入 54-bit 按位逻辑操作，包括 AND、NAND 、OR、NOR、XOR、XNOR 和 NOT；
- 支持宽位异或操作，单个 DSP 可实现最多 108-bit XOR 操作，或拆分为两个 54-bit XOR 操作；
- 支持对输入信号进行一级或两级寄存；
- 支持对输入信号进行动态选择切换；
- 支持快速输入输出互联。

2.10 输入输出缓冲器(IOB)

2.10.1 IO 简介

DR1 系列 FPSoC 器件具有可配置、高性能的 I/O 驱动器和接收器，可支持丰富的标准接口。PL I/O 和 PS I/O 支持热插拔功能。

- **PL I/O 支持的电平标准：**
  - 单端 I/O 标准输出(LVCMOS33、LVCMOS25、LVCMOS18、LVCMOS15、LVTTL33、HSTL18_I)
  - 单端 I/O 标准输入(LVCMOS33、LVCMOS25、LVCMOS18、LVCMOS15、LVTTL33、HSTL18_I)
  - 差分 I/O 标准输出(LVDS25、LVDS18、LVDS33_E、LVDS25_E、LVPECL33_E、LVPECL25_E)

- 差分 I/O 标准输入(LVDS25、LVDS18)

■ **PL I/O 支持上述电平标准的同时，支持以下配置项：**

- 输出驱动能力调节(4mA、8mA、12mA、16mA)
- 输出 Slew Rate 调节(Fast、Medium、Slow)
- 弱上拉/下拉电阻/保持选择配置
- PCI Clamp 使能
- 输入迟滞功能
- 预加重功能

■ **PS I/O 支持的电平标准：**

- 单端 I/O 标准输出(LVCMOS33、LVCMOS25、LVCMOS18)
- 单端 I/O 标准输入(LVCMOS33、LVCMOS25、LVCMOS18)

■ **PS I/O 支持上述电平标准的同时，支持以下配置项：**

- 输出驱动能力调节(4mA、8mA、12mA、16mA)
- 输出 Slew Rate 调节(Fast、Medium、Slow)
- 弱上拉/下拉电阻/高阻/保持选择配置

注：

1. 对于 PL I/O 差分输出，LVPECL33_E、LVPECL25_E、LVDS25_E、LVDS33_E 的输出，由 LVCMOS I/O 搭配板级电阻网络实现其功能。
2. 对于 PL I/O 差分输入，I/O 仅支持 LVDS25 和 LVDS18 信号输入，而且对差分和共模信号范围有明确要求。对外部电路发送来 LVDS25 和 LVDS18 信号，需要检查信号共模和差分信号是否超出 I/O 输入范围。如果超过 I/O 输入范围，必须要使用板级电阻电容网络调节差分和共模电平以满足 I/O 信号范围要求，具体参数请参照交直流参数章节。超出 I/O 规定的共模和差分范围会导致 I/O 工作不正常甚至损坏芯片。

2.11 配置说明

DR1 系列器件支持 JTAG、PS BOOT 配置方式，支持位流压缩。

2.11.1 配置模式

DR1M90 和 DR1V90 器件的 PS BOOT 模式与管脚 RSV_R2GND 有关，当该管脚为 0 时，PS BOOT 配置方式才能有效。JTAG 加载一直有效。

表 2-4 DR1 系列 FPGA 配置模式

模式	RSV_R2GND[1]	位宽
PS BOOT	0	x32
JTAG	–	–

注：

1. DR1M90GEG484/DR1V90GEG484/DR1M90MEG484/DR1V90MEG484 器件 RSV_R2GND 引脚对应的编号为 G10；DR1M90GEG400/DR1V90GEG400 器件 RSV_R2GND 引脚对应的编号为 F10。

2.11.2 I/O 管脚在配置阶段的状态

1. 非配置相关 IO

DR1 器件 PL 侧：芯片上电完成后到程序加载完成前，非配置相关 I/O 的状态受 HSWAPEN 脚控制可以为弱上拉或者高阻：

HSWAPEN 为 0 时，用户 I/O 管脚在配置过程中为弱上拉状态；

HSWAPEN 为 1 时，用户 I/O 处于高阻。

进入用户模式之后，用户使用的 I/O 脚状态受代码控制，未使用的管脚为弱上拉状态。

DR1 器件 PS 侧：上电过程中与上电完成后，非配置相关 I/O 默认为弱上拉。

2. 配置相关管脚跟配置设置相关，上电完成后到程序加载完成前如下表所示。

表 2-5 DR1 I/O Configuration Termination

Pin	配置成功前		配置成功后
	HSWAPEN=0	HSWAPEN=1	
PROGRAMN	Pull-up to Vccio	Pull-up to Vccio	Config 专用 I/O 呈现高电平
INITN	High-Z	High-Z	Config 专用 I/O 呈现高电平
DONE	Pull-up to Vccio	Pull-up to Vccio	Config 专用 I/O 呈现高电平
TMS TCK TDO TDI	Pull-up to Vccio	Pull-up to Vccio	软件 JtagPin 设置
HSWAPEN	Pull-up to Vccio	Pull-up to Vccio	User I/O
RSV_NC[1]	Pull-up to Vccio	Pull-up to Vccio	User I/O
PL I/O	Pull-up to Vccio	High-Z	User I/O

Pin	配置成功前		配置成功后
	HSWAPEN=0	HSWAPEN=1	
PS I/O[3]	Pull-up to Vccio	Pull-up to Vccio	User I/O

注：

1. RSV_NC 管脚为内部测试管脚，可以复用做普通 I/O，但不能使用 SDR、IDDR 和 ODDR 模块。
2. PS I/O 中的 PS_IO2～PS_IO8 管脚为 Boot Pin，是 Boot 专用管脚。

2.11.3 JTAG 配置模式

DR1 系列 FPSoC 支持：

- IEEE 1149.1 协议，该协议定义了 Test Access Port(TAP)和边界扫描(Boundray-Scan)
- 支持 IEEE 1532 协议，该协议定义了 In-System Configuration Architecture
- 支持 IEEE 1149.6 协议，该协议定了 AC JTAG

DR1 系列 FPSoC 使用 4 个 JTAG 专用管脚：TCK、TMS、TDI、TDO。其中 TCK/TMS/TDI 为输入管脚，TDO 为输出管脚。TAP 状态机示意图及时序规格如下所示。



图 2-8 TAP 状态机示意图

表 2-6 JTAG 时序规格表

参 数	描 述	最 小	最 大	单 位
T_{JCP}	TCK 周期	25	–	ns
T_{JCH}	TCK 高电平时间	11.25	–	ns
T_{JCL}	TCK 低电平时间	11.25	–	ns
T_{JPSU_TDI}	TDI 建立时间	3.5	–	ns
T_{JPSU_TMS}	TMS 建立时间	3	–	ns
T_{JPH}	JTAG 端口保持时间	5	–	ns
T_{JPCO}	JTAG 端口时钟到输出延时	–	14	ns
T_{JPZX}	JTAG 端口高阻到有效输出转换时间	–	14	ns

参 数	描 述	最 小	最 大	单 位
T_{JPXZ}	JTAG 端口有效输出到高阻转换时间	-	14	ns

2.11.4 PS BOOT

DR1 系列器件也可以通过 PS BOOT 方式完成加载，DR1 系列器件可实现多阶段 BOOT，支持安全或非安全启动。对于安全启动模式，需要 PS 在上电后使能内部的安全模块。该模块可提供加密/解密等功能。

DR1 系列 FPSoC 器件支持从不同器件启动，如 eMMC 闪存，NAND 闪存，Quad-SPI 闪存，SD 卡或者 JTAG 等。JTAG 只支持非安全启动和调试。

启动分 3 个阶段：BootROM，First Stage Bootloader(以下简称 FSBL)和 Second Stage Bootloader(以下简称 SSBL)。启动流程由 PS 进行管理和执行。

■ BootROM 阶段

硬核处理器从片上 BootROM 开始执行启动，头文件包含启动信息，可配置 BootROM 的运行。

■ FSBL 阶段

FSBL 在 BootROM 之后启动，BootROM 将 FSBL 从启动器件加载到 On-Chip RAM，片上存储器中。FSBL 包含以下工作内容：

- 初始化 PS 的配置数据
- 使用位流文件烧写 PL(PL 配置加载也可在下个阶段进行)
- 加载 SSBL 或者用户代码
- 切换到 SSBL 或者用户代码运行

■ SSBL 阶段

SSBL 程序是可选的，并由用户设计。SSBL 将从主启动器件或 USB、Ethernet 等其他端口中加载代码，继续启动过程。若 FSBL 阶段未配置 PL，SSBL 阶段可进行配置，或将该配置推迟到下一阶段进行。

静态存储器接口控制器(NAND，QUAD-SPI)和 SDIO 可配置使用默认设置。在启动完成后，ROM 启动镜像文件不可读取或调用。

2.12 SEU 检错和纠错模块

DR1 系列器件支持用户通过 JTAG 接口回读和校验配置存储器内容。如果需要回读配置存储器中的内容，用户需要先发送一串命令到器件来初始化回读状态。回读状态初始化完成后，器件就会连续的将配置存储器内容输出到 JTAG 接口上，或是通过 PSIO-PLIO 接口送入 CPU。

DR1 器件除了用户主动发起的回读校验，还支持在背景模式下连续的回读配置并校验的功能。这个功能主要用于简化单粒子翻转(SEU)的检测，通常配合 ECC 原语和 ECC IP 实现 SEU 检测和错误纠正。

- 回读校验功能特性：
  - 支持 JTAG 接口回读
  - 支持回读功能的使能和禁止
- ECC 功能特性：
  - 硬件内置的 ECC 和 CRC 错误检测
  - 基于 ECC 的单 bit 错误检测和纠正，双 bit 检错
  - 基于 ECC 的分布在多帧的每一帧单 bit 错误检测和纠正
  - 基于 CRC 的多 bit 错误检测
  - 支持单 bit 和双 bit 插错

2.13 温度检测模块

DR1 系列器件的 PS 和 PL 侧各有 1 个温度检测模块(Temper Sensor，以下简称 TS)，该模块可实现对芯片温度的高精度测量。PL 侧可通过原语调用其 TS 模块；PS 侧需通过访问寄存器读取温度数据。

温度检测模块功能：

- 集成高精度温度检测模块
- 支持芯片温度的实时监控

2.14 ADC

DR1 系列 FPSoC 器件内置 1 个 ADC 模块，提供了灵活、高精度的模数转换功能。在 PL 侧可直接调用 ADC 模块；PS 侧需通过专用接口访问 ADC 相关的控制和数据寄存器。

ADC 模块功能特性：

- 支持多种 ADC 参考时钟源切换
- 支持 12/10/8/6-bit 可选分辨率
- 支持 1MSPS 采样率
- 最高支持 17 对模拟信号源输入，包括 16 对共享 I/O 通道和 1 对专用 I/O 通道
- 支持单端或差分输入
- 支持低功耗模式
- 支持单次采样模式、单次扫描模式、连续扫描模式、外部通路复用模式

- 支持内部或外部基准源
- 支持配置内部寄存器进行复位或专用复位信号进行复位
- 支持大于或小于指定阈值的中断，每个通道可独立设置
- 支持中断 mask

2.15 MIPI DPHY-RX

DR1M90MEG484、DR1V90MEG484 器件内部集成 2 组 MIPI DPHY-RX，每组 MIPI I/O 最大支持 4 Lane 输入，可配置为独立的 MIPI 从设备使用。需注意的是，当 MIPI I/O 切换成 LVDS 或者 LVCMOS 模式时，必须设置同组所有的 I/O 为相同模式，不支持 LVDS 或者 LVCMOS 模式混合使用。

2.15.1 功能特性

MIPI I/O 模块具有如下性能：

- 2 组 MIPI DPHY-RX，每组最大支持 4 Lane 模式
- MIPI 模式下，支持 High Speed(以下简称 HS)数据接收和数据通道 Lane0 的 Low Power(以下简称 LP)数据收发
- 提供可选的数据缓存 FIFO，单 Lane 支持 8 位或 16 位的数据输出
- 最大支持 3dB 的 HS 接收均衡
- HS 接收支持差分匹配电阻的动态使能与阻值调节
- 支持动态调节延时
- 支持 LVCMOS15/18 和 LVDS18/25 输入

3 直流交流特性

所有参数指最差的供电电压和结点温度。如无特殊说明，以下信息适用于：同一温度级别规定的交流和直流特性。所有参数均为电压对地时的值。

3.1 直流电气特性

3.1.1 最大绝对额定值

表 3-1 最大绝对额定值

Symbol	参 数	最 小	最 大	单位
V_{CCAUX}	辅助电源	-0.4	1.98	V
V_{CCINT}	内核电源	-0.4	1.05	V
Programmable Logic(PL)				
V_{CCIO}	PL I/O 驱动供电电压	-0.4	3.6	V
V_{CCDPHY}	MIPI DPHY-RX 电源	-0.4	1.05	V
V_I[1]	PL I/O 直流输入电压	-0.4	V_{CCIO}+0.3	V
	MIPI DPHY-RX 直流输入电压	-0.15	1.45	V
Processor System(PS)				
V_{CCIO}	PS I/O 驱动供电电压	-0.4	3.6	V
	PS DDR I/O 驱动供电电压	-0.4	1.65	V
V_{CCPLL}	PS PLL 模块供电电压	-0.4	1.98	V
V_I[1]	PS I/O 直流输入电压	-0.4	V_{CCIO}+0.3	V
	PS DDR I/O 直流输入电压	-0.4	V_{CCIO}+0.3	V
V_{VREF}	DDR 参考电压	-0.4	1.65	V
ADC				
V_{CCADC}	ADC 模块供电电压	0	1.98	V
V_{CCADC_VREFP}	ADC 模块参考电压(P 端)，外部参考源	0	V_{CCADC}	V
其他				
V_{ESDHBM}	人体模型静电放电电压	—	±1500	V
V_{ESDCDM}	器件充电模型静电放电电压	—	±350	V
T_{STG}	存储温度	-55	150	℃
T_J	结点温度	-40	125	℃

注：

1. 最大限制适用于直流信号，有关最大下冲和过冲交流规范，请参见表 3-2 和表 3-3。

超过以上最大绝对额定值可能会导致器件永久性损坏。表 3-1 的值仅表示在该额定值下操作不会损坏器件，但不表示器件在此极限值下功能正常。而且器件长期在极值条件下运行，会严重影响器件的可靠性。

表 3-2 和表 3-3 列出了最大允许输入过冲/下冲电压和过冲/下冲电压的持续时间占数据 UI 的百分比。如例图所示，T 为数据的 UI 长度，DT 为过冲信号的持续时间。过冲电压超过 V_{CCIO}+0.165V 的时刻即为统计过冲 DT 的起始时刻，过冲电压低于 VCCIO+0.165V 的时刻即为统计过冲 DT 的结束时刻。同样，下冲电压低于 GND-0.2V 的时刻即为统计下冲 DT 的起始时刻，下冲电压超过 GND-0.2V 的时刻即为统计下冲 DT 的结束时刻。表 3-2 一个直流输入信号意味着过冲信号(例如幅值为 V_{CCIO}+0.3V 的过冲信号)的持续时间(DT)可以占整个数据 UI 的 100%，或者下冲信号(例如幅值为 GND-0.4V 的下冲信号)的持续时间(DT)可以占整个数据 UI 的 100%。而过冲至 V_{CCIO}+0.5V 的过信号的维持时间(DT)，只能占数据 UI 的 11%。



图 3-1 输入信号过冲/下冲

表 3-2 10 年使用寿命条件下允许的最大过冲、下冲占比(PL I/O 和 PS I/O)

AC Input Voltage(V)	Under/Overshoot Duration as% of High Time -40° C to 125° C	Unit
V_{CCIO}+0.3	100	%
V_{CCIO}+0.4	58	%
V_{CCIO}+0.5	11	%
V_{CCIO}+0.6	2	%
V_{CCIO}+0.7	0.6	%
V_{CCIO}+0.8	0.2	%
V_{CCIO}+0.9	0.1	%
-0.1	100	%
-0.2	100	%
-0.3	100	%
-0.4	100	%
-0.5	19	%
-0.6	2	%
-0.7	0.5	%

注：

1. UI 的周期(T)不超过 20us。

表 3-3 10 年使用寿命条件下允许的最大过冲、下冲占比(PS DDR I/O)

AC Input Voltage(V)	Under/Overshoot Duration as% of High Time -40° C to 125° C	Unit
V_{CCIO}+0.3	100	%

AC Input Voltage(V)	Under/Overshoot Duration as% of High Time -40° C to 125° C	Unit
V_{CCIO}+0.4	100	%
V_{CCIO}+0.5	100	%
V_{CCIO}+0.6	71	%
V_{CCIO}+0.7	28	%
V_{CCIO}+0.8	12	%
V_{CCIO}+0.9	1.5	%
-0.1	100	%
-0.2	100	%
-0.3	100	%
-0.4	100	%
-0.5	78	%
-0.6	60	%
-0.7	11	%

注：

1. UI 的周期(T)不超过 20us。

3.1.2 推荐基本操作条件

表 3-4 推荐基本操作条件

Symbol	参 数	最小	典型	最大	单位
V_{CCAUX}	辅助电源	1.71	1.8	1.89	V
V_{CCINT}	内核电源	0.93	0.95	0.98	V
T_{VCCAUX}	上电时间，从 GND 到 90% V_{CCAUX}	0.2	-	100	ms
T_{VCCINT}	上电时间，从 GND 到 90% T_{VCCINT}	0.2	-	100	ms
Programmable Logic(PL)					
V_{CCIO}[1]	PL I/O 供电电压 @ 3.3V	3.135	3.3	3.465	V
	PL I/O 供电电压 @ 2.5V	2.375	2.5	2.625	V
	PL I/O 供电电压 @ 1.8V	1.71	1.8	1.89	V
	PL I/O 供电电压 @ 1.5V	1.425	1.5	1.575	V
V_{CCDPHY}	MIPI DPHY-RX 电源	0.93	0.95	0.98	V
V_I	PL I/O 直流输入电压	-0.2	-	V_{CCIO}+0.165	V
V_O	PL I/O 输出电压	0	-	V_{CCIO}	V
T_{VCCIO}	上电时间，从 GND 到 90% T_{VCCIO}(PL I/O)	0.2	-	100	ms
$T_{VCCDPHY}$	上电时间，从 GND 到 90% T_{DPHYV}	0.2	-	100	ms
Programmable System(PS)					
V_{CCIO}	PS I/O 驱动供电电压 @ 3.3V	3.135	3.3	3.465	V
	PS I/O 驱动供电电压 @ 2.5V	2.375	2.5	2.625	V
	PS I/O 驱动供电电压 @ 1.8V	1.71	1.8	1.89	V
	PS DDR I/O 驱动供电电压 @ 1.5V	1.425	1.5	1.575	V
	PS DDR I/O 驱动供电电压 @ 1.2V	1.14	1.2	1.26	V

Symbol	参 数		最小	典型	最大	单位
V_{CCPLL}	PS PLL 模块供电电压		1.71	1.8	1.89	V
V_I	PS I/O 直流输入电压		-0.2	-	V_{CCIO}+0.165	V
	PS DDR I/O 直流输入电压		-0.2	-	V_{CCIO}+0.165	V
V_{VREF}	DDR 参考电压		-	V_{CCIO}/2	-	V
V_O	PS I/O 输出电压		0	-	V_{CCIO}	V
	PS DDR 输出电压		0	-	V_{CCIO}	V
T_{VCCIO}	上电时间，从 GND 到 90% T_{VCCPIO}(PS I/O)		0.2	-	100	ms
T_{VCCPLL}	上电时间，从 GND 到 90% T_{VCCPLL}		0.2	-	100	ms
ADC						
V_{CCADC}	ADC 模块供电电压		1.71	1.8	1.89	V
V_{CCADC_VREFP}[2]	ADC 模块参考电压(P 端)，外部输入		1.1	1.2	V_{CCADC}	V
T_{VCCADC}	上电时间,从 GND 到 90% T_{VCCADC}		0.2	-	100	ms
其他						
T_J	结点温度	工业级	-40	-	100	℃

注：

1. VCCIO_0 的供电应在 1.8V 以上。

2. 当 ADC 模块选择内部参考电压模式时，ADC 的 VREF 的典型值为 1.2V。

3.1.3 基本供电要求

表 3-5 最小供电要求

电源域标识	基本供电要求	备 注
VCCAUX	1.8V	必须供电
VCCINT	0.95V	必须供电
VCCPLL	1.8V	必须供电
VCCADC	1.8V	必须供电
VCCIO_0[1]	≥1.8V	与 JTAG 相连，必须供电
VCCIO_11	≥1.5V	可选择性供电
VCCIO_31[2]	≥1.5V	可选择性供电
VCCIO_32	≥1.5V	可选择性供电
VCCIO_33[1]	≥1.5V	必须供电
VCCIO_200[1]	≥1.8V	必须供电
VCCIO_201[1]	≥1.8V	必须供电
VCCIO_203[1]	≥1.2V	必须供电

注：

1. POR 上电检测，必须供电。

2. DR1M90GEG400 和 DR1V90GEG400 器件无 VCCIO_31。

3.1.4 器件静态供电电流

表 3-6 静态电源电流

Symbol	参 数	典 型	单 位
I_{VCCAUX}	辅助电源	30	mA
I_{VCCINT}	内核电压	300	mA
Programmable Logic(PL)			
I_{VCCIO}	PL I/O 组电源，@V_{CCIO}=3.3V	15	mA
	PL I/O 组电源，@V_{CCIO}=2.5V	15	mA
	PL I/O 组电源，@V_{CCIO}=1.8V	15	mA
	PL I/O 组电源，@V_{CCIO}=1.5V	15	mA
$I_{VCCDPHY}$	MIPI DPHY-RX 电源	2	mA
Programmable Logic(PS)			
I_{VCCIO}	PS I/O 组电源，@V_{CCIO}=3.3V	15	mA
	PS I/O 组电源，@V_{CCIO}=2.5V	15	mA
	PS I/O 组电源，@V_{CCIO}=1.8V	15	mA
	PS DDR 组电源，@V_{CCIO}=1.5V	15	mA
	PS DDR 组电源，@V_{CCIO}=1.2V	15	mA

注：

1. 该表中的数值基于通用的推荐操作条件，高温下(Tj=85℃)使用典型器件测得，具体请参考功耗评估工具。
2. 典型值为空白器件，非加载 I/O 无输出电流负载，处于高阻状态下测量得到的电源电流。

3.1.5 上下电时序

DR1 器件有上下电时序要求，推荐上电顺序：V_{CCINT} ->V_{CCAUX}(V_{CCPLL})->V_{CCIO}，下电顺序与上电顺序相反。

如果不按照推荐顺序下电，DR1 器件 PL I/O 和 PS I/O 下电时，I/O 上面可能产生脉冲，这些脉冲不会影响器件寿命，当外围设备对产生的脉冲不敏感，则不要求下电顺序。



图 3-2 器件上电时序图

注：

1. POR 监测 JTAG 端口所在的 VCCIO*电平。

2. 电源上电过程中(PhaseRAMP)所有的 PL I/O 处于高阻,PS I/O 为弱上拉。

3. T_{POR} 最大为 49.2ms，T_{PROG} 最大值为 39.6ms。

4. PL 侧复位除了由 PROGRAMN 管脚控制外，还可以通过 PS 侧寄存器配置进行软复位。具体可参考《UG1214_安路科技 DR1 系列 FPSoC 产品说明书》。

3.1.6 I/O 管脚电容

表 3-7 器件管脚电容

Symbol	参 数	电容最大值	单 位
PL C_{PL}	PL I/O 宽电压管脚输入电容	8[1]	pF
PS C_{PS}	PS I/O 宽电压管脚输入电容	8[1]	pF
PS C_{DDR}	PS DDR I/O 宽电压管脚输入电容	4	pF

注：

1. 该测量值代表芯片 die 上管脚电容，不包括封装。

3.1.7 热插拔规格

表 3-8 热插拔规格(PL I/O 和 PS I/O)

Symbol	参 数	最 大	单 位
$I_{IOPIN(DC)}$	DC 电流，每个 I/O	350	uA
$I_{IOPIN(AC)}$	AC 电流，每个 I/O	15	mA

注：

1. DC 电流是在所有电源和 I/O 端口电平信号都不变化的情况下，测到输入或者流出 IO 的最大电流。

2. AC 电流是在电源变化或者 I/O 端口信号变化，且 I/O 端口信号变化 rise/fall time>=10ns 条件的情况下测到输入或者流出 I/O 的最大电流。如果 rise/fall time<10ns，$I_{IOPIN(AC)}$ =Cdv/dt,C 为 I/O 的负载电容，dv/dt 为 I/O 信号的 slew rate。rise/fall time 指信号变化从 10%～90%的时间，后同。

3.1.8 I/O 直流电气特性

表 3-9 IO 推荐基本操作条件(PL I/O)

Symbol	参 数	条 件	最小	典型	最大	单位
I_{IL}, I_{IH}	输入漏电电流	$0 \leqq V_I \leqq V_{CCIO}$	–	–	30	uA
I_{IH}	输入漏电电流	$V_{CCIO} \leqq V_I \leqq V_{CCIO}$+0.165	–	–	300	uA
V_{HYST}	Hysteresis for	V_{CCIO}=3.3V	–	300	–	mV

Symbol	参 数	条 件	最小	典型	最大	单位
	Schmitt Trigger Input	V_{CCIO}=2.5V	–	260	–	mV
		V_{CCIO}=1.8V	–	110	–	mV
		V_{CCIO}=1.5V	–	60	–	mV
I_{PU}	I/O 弱上拉电流	V_I=0V, V_{CCIO}=3.3V	93	–	192	uA
		V_I=0V, V_{CCIO}=2.5V	83	–	153	uA
		V_I=0V, V_{CCIO}=1.8V	63	–	112	uA
		V_I=0V, V_{CCIO}=1.5V	51	–	91	uA
I_{PD}	I/O 弱下拉电流	V_I=3.3V, V_{CCIO}=3.3V	128	–	204	uA
		V_I=2.5V, V_{CCIO}=2.5V	92	–	162	uA
		V_I=1.8V, V_{CCIO}=1.8V	67	–	118	uA
		V_I=1.5V, V_{CCIO}=1.5V	56	–	97	uA

表 3-10 IO 推荐基本操作条件(PS I/O)

Symbol	参 数	条 件	最 小	典 型	最 大	单位
I_{IL}, I_{IH}	输入漏电电流	$0 \leqq V_I \leqq V_{CCIO}$	–	–	30	uA
I_{IH}	输入漏电电流	$V_{CCIO} \leqq V_I \leqq 3.465$	–	–	300	uA
I_{PU}	I/O 弱上拉电流	V_I=0V, V_{CCIO}=3.3V	93	–	192	uA
		V_I=0V, V_{CCIO}=2.5V	83	–	153	uA
		V_I=0V, V_{CCIO}=1.8V	63	–	112	uA
I_{PD}	I/O 弱下拉电流	V_I=3.3V, V_{CCIO}=3.3V	128	–	204	uA
		V_I=2.5V, V_{CCIO}=2.5V	92	–	162	uA
		V_I=1.8V, V_{CCIO}=1.8V	67	–	118	uA

3.1.9 单端 I/O 直流电学特性

表 3-11 I/O 单端 I/O 标准规格(PL I/O)

标准	V_{IL} (V)		V_{IH} (V)		V_{OL} (V)	V_{OH} (V)	I_{OL}	I_{OH}
	最小	最大	最小	最大	最大	最小	(mA)	(mA)
LVCMOS33 LVTTL33	-0.3	0.8	2.0	VCCIO+0.165	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
							16	-16
LVCMOS25	-0.3	0.7	1.7	VCCIO+0.3	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
							16	-16

标准	V_{IL} (V)		V_{IH} (V)		V_{OL} (V)	V_{OH} (V)	I_{OL}	I_{OH}
	最小	最大	最小	最大	最大	最小	(mA)	(mA)
LVCMOS18	-0.3	0.35*VCCIO	0.65*VCCIO	VCCIO+0.3	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
							16	-16
LVCMOS15	-0.3	0.35*VCCIO	0.65*VCCIO	VCCIO+0.3	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
							16	-16
HSTL18_I	-0.3	VREF-0.1	VREF+0.1	VCCIO+0.3	0.4	VCCIO-0.4	8	-8

表 3-12 I/O 单端 I/O 标准规格(PS I/O)

标准	V_{IL} (V)		V_{IH} (V)		V_{OL} (V)	V_{OH} (V)	I_{OL}	I_{OH}
	最小	最大	最小	最大	最大	最小	(mA)	(mA)
LVCMOS33	-0.3	0.8	2.0	VCCIO+0.165	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
							16	-16
LVCMOS25	-0.3	0.7	1.7	VCCIO+0.3	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
							16	-16
LVCMOS18	-0.3	0.35*VCCIO	0.65*VCCIO	VCCIO+0.3	0.4	VCCIO-0.4	4	-4
							8	-8
							12	-12
							16	-16

表 3-13 MIPI I/O 单端 I/O 标准规格

标准	V_{IL} (V)		V_{IH} (V)		V_{OL} (V)	V_{OH} (V)	I_{OL}	I_{OH}
	最小	最大	最小	最大	最大	最小	(mA)	(mA)
LVCMOS18	-0.3	0.35*VCCIO	0.65*VCCIO	VCCIO+0.3	-	-	-	-
LVCMOS15	-0.3	0.35*VCCIO	0.65*VCCIO	VCCIO+0.3	-	-	-	-

3.1.10 差分 I/O 电学特性

表 3-14 LVDS 直流规格(PL I/O)

参 数	描 述	测试条件	最 小	典 型	最 大	单 位
V_{IP}, V_{IN}	输入电平	V_{CCIO}=2.5V	0.7	-	1.6	V
		V_{CCIO}=1.8V	0	-	1.1	V
V_{OH}	输出高电平	V_{CCIO}=2.5V	-	-	1.5	V
		V_{CCIO}=1.8V	-	-	1.1	V

参 数	描 述	测试条件	最 小	典 型	最 大	单 位
V_{OL}	输出低电平	V_{CCIO}=2.5V	0.7	–	–	V
		V_{CCIO}=1.8V	0.1	–	–	V
V_{ID}	输入差分摆幅	$\|V_{IP}-V_{IN}\|$, R_T = 100Ω	100	300	400	mV
V_{ICM}	输入共模电压	V_{CCIO}=2.5V	0.9	1.25	1.4	V
		V_{CCIO}=1.8V(内部 100Ω)	0.4	0.6	0.8	V
		V_{CCIO}=1.8V(外部 100Ω)	0.4	0.9	1.0	V
R_T	片内端接差分电阻	–	65	100	135	Ω
V_{OD}	标准差分输出摆幅	$\|V_{OP}-V_{ON}\|$, R_T=100Ω, V_{CCIO}=2.5V	200	350	400	mV
		$\|V_{OP}-V_{ON}\|$, R_T=100Ω, V_{CCIO}=1.8V	200	350	500	mV
V_{OCM}	输出共模电压	V_{CCIO}=2.5V	0.9	1.25	1.4	V
		V_{CCIO}=1.8V	0.3	0.6	0.8	V
I_{RT}	差分电阻电流限制	—	–	–	5	mA
V_{THD}	差分输入阈值	—	±100	–	–	mV

注：

1. V_{IP}, V_{IN} 为差分输入的 P 端和 N 端电压
2. V_{OH} 为单端输出的高电平电压
3. V_{OL} 为单端输出的低电平电压
4. V_{ID} 为输入差分摆幅(V_{IP}-V_{IN})
5. V_{ICM} 为输入的共模电压
6. V_{OD} 为输出差分摆幅(V_{OP}-V_{ON})
7. V_{OCM} 为输出的共模电压

表 3-15 MIPI I/O LVDS 规格

参 数	描 述	测试条件	最小	典型	最大	单位
V_{IP}, V_{IN}	MIPI LVDS18/25 输入电平	–	0.2	–	1.725	V
V_{ID}	MIPI LVDS18/25 输入差分摆幅	$\|V_{IP}-V_{IN}\|$, RT=100Ω	200	350	600	mV
V_{ICM}	MIPI LVDS18/25 输入共模电压	–	0.3	1.2	1.425	V
R_T	MIPI LVDS18/25 片内端接差分电阻	–	80	100	120	Ω

3.2 交流电气特性

本节提供 DR1 核心和周边模块的性能参数，时序参数及其典型值是常规的设计重要参数，也是器件的基本性能参数。这些参数反映了器件在最差条件下的实际性能。

3.2.1 时钟性能

表 3-16 最大时钟操作频率

时 钟	描述	性能		单位
		-2	-3	
GCLK	PL 全局时钟	628	565	MHz
IOCLK	PL I/O 时钟	680	612	MHz
LCLK	PL 本地时钟	375	338	MHz
MLCLK	PL 多区域时钟	680	612	MHz

表 3-17 时钟最大 skew

时钟 skew	描述	性能		单位
		-2	-3	
T_{GCLK}	PL 全局时钟	0.4	0.428	ns
T_{IOCLK}	PL I/O 时钟	0.04	0.04	ns
T_{LCLK}	PL 本地时钟	0.11	0.11	ns
T_{MLCLK}	PL 多区域时钟	0.17	0.17	ns

3.2.2 嵌入数字信号处理模块(DSP)性能

表 3-18 嵌入 DSP 规格

模式	性能	单位
With all register used	500	MHz
Multiply without MREG	303	MHz
Without ABREG	363	MHz
Without MREG and ABREG	259	MHz
Cascade	500	MHz
Without all reg	180	MHz
Logic without all reg	180	MHz

3.2.3 存储器模块(ERAM)性能

表 3-19 PL 侧存储器模块规格表

模式	性 能		单 位
	-2	-3	
Clk to dout (无寄存器模式)	1.8	2.0	ns
Clk to dout with ECC (无寄存器模式)	2.4	2.66	ns
Fmax (Write Disable Read)	500	450	MHz
Fmax (RBW-SDP)	380	342	MHz
Fmax(In ECC Mode)	390	351	MHz

3.2.4 PL PLL 性能

表 3-20 PL PLL 规格

参 数	描 述	最小	典型	最大	单位
F_{IN}	输入时钟频率	10	-	500	MHz
F_{PFD}	鉴频鉴相器(PFD)输入频率	10	-	500	MHz
F_{VCO}	锁相环内部振荡器频率范围	800	-	2000	MHz
F_{OUT}	输出时钟频率	6.25	-	1000	MHz
F_{INDUTY}	输入时钟占空比(10-49MHz)	25	-	75	%
	输入时钟占空比(50-199MHz)	30	-	70	%
	输入时钟占空比(200-399MHz)	35	-	65	%
	输入时钟占空比(400-499MHz)	40	-	60	%
	输入时钟占空比(>500MHz)	45	-	55	%
F_{PSCLK}	动态相位移动时钟	0.01	-	100	MHz
$T_{INJITTER}$[1]	输入时钟抖动，$f_{PFD} \geqq 20$ MHz	-	-	1000	ps p-p
	输入时钟抖动，$f_{PFD} < 20$ MHz	-	-	0.02	UI
$T_{OUTDUTY}$	输出占空比波动范围(用户设定值基础上波动)	45	-	55	%
T_{LOCK}[2]	PLL 锁定时间	-	-	250	us
T_{RST}	复位脉冲最小宽度	5	-	-	ns
F_{DRP}	动态配置时钟	-	-	100	MHz

注：

1. 参考时钟允许的最大输入抖动。为得到低抖动的输出时钟，必须提供干净的参考时钟。PLL 不会滤掉低频输入噪声，PLL 会滤掉部分高频输入噪声。

2. T_{LOCK}之后，在输出端得到稳定时钟。

3.2.5 温度检测性能

表 3-21 温度检测模块指标

描述	最小	典型	最大	单位
模块接口位宽	-	10	-	bits
温度精度	-	-	±5	℃
时钟频率	0.8	1	1.5	MHz
数据转换时间	-	-	20000	clock cycle
使能有效宽度(ENA)	1	-	-	clock cycle
时钟占空比	40	-	60	%

3.2.6 ADC 性能

表 3-22 ADC 性能

描述		最 小	典 型	最 大	单位
模块接口位宽		-	-	12	Bits
工作时钟		-	-	14	MHz
最高采样速率		-	-	1	MS/s
I/O 通道数量		-	-	17	对
ADC 输出数字位宽		-	-	12	bit
ADC 有效精度，专用通道		-	10	-	bit
ADC 有效精度，复用通道		-	10	-	bit
动态范围，专用通道	单端	0	-	V_{CCADC_VREFP}	V
	差分	$-V_{CCADC_VREFP}$		V_{CCADC_VREFP}	V
动态范围，复用通道	单端	0	-	1	V
	差分	-1	-	1	V
增益误差		-	±0.5	-	%FS
偏移误差		-	±1	-	%FS
Integral Non-Linearity(INL)，单端/差分		-	-	±2.2	LSB
Different Non-Linearity(DNL)，单端/差分		-0.95	-	1.7	LSB

注：

1. 如需要 ADC 高精度测量，需避免其他未进行采样的 ADC 复用通道作普通 I/O 使用，否则会影响以上指标。
2. 增益误差指ADC内核相对于其接收的基准电压。使用外部参考源时基准即为VREFP管脚上的电压。

3.2.7 I/O 接口性能

表 3-23 PL I/O 接口性能表(输入)

输入/输出标准	描 述	最 大	单 位
LVDS25	LVDS，V_{CCIO} = 2.5V	1250	Mbps
LVDS18	LVDS，V_{CCIO} = 1.8V	1250	Mbps
LVTTL33	LVTTL，V_{CCIO} = 3.3V	300	Mbps
LVCMOS33	LVCMOS，V_{CCIO} = 3.3V	300	Mbps
LVCMOS25	LVCMOS，V_{CCIO} = 2.5V	300	Mbps
LVCMOS18	LVCMOS，V_{CCIO} = 1.8V	300	Mbps
LVCMOS15	LVCMOS，V_{CCIO} = 1.5V	300	Mbps
HSTL18_I[1]	HSTL，V_{CCIO} = 1.8V	300	Mbps
MIPI DPHY-RX	LP，V_{CCDPHY}=0.95V	10	Mbps
	HS，V_{CCDPHY}=0.95V	2500	Mbps
	LVDS，V_{CCDPHY}=0.95V	1500	Mbps
	LVCMOS[2]	300	Mbps

注：

1. 上述 I/O 标准能否工作在最高频率需要以实际软件中的 Timing Report 为准。
2. 如果 MIPI DPHY-RX 的相关 I/O 作为 LVCMOS 输入时，V_{CCDPHY} 电源可悬空。

表 3-24 PL I/O 接口性能表(输出)

输入/输出标准	描 述	最 大	单 位
LVDS25	LVDS, V_{CCIO} = 2.5V	1250	Mbps
LVDS18	LVDS, V_{CCIO} = 1.8V	1250	Mbps
LVDS33_E	ELVDS, V_{CCIO} =3.3V	300	Mbps
LVDS25_E	ELVDS, V_{CCIO} = 2.5V	300	Mbps
LVPECL33_E	LVPECL, Emulated, V_{CCIO} = 3.3V	300	Mbps
LVPECL25_E	LVPECL, Emulated, V_{CCIO} = 2.5V	300	Mbps
LVTTL33	LVTTL, V_{CCIO} = 3.3V	300	Mbps
LVCMOS33	LVCMOS, V_{CCIO} = 3.3V	300	Mbps
LVCMOS25	LVCMOS, V_{CCIO} = 2.5V	300	Mbps
LVCMOS18	LVCMOS, V_{CCIO} = 1.8V	300	Mbps
LVCMOS15	LVCMOS, V_{CCIO} = 1.5V	300	Mbps
HSTL18_I[1]	HSTL, V_{CCIO} = 1.8V	300	Mbps
MIPI DPHY-RX	LP Lane0，V_{CCDPHY}=0.95V	10	Mbps

注：

1. 上述 I/O 标准能否工作在最高频率需要实际软件中的 Timing Report 为准。

表 3-25 PS I/O 接口性能表(输入)

输入/输出标准	描 述	最	单
LVCMOS33	LVCMOS, V_{CCIO} = 3.3	300	Mbps
LVCMOS25	LVCMOS, V_{CCIO} = 2.5	300	Mbps
LVCMOS18	LVCMOS, V_{CCIO} = 1.8V	300	Mbps

注：

1. 上述 I/O 标准能否工作在最高频率需要以实际软件中的 Timing Report 为准。

表 3-26 PS I/O 接口性能表(输出)

输入/输出标准	描 述	最 大	单 位
LVCMOS33	LVCMOS, V_{CCIO} = 3.3V	300	Mbps
LVCMOS25	LVCMOS, V_{CCIO} = 2.5V	300	Mbps
LVCMOS18	LVCMOS, V_{CCIO} = 1.8V	300	Mbps

注：

1. 上述 I/O 标准能否工作在最高频率需要实际软件中的 Timing Report 为准。

3.2.8 配置模块

表 3-27 配置性能

下载模式	最 小	典 型	最 大	单 位
JTAG[1, 2]	—	—	40	MHz
ECC[3]	—	—	11	MHz

注：

1. JTAG 模式回读时，最高频率为 11MHz。
2. 软件中可选的最高频率位 12MHz，用其他下载器或接口模拟 JTAG 进行加载时，最高可支持 40MHz。
3. ECC 的工作频率频率与 OSC 精度相关；OSC 中心频率为 266MHz，精度约±40%。

3.3 PS 电气特性

3.3.1 SoC 性能

表 3-28 APU 性能

CPU Frequency Range	Clock Ratio	描述	性能		单位
			-2	-3	
FCPU_621_MAX	6：2：1	Maximum CPU clock frequency	1000	800	MHz
FCPU_421_MAX	4：2：1	Maximum CPU clock frequency	1000	800	MHz
FCPU_221_MAX[1]	2：2：1	Maximum CPU clock frequency	500	400	MHz

注：

1. 在 BootROM 启动阶段，最大支持 333MHz。

表 3-29 RPU 性能

CPU Frequency Range	Clock Ratio	描述	性能	单位
FCPU_421_MAX	4：2：1	Maximum CPU clock frequency	800	MHz
FCPU_221_MAX[1]	2：2：1	Maximum CPU clock frequency	400	MHz

注：

1. 在 BootROM 启动阶段，最大支持 333MHz。

表 3-30 NPU 性能

Symbol	描述	最小	典型	最大	单位
Frequency Range	NPU 频率	-	400	-	MHz
Tera-Operations/second	算力	-	0.4	-	TOPS

表 3-31 JPU 性能

Symbol	描述	最小	典型	最大	单位
Frequency Range	JPU 频率	-	333	-	MHz

表 3-32 OCM 性能

Symbol	描述	最小	典型	最大	单位
Frequency Range	OCM 频率	-	400	500[1]	MHz

注：

1. 在 FCPU_421_MAX 工作频率 1000MHz 的应用场景下 OCM 最大支持 500MHz。

3.3.2 CLOCK

表 3-33 系统参考时钟性能

Symbol	描述	最小	典型	最大	单位
$T_{DCPSCLK}$	PS_CLK duty cycle	40	-	60	%
$T_{RFPSCLK}$	PS_CLK rise and fall time	-	-	6	ns
T_{PSCLK}	PS_CLK frequency	25	-	50	MHz

3.3.3 PS PLL

表 3-34 PS PLL 性能

Symbol	描述	最小	典型	最大	单位
F_{OUT}	PS PLL 输出时钟频率	PS_CLK	-	1000	MHz

3.3.4 PS RESET

表 3-35 PS Reset Assertion Timing

Symbol	描述	最小	典型	最大	单位
T_{PSPOR}	PS 上电复位 PORN 的脉冲宽度	100	-	-	us
T_{PSRST}	PS 系统复位 SRSTN 的脉冲宽度	10	-	-	system cycle

3.3.5 NAND

表 3-36 NAND 接口性能

Symbol	描述	最小	最大	单位
$NAND_{databandwidth}$	Data Bandwidth(x8)	-	33.33	MB/s
$F_{NAND_REF_CLK}$	NAND reference clock frequency	-	100	MHz

3.3.6 Direct Memory Access

表 3-37 DMA Controller 性能

Symbol	描述	最小	典型	最大	单位
Data width	AXI	-	-	128	bits
	AHB	-	-	32	bits
Peripheral interface number	AXI	-	-	4	-
	AHB	-	-	16	-
Channel number	AXI	-	-	8	-
	AHB	-	-	8	-

3.3.7 PS-PL 交互接口性能

表 3-38 PS-PL 接口性能

Symbol		最 小	典 型	最 大	单位
Frequency Range	ACP Port(DR1M)	-	-	200	MHz
	FAHB Port(DR1V)	-	-	200	MHz
	HP Port	-	-	200	MHz
	GPM Port	-	-	200	MHz
	GPS Port	-	-	200	MHz
Data Width	ACP Port(DR1M)	-	64	-	bit
	FAHB Port(DR1V)	-	32	-	bit
	HP Port	32	64	-	bit
	GPM Port	-	32	-	bit
	GPS Port	-	32	-	bit

3.3.8 USB 接口性能

表 3-39 USB 接口性能

Symbol	描述	最小	典型	最大	单位
USB	Speed Mode，LS	-	-	1.5	Mbps
	Speed Mode，FS	-	-	12	Mbps
	Speed Mode，HS	-	-	480	Mbps
	Endpoint	-	-	16	个

注：

1. USB0 和 USB1 的路径延时不同。

3.3.9 GBE 接口性能

表 3-40 GBE 接口性能

Symbol		最 小	典 型	最 大	单 位
Data Bandwidth	RGMII	10	–	1000	Mbps
	GMII	10	–	1000	Mbps
	MII	10	–	100	Mbps
frequency range	PTP internal model	–	–	100	MHz
	PTP external model	–	–	50	MHz
frequency range	MDIO	–	2.5	–	MHz
RGMII_TX_CLK transmit clock frequency		–	–	125	MHz
RGMII_RX_CLK receive clock frequency		–	–	125	MHz
Ethernet reference clock frequency[1]		–	–	125	MHz

注：

1. RGMII 模式下驱动 GBE 内部 DFF 的时钟。

3.3.10 SD4.2/SDIO/eMMC5.1 性能指标

表 3-41 SD4.2/SDIO/eMMC5.1 接口性能

Symbol			最 小	典 型	最 大	单位
Speed	SD4.2/SDIO 口速率		0	–	25	MB/s
	eMMC 接口速率		0	–	50	MB/s
$F_{SD_SDIO_EMMC}$	Frequency Range		–	–	50	MHz
Data width	SD4.2/SDIO		–	–	4	bit
	eMMC5.1	SDMMC0	–	–	8	bit
		SDMMC1	–	–	4	bit
SD device clock duty cycle			–	50	–	%
$T_{SDHSCKO}$	Clock to output delay, all outputs		–	9.6	–	ns
$T_{SDHSDCK}$	Input setup time, all inputs		–	8.8	–	ns
$T_{SDHSCKD}$	Input hold time, all inputs		–	11.6	–	ns
$F_{SD_REF_CLK}$	SD reference clock frequency		–	–	100	MHz
$F_{SDIDCLK}$	Clock frequency in identification mode		–	–	400	KHz
F_{SDSCLK}	Standard mode SD device clock frequency		0	–	25	MHz

3.3.11 I2C 接口性能

表 3-42 I2C 接口性能

Symbol	描述	最 小	典 型	最 大	单 位
Fast Mode					
$T_{DCI2CFCLK}$	SCL duty cycle	–	50	–	%
$F_{I2CFCLK}$	fast mode frequency	–	400	–	KHz
Standard Mode					
$T_{DCI2CFCLK}$	SCL duty cycle	–	50	–	–
$F_{I2CFCLK}$	standard mode frequency	–	100	–	KHz

3.3.12 SPI 接口性能

表 3-43 SPI 接口性能 [1]

Symbol	描述	最小	典型	最大	单位
Master Mode					
$T_{DCMSPICLK}$	SPI clock duty cycle	–	50	–	%
$T_{PSIOCLK}$	PS IO frequency rang	$F_{SPI_REF_CLK}$/65534	–	50	MHz
$T_{PLIOCLK}$	PL IO frequency rang	$F_{SPI_REF_CLK}$/65534	–	25	MHz
$T_{MSPICKO}$	data output delay for SPI{0,1}_MOSI and SPI{0,1}_SS	–	2.2	–	ns
$T_{MSPIDCK}$	input data setup time for SPI{0,1}_MISO	–	5	–	ns
$T_{MSPICKD}$	input data hold time for SPI{0,1}_MISO	–	10.6	–	ns
$T_{MSPISSCLK}$	Slave select asserted to first active clock edge	1	–	–	$F_{SPI_REF_CLK}$
$T_{MSPICLKSS}$	Last active clock edge to slave select deasserted	0.5	–	–	$F_{SPI_REF_CLK}$
$F_{SPI_REF_CLK}$	SPI reference clock frequency	–	–	200	MHz
F_{MSPI_CLK}	SPI master mode device clock frequency	–	–	5	MHz

注：

1. 测试条件，LVCMOS33，Fast slew rate, 8 mA drive strength。

3.3.13 QSPI 接口性能

表 3-44 Quad-SPI 接口特性[1]

Symbol	描述	最小	典型	最大	单位
Memory Size		-	-	2x128	MB
$F_{QSPI_REF_CLK}$	QSPI reference clock frequency	-	-	333	MHz
F_{QSPI}	QSPI frequency range	$F_{QSPI_REF_CLK}$/65534	-	83	MHz
$T_{DCQSPICLK2}$	QSPI clock duty cycle	-	50	-	—
$T_{QSPICKO2}$	data output delay	-	3.2	-	ns
$T_{QSPIDCK2}$	input data setup time	-	3.4	-	ns
$T_{QSPICKD2}$	input data hold time	-	8.4	-	ns
$T_{QSPISSCLK2}$	Slave select asserted to next clock edge	-	8	-	$F_{QSPI_REF_CLK}$
$T_{QSPICLKSS2}$	Clock edge to slave select deasserted	-	15.2	-	$F_{QSPI_REF_CLK}$

注：

1. 测试条件，LVCMOS33，Fast slew rate，16mA drive strength。

3.3.14 CAN 接口性能

表 3-45 CAN 接口性能

Symbol	描述	最小	典型	最大	单位
CAN FD					
Bit rates		0.125	-	5	Mb/s
$F_{CAN_REF_CLK}$	Internally sourced CAN reference clock frequency	-	-	80	MHz
CAN 2.0					
Bit rates		0.125	-	1	Mb/s
$F_{CAN_REF_CLK}$	Internally sourced CAN reference clock frequency	-	-	80	MHz

3.3.15 UART 接口性能

表 3-46 UART 接口性能

Symbol	描述	最 小	典 型	最 大	单 位
$BAUD_{TXMAX}$	Maximum transmit baud rate	-	-	1	Mb/s
$BAUD_{RXMAX}$	Maximum receive baud rate	-	-	1	Mb/s
$F_{UART_REF_CLK}$	UART reference clock frequency	-	-	50	MHz

3.3.16 GPIO 接口性能

表 3-47 GPIO 接口性能

Symbol	描述	最 小	典 型	最 大	单 位
$T_{PWGPIOH}$	Input high pulse width	20 x 1/cpu1x	-	-	us
$T_{PWGPIOL}$	Input low pulse width	20 x 1/cpu1x	-	-	us

3.3.17 定时器

表 3-48 Timer 性能[1]

Symbol	描述	最 小	典 型	最 大	单 位
Timer Count(TC)					
$T_{PWTCOCLK}$	TC output clock pulse width	2x1/cpu1x	-	-	ns
T_{TCOCLK}	TC output clock frequency	-	-	cpu1x/4	MHz
$T_{TCICLKH}$	TC input clock high pulse width	1/cpu1x	-	-	ns
$T_{TCICLKL}$	TC input clock low pulse width	1/cpu1x	-	-	ns
T_{TCICLK}	TC input clock frequency	-	-	50	MHz
Watchdog Timer					
F_{WDTCLK}	Watchdog timer input clock frequency	-	-	25	MHz

注：

1. 以上时序都基于理想的外部输入时钟。实际设计中应考虑外部输入时钟抖动影响。

3.3.18 高速外部存储接口

表 3-49 高速外部存储器接口

Symbol	模式	最 小	典 型	最 大	单位
Frequency Range[1]	DDR3/DDR3L	-	-	1333	Mbps
	DDR4	-	-	1333	Mbps
Memory size	DDR3/DDR3L/DDR4	-	2	-	GB
Data Width	DDR3/DDR3L/DDR4	8	-	32	bit

3.3.19 PS BOOT

表 3-50 PS BOOT 规格

下载模式	模式	最 小	典 型	最 大	单 位
PCAP	—	—	—	100	MHz

4 管脚和封装

4.1 IO 命名规则

表 4-1 管脚命名规则

<table>
<tr><th>说明</th><th colspan="2">通用 IO</th><th>差分 IO</th><th colspan="2">复用 IO</th></tr>
<tr><td>命名规则 1
没有对应
功能则为
空白</td><td colspan="5"> 
</td></tr>
<tr><td rowspan="2">示例</td><td colspan="5">(1) IO_R3P_32,HSWAPEN：此管脚为复用 I/O，同时为真差分端口，在封装的 R(right)位置，是编号为 3 的差分对管脚的 P 端，位于 BANK32，具有 HSWAPEN 的复用功能。</td></tr>
<tr><td colspan="5">(2) IO_L0_11：此管脚是通用 I/O，在封装的 L(left)位置，是编号为 0 的非差分对管脚，位于 BANK11。</td></tr>
<tr><th>说明</th><th>PS</th><th>功能</th><th colspan="3">Pin 名称</th></tr>
<tr><td>命名规则 2
没有对应
功能则为
空白</td><td colspan="5"> 
</td></tr>
<tr><td rowspan="2">示例</td><td colspan="5">(1) PS_IO17_201：PS I/O 管脚，编号 17，在 BANK201。</td></tr>
<tr><td colspan="5">(2) PS_DDR_VREF0_202：PS DDR VREF0 管脚，在 BANK202。</td></tr>
</table>

说明	功能		
命名规则 3			
示例	(1)PROGRAMN_0：此管脚是配置专用 IO,在 BANK0。		
	(2)VCCIO_11：BANK11 的供电管脚		
Pin 名称	GND	空白功能管脚(NC)	核心供电管脚
命名规则 4			
示例	(1)GND：电源供电负极，芯片 0 电平参考管脚。		
	(2)NC：空白功能管脚。		
	(3)VCCINT：FPGA 核心供电管脚。		
	(4)VCCAUX：FPGA 辅助电路的供电电源管脚。		

4.2 管脚定义和规则

表 4-2 管脚定义和规则

管脚功能描述		
功能名称	输入/输出	功能描述
电源管脚		
VCCINT	—	内部核心模块电源
VCCAUX	—	辅助电源
VCCIO	—	I/O 组电源
VCCADC	—	ADC 模拟电源
VCCPLL_PS	—	PS PLL 电源
VCCDPHY	—	MIPI DPHY-RX 电源
GNDADC	—	ADC 模拟地
GND	—	电源地
JTAG 配置相关管脚		
TDO	专用 I/O，输出	JTAG 指令和数据串行输出，TDO 由 TCK 下降沿驱动。只有在 TAP 处于 SHIFTIR 和 SHIFTDR 时，TDO 输出数据才有效。
TMS	专用 I/O，输入	Test Mode Select 该管脚和 TCK 共同决定 TAP 状态机，TAP 状态机在 TCK 上升沿产生变化。
TDI	专用 I/O，输入	JTAG 指令和数据串行输入，TDI 由 TCK 下降沿驱动，在 JTAG 总线内部，由上升沿进行采样并完成串并转换。只有在 TAP 处于 SHIFTIR 或 SHIFTDR 状态时，TDI 数据才会被采样。
TCK	专用 I/O，输入	JTAG 时钟输入。需要通过 4.7K 电阻上拉。
HSWAPEN	复用功能，输入	控制 PL 侧用户 I/O 管脚在配置过程中状态 HSWAPEN=0，用户 I/O 管脚在配置过程中为弱上拉状态 HSWAPEN=1，用户 I/O 处于高阻态。
PROGRAMN	专用 I/O，输入	配置逻辑复位信号，低电平有效。 PROGRAMN 管脚需要通过连接 1 个 4.7K 欧姆的电阻上拉到 VCCIO_0。
DONE	专用 I/O，输出	配置完成管脚，高电平有效。 DONE 管脚需要通过连接 1 个 4.7K 欧姆的电阻上拉到 VCCIO_0。
INITN	专用 I/O，输入/输出	配置初始化管脚，高电平有效。 当 FPGA 处于复位状态时，INITN 为低电平； 当 FPGA 处于初始化过程或者检测到配置错误时，配置模块也将拉低 INITN 管脚； 当检测到 PROGRAMN 管脚拉高后，FPGA 开始启动初始化过程，在初始化完成后，INITN 将变成高电平。在初始化未完成前，用户可以拉低 INITN 来延迟初始化过程； 初始化过程完成后，FPGA 开始下载码流数据到内部配置 RAM。 INITN 管脚需要通过连接 1 个 4.7K 欧姆的电阻上拉到 VCCIO_0。

管脚功能描述		
PS 相关管脚		
PS_IOxx_xxx	输入/输出	PS 输入输出 IO
PS_CLK_200	输入	PS 外部时钟输入
PS_PORN_200	输入	PS 上电复位端口，低有效
PS_SRSTN_201	输入	PS 系统复位端口，低有效
PS_I02	输入	JTAG 链模式选择
PS_I03～PS_I05	输入	JTAG/NAND/QSPI/SD/eMMC Boot 模式选择
PS_I06	输入	PS PLL 使能
PS_I07～PS_I08	输入	PS I/O BANK 电压模式选择
PS DDR 相关管脚		
PS_DDR_CKP PS_DDR_CKN	专用 I/O，输出	时钟信号
PS_DDR_RSTN	专用 I/O，输出	复位信号，通过 4.7K 欧姆电阻下拉到 GND
PS_DDR_CKE	专用 I/O，输出	时钟使能
PS_DDR_CSN	专用 I/O，输出	片选信号
PS_DDR_ODT	专用 I/O，输出	ODT 使能
PS_DDR_A16_RASN PS_DDR_A15_CASN PS_DDR_A14_WEN	专用 I/O，输出	DDR3 时为命令控制信号 DDR4 时为命令控制和地址复用
PS_DDR_BAxx	专用 I/O，输出	Bank 地址信号
PS_DDR_BG0_BA	专用 I/O，输出	DDR3 时为 Bank 地址信号 DDR4 时为 Bank Group 地址信号
PS_DDR_Axx	专用 I/O，输出	地址信号
PS_DDR_DQSPxx PS_DDR_DQSNxx	专用 I/O，输入/输出	DDR DQS 数据选通
PS_DDR_DQxx	专用 I/O，输入/输出	数据信号
PS_DDR_DMxx	专用 I/O，输出	数据字节掩码
PS_DDR_VREFxx	功能管脚	参考电压
PS_DDR_VRPxx	功能管脚	阻抗校准(ZQ)参考电阻，不使用时可悬空
其他		
GCLKIOT0～ GCLKIOT3	复用功能，输入/输出	全局时钟 True PAD0～3 端口
GCLKIOC0～	复用功	全局时钟 Comp PAD0～3 端口

管脚功能描述		
GCLKIOC3	能，输入/输出	
RSV_R2GND	输入	必须下拉，建议通过 4.7K 电阻接 GND
RSV_NC	输入	必须通过 4.7K 电阻上拉到电源
NC	—	建议悬空
ADC 相关		
ADC0N～ADC15N[1]	输入	ADC 复用模拟输入 N 端
ADC0P～ADC15P[1]	输入	ADC 复用模拟输入 P 端
VP_0	输入	ADC 专用模拟输入 N 端
VN_0	输入	ADC 专用模拟输入 P 端
VREFN_0	输入	ADC 模块参考电压(N 端)，该管脚必须接到 GNDADC
VREFP_0	输入	ADC 模块参考电压(P 端)，外部参考源
TS 相关		
DR1 器件温度检测模块未引出模拟管脚。		

注：

1. ADC 共享通道对应的 I/O(ADC0P/N～ADC15P/N)可作复用 I/O 输入端口使用，且当其工作在 LVCMOS 电平模式时，有以下注意事项(LVDS 电平模式不涉及)：

   a） 单一接口功能单元(例如 QSPI)应用中，ADC 复用 I/O 和其他 PL I/O 不可混用。

   b） 如对 clock duyt 敏感，ADC 复用 I/O 的接口频率需要低于 30MHz。

   c） 对端器件的驱动要求使用 FAST 配置或 slew rate > 3.3V/ns。

4.3 GEG484 管脚信息

编号	BANK	GEG484 引脚说明
F7	200	PS_CLK_200
B5	200	PS_PORN_200
E6	200	PS_IO15_200
B6	200	PS_IO14_200
A6	200	PS_IO13_200
C5	200	PS_IO12_200
B4	200	PS_IO11_200
G7	200	PS_IO10_200
C4	200	PS_IO9_200
E5	200	PS_IO8_200
D5	200	PS_IO7_200
A4	200	PS_IO6_200
A3	200	PS_IO5_200
E4	200	PS_IO4_200
F6	200	PS_IO3_200
A2	200	PS_IO2_200
A1	200	PS_IO1_200
G6	200	PS_IO0_200

编号	BANK	GEG484 引脚说明
F3	202	PS_DDR_RSTN_202
G4	202	PS_DDR_ACT_A14_202
F4	202	PS_DDR_A13_202
H4	202	PS_DDR_A12_202
G5	202	PS_DDR_A11_202
J3	202	PS_DDR_A10_202
H5	202	PS_DDR_A9_202
J5	202	PS_DDR_A8_202
J6	202	PS_DDR_A7_202
J7	202	PS_DDR_A6_202
K5	202	PS_DDR_A5_202
K6	202	PS_DDR_A4_202
L4	202	PS_DDR_A3_202
M7	202	PS_DDR_BG1_VRP2_202
N4	202	PS_DDR_CKP_202
N5	202	PS_DDR_CKN_202
K4	202	PS_DDR_A2_202
M5	202	PS_DDR_A1_202
M4	202	PS_DDR_A0_202
M6	202	PS_DDR_BG0_BA2_202
L6	202	PS_DDR_BA1_202
L7	202	PS_DDR_BA0_202
P5	202	PS_DDR_ODT_202
P6	202	PS_DDR_CSN_202
V3	202	PS_DDR_CKE_202
R4	202	PS_DDR_A14_WEN_202
P3	202	PS_DDR_A15_CASN_202
R5	202	PS_DDR_A16_RASN_202
H7	202	PS_DDR_VREF0_202

编号	BANK	GEG484 引脚说明	编号	BANK	GEG484 引脚说明
E9	201	PS_IO17_201	A8	201	PS_IO20_201
E10	201	PS_IO19_201	A14	201	PS_IO22_201
F11	201	PS_IO21_201	B7	201	PS_IO24_201
E11	201	PS_IO23_201	A13	201	PS_IO26_201
F12	201	PS_IO25_201	A12	201	PS_IO28_201
D7	201	PS_IO27_201	A11	201	PS_IO30_201
E8	201	PS_IO29_201	C7	201	PS_IO32_201
F9	201	PS_IO31_201	B12	201	PS_IO34_201
G13	201	PS_IO33_201	A9	201	PS_IO36_201
F14	201	PS_IO35_201	B14	201	PS_IO37_201
F13	201	PS_IO38_201	C13	201	PS_IO39_201
E14	201	PS_IO40_201	C8	201	PS_IO41_201
D8	201	PS_IO42_201	B11	201	PS_IO43_201
E13	201	PS_IO44_201	B9	201	PS_IO45_201
D12	201	PS_IO46_201	B10	201	PS_IO47_201
D11	201	PS_IO48_201	C14	201	PS_IO49_201
D13	201	PS_IO50_201	C10	201	PS_IO51_201
D10	201	PS_IO52_201	C12	201	PS_IO53_201
C9	201	PS_SRSTN_201	D6	201	PS_IO16_201
A7	201	PS_IO18_201			

编号	BANK	GEG484 引脚说明	编号	BANK	GEG484 引脚说明
D1	203	PS_DDR_DQ0_203	M1	203	PS_DDR_DQ16_203
C3	203	PS_DDR_DQ1_203	T3	203	PS_DDR_DQ17_203
B2	203	PS_DDR_DQ2_203	N3	203	PS_DDR_DQ18_203
D3	203	PS_DDR_DQ3_203	T1	203	PS_DDR_DQ19_203
B1	203	PS_DDR_DM0_203	P1	203	PS_DDR_DM2_203
C2	203	PS_DDR_DQSP0_203	N2	203	PS_DDR_DQSP2_203
D2	203	PS_DDR_DQSN0_203	P2	203	PS_DDR_DQSN2_203
E3	203	PS_DDR_DQ4_203	R3	203	PS_DDR_DQ20_203
E1	203	PS_DDR_DQ5_203	T2	203	PS_DDR_DQ21_203
F2	203	PS_DDR_DQ6_203	M2	203	PS_DDR_DQ22_203
F1	203	PS_DDR_DQ7_203	R1	203	PS_DDR_DQ23_203
G2	203	PS_DDR_DQ8_203	AA3	203	PS_DDR_DQ24_203
G1	203	PS_DDR_DQ9_203	U1	203	PS_DDR_DQ25_203
L1	203	PS_DDR_DQ10_203	AA1	203	PS_DDR_DQ26_203
L2	203	PS_DDR_DQ11_203	U2	203	PS_DDR_DQ27_203
H3	203	PS_DDR_DM1_203	AA2	203	PS_DDR_DM3_203
H2	203	PS_DDR_DQSP1_203	V2	203	PS_DDR_DQSP3_203
J2	203	PS_DDR_DQSN1_203	W2	203	PS_DDR_DQSN3_203
L3	203	PS_DDR_DQ12_203	W1	203	PS_DDR_DQ28_203
K1	203	PS_DDR_DQ13_203	Y3	203	PS_DDR_DQ29_203
J1	203	PS_DDR_DQ14_203	W3	203	PS_DDR_DQ30_203
K3	203	PS_DDR_DQ15_203	Y1	203	PS_DDR_DQ31_203
N7	203	PS_DDR_VRP3_203	P7	203	PS_DDR_VREF1_203

编号	BANK	GEG484 引脚说明	编号	BANK	GEG484 引脚说明
R7	11	IO_L0_11	Y6	11	IO_L13P_11,GCLKIOT1
V10	11	IO_L1P_11	Y5	11	IO_L13N_11,GCLKIOC1
V9	11	IO_L1N_11	AA7	11	IO_L14P_11,GCLKIOT0
V8	11	IO_L2P_11	AA6	11	IO_L14N_11,GCLKIOC0
W8	11	IO_L2N_11	AB2	11	IO_L15P_11
W11	11	IO_L3P_11	AB1	11	IO_L15N_11
W10	11	IO_L3N_11	AB5	11	IO_L16P_11
V12	11	IO_L4P_11	AB4	11	IO_L16N_11
W12	11	IO_L4N_11	AB7	11	IO_L17P_11
U12	11	IO_L5P_11	AB6	11	IO_L17N_11
U11	11	IO_L5N_11	Y4	11	IO_L18P_11
U10	11	IO_L6P_11	AA4	11	IO_L18N_11
U9	11	IO_L6N_11	R6	11	IO_L19P_11
AA12	11	IO_L7P_11	T6	11	IO_L19N_11
AB12	11	IO_L7N_11	T4	11	IO_L20P_11
AA11	11	IO_L8P_11	U4	11	IO_L20N_11
AB11	11	IO_L8N_11	V5	11	IO_L21P_11
AB10	11	IO_L9P_11	V4	11	IO_L21N_11
AB9	11	IO_L9N_11	U6	11	IO_L22P_11
Y11	11	IO_L10P_11	U5	11	IO_L22N_11
Y10	11	IO_L10N_11	V7	11	IO_L23P_11
AA9	11	IO_L11P_11,GCLKIOT3	W7	11	IO_L23N_11
AA8	11	IO_L11N_11,GCLKIOC3	W6	11	IO_L24P_11
Y9	11	IO_L12P_11,GCLKIOT2	W5	11	IO_L24N_11
Y8	11	IO_L12N_11,GCLKIOC2	U7	11	IO_L25_11

编号	BANK	GEG484 引脚说明	编号	BANK	GEG484 引脚说明
U19	31	IO_R0_31	W17	31	IO_R13P_31,GCLKIOT1
T21	31	IO_R1P_31	W18	31	IO_R13N_31,GCLKIOC1
U21	31	IO_R1N_31	W16	31	IO_R14P_31,GCLKIOT0
T22	31	IO_R2P_31	Y16	31	IO_R14N_31,GCLKIOC0
U22	31	IO_R2N_31	U15	31	IO_R15P_31
V22	31	IO_R3P_31	U16	31	IO_R15N_31
W22	31	IO_R3N_31	U17	31	IO_R16P_31
W20	31	IO_R4P_31	V17	31	IO_R16N_31
W21	31	IO_R4N_31	AA17	31	IO_R17P_31
U20	31	IO_R5P_31	AB17	31	IO_R17N_31
V20	31	IO_R5N_31	AA16	31	IO_R18P_31
V18	31	IO_R6P_31	AB16	31	IO_R18N_31
V19	31	IO_R6N_31	V14	31	IO_R19P_31
AA22	31	IO_R7P_31	V15	31	IO_R19N_31
AB22	31	IO_R7N_31	V13	31	IO_R20P_31
AA21	31	IO_R8P_31	W13	31	IO_R20N_31
AB21	31	IO_R8N_31	W15	31	IO_R21P_31
Y20	31	IO_R9P_31	Y15	31	IO_R21N_31
Y21	31	IO_R9N_31	Y14	31	IO_R22P_31
AB19	31	IO_R10P_31	AA14	31	IO_R22N_31
AB20	31	IO_R10N_31	Y13	31	IO_R23P_31
Y19	31	IO_R11P_31,GCLKIOT3	AA13	31	IO_R23N_31
AA19	31	IO_R11N_31,GCLKIOC3	AB14	31	IO_R24P_31
Y18	31	IO_R12P_31,GCLKIOT2	AB15	31	IO_R24N_31
AA18	31	IO_R12N_31,GCLKIOC2	U14	31	IO_R25_31

编号	BANK	GEG484 引脚说明	编号	BANK	GEG484 引脚说明
H15	32	IO_R0_32	M19	32	IO_R13P_32, GCLKIOT1
J15	32	IO_R1P_32	M20	32	IO_R13N_32, GCLKIOC1
K15	32	IO_R1N_32	N19	32	IO_R14P_32, GCLKIOT0
J16	32	IO_R2P_32	N20	32	IO_R14N_32, GCLKIOC0
J17	32	IO_R2N_32	M21	32	IO_R15P_32
K16	32	IO_R3P_32, HSWAPEN	M22	32	IO_R15N_32
L16	32	IO_R3N_32	N22	32	IO_R16P_32
L17	32	IO_R4P_32	P22	32	IO_R16N_32
M17	32	IO_R4N_32	R20	32	IO_R17P_32
N17	32	IO_R5P_32	R21	32	IO_R17N_32
N18	32	IO_R5N_32	P20	32	IO_R18P_32
M15	32	IO_R6P_32	P21	32	IO_R18N_32
M16	32	IO_R6N_32	N15	32	IO_R19P_32
J18	32	IO_R7P_32	P15	32	IO_R19N_32
K18	32	IO_R7N_32	P17	32	IO_R20P_32
J21	32	IO_R8P_32	P18	32	IO_R20N_32
J22	32	IO_R8N_32	T16	32	IO_R21P_32
J20	32	IO_R9P_32	T17	32	IO_R21N_32
K21	32	IO_R9N_32	R19	32	IO_R22P_32
L21	32	IO_R10P_32	T19	32	IO_R22N_32
L22	32	IO_R10N_32	R18	32	IO_R23P_32
K19	32	IO_R11P_32, GCLKIOT3	T18	32	IO_R23N_32
K20	32	IO_R11N_32, GCLKIOC3	P16	32	IO_R24P_32
L18	32	IO_R12P_32, GCLKIOT2	R16	32	IO_R24N_32
L19	32	IO_R12N_32, GCLKIOC2	R15	32	IO_R25_32

编号	BANK	GEG484 引脚说明	编号	BANK	GEG484 引脚说明
H17	33	IO_R0_33	B19	33	IO_R13P_33, GCLKIOT1
F16	33	IO_R1P_33, ADC0P	B20	33	IO_R13N_33, GCLKIOC1
E16	33	IO_R1N_33, ADC0N	D20	33	IO_R14P_33, GCLKIOT0, ADC4P
D16	33	IO_R2P_33, ADC8P	C20	33	IO_R14N_33, GCLKIOC0, ADC4N
D17	33	IO_R2N_33, ADC8N	A21	33	IO_R15P_33, ADC12P
E15	33	IO_R3P_33, ADC1P	A22	33	IO_R15N_33, ADC12N
D15	33	IO_R3N_33, ADC1N	D22	33	IO_R16P_33
G15	33	IO_R4P_33	C22	33	IO_R16N_33
G16	33	IO_R4N_33	E21	33	IO_R17P_33, ADC5P
F18	33	IO_R5P_33, ADC9P	D21	33	IO_R17N_33, ADC5N
E18	33	IO_R5N_33, ADC9N	B21	33	IO_R18P_33, ADC13P
G17	33	IO_R6P_33	B22	33	IO_R18N_33, ADC13N
F17	33	IO_R6N_33	H19	33	IO_R19P_33
C15	33	IO_R7P_33, ADC2P	H20	33	IO_R19N_33
B15	33	IO_R7N_33, ADC2N	G19	33	IO_R20P_33, ADC6P
B16	33	IO_R8P_33, ADC10P	F19	33	IO_R20N_33, ADC6N
B17	33	IO_R8N_33, ADC10N	E19	33	IO_R21P_33, ADC14P
A16	33	IO_R9P_33, ADC3P	E20	33	IO_R21N_33, ADC14N
A17	33	IO_R9N_33, ADC3N	G20	33	IO_R22P_33, ADC7P
A18	33	IO_R10P_33, ADC11P	G21	33	IO_R22N_33, ADC7N
A19	33	IO_R10N_33, ADC11N	F21	33	IO_R23P_33
C17	33	IO_R11P_33, GCLKIOT3	F22	33	IO_R23N_33
C18	33	IO_R11N_33, GCLKIOC3	H22	33	IO_R24P_33, ADC15P
D18	33	IO_R12P_33, GCLKIOT2	G22	33	IO_R24N_33, ADC15N
C19	33	IO_R12N_33, GCLKIOC2	H18	33	IO_R25_33

编号	BANK	GEG484 引脚说明	编号	BANK	GEG484 引脚说明
G11	0	TCK_0	AA10	11	VCCIO_11
G12	0	TMS_0	AB3	11	VCCIO_11
G14	0	TDO_0	T5	11	VCCIO_11
H13	0	TDI_0	U8	11	VCCIO_11
T14	0	INITN_0	V11	11	VCCIO_11
T11	0	PROGRAMN_0	W4	11	VCCIO_11
T13	0	RSV_NC	Y7	11	VCCIO_11
T12	0	DONE_0	AA20	31	VCCIO_31
K11	0	VCCADC_0	AB13	31	VCCIO_31
L12	0	VREFN_0	U18	31	VCCIO_31
M11	0	VREFP_0	V21	31	VCCIO_31
L11	0	VP_0	W14	31	VCCIO_31
M12	0	VN_0	Y17	31	VCCIO_31
R12	0	VCCIO_0	K17	32	VCCIO_32
K12	0	GNDADC_0	L20	32	VCCIO_32
			N16	32	VCCIO_32
			P19	32	VCCIO_32
			R22	32	VCCIO_32
			T15	32	VCCIO_32
			A20	33	VCCIO_33
			C16	33	VCCIO_33
			D19	33	VCCIO_33
			E22	33	VCCIO_33
			F15	33	VCCIO_33
			G18	33	VCCIO_33
			H21	33	VCCIO_33

编号	BANK	GEG484 引脚说明	编号	BANK	GEG484 引脚说明
B3	200	VCCIO_200	H10	200	VCCPLL_PS
C6	200	VCCIO_200	H11	99	VCCINT
A10	201	VCCIO_201	J10	99	VCCINT
B13	201	VCCIO_201	P13	99	VCCINT
D9	201	VCCIO_201	N14	99	VCCINT
E12	201	VCCIO_201	M13	99	VCCINT
E2	203	VCCIO_203	L14	99	VCCINT
F5	203	VCCIO_203	K13	99	VCCINT
H1	203	VCCIO_203	J14	99	VCCINT
J4	203	VCCIO_203	J12	99	VCCINT
K7	203	VCCIO_203	R14	99	VCCINT
M3	203	VCCIO_203	P9	97	VCCAUX
N6	203	VCCIO_203	M9	97	VCCAUX
R2	203	VCCIO_203	K9	97	VCCAUX
V1	203	VCCIO_203	T9	97	VCCAUX
F8	–	RSV_R2GND	N8	99	VCCINT
G10	–	RSV_R2GND	L8	99	VCCINT
N12	–	NC	J8	99	VCCINT
N11	–	NC	H9	99	VCCINT
G9	–	NC	G8	99	VCCINT
T7	–	NC	R8	99	VCCINT
T10	–	NC	P11	97	VCCAUX
T8	–	NC	N10	97	VCCAUX
			L10	97	VCCAUX
			R10	97	VCCAUX

编号	BANK	GEG484 引脚说明	编号	BANK	GEG484 引脚说明
Y22	–	GND	K14	–	GND
Y12	–	GND	K10	–	GND
Y2	–	GND	K8	–	GND
W19	–	GND	K2	–	GND
W9	–	GND	J19	–	GND
V16	–	GND	J13	–	GND
V6	–	GND	J11	–	GND
U13	–	GND	J9	–	GND
U3	–	GND	H16	–	GND
T20	–	GND	H14	–	GND
R17	–	GND	H12	–	GND
R13	–	GND	H8	–	GND
R11	–	GND	H6	–	GND
R9	–	GND	G3	–	GND
P14	–	GND	F20	–	GND
P12	–	GND	F10	–	GND
P10	–	GND	E17	–	GND
P8	–	GND	E7	–	GND
P4	–	GND	D14	–	GND
N21	–	GND	D4	–	GND
N13	–	GND	C21	–	GND
N9	–	GND	C11	–	GND
N1	–	GND	C1	–	GND
M18	–	GND	B18	–	GND
M14	–	GND	B8	–	GND
M10	–	GND	AB18	–	GND
M8	–	GND	AB8	–	GND
L15	–	GND	AA15	–	GND
L13	–	GND	AA5	–	GND
L9	–	GND	A15	–	GND
L5	–	GND	A5	–	GND
K22	–	GND			

4.4 MEG484 管脚信息

编号	BANK	MEG484 引脚说明	编号	BANK	MEG484 引脚说明
F7	200	PS_CLK_200	M4	202	PS_DDR_A0_202
G6	200	PS_I00_200	M5	202	PS_DDR_A1_202
A1	200	PS_I01_200	K4	202	PS_DDR_A2_202
A2	200	PS_I02_200	L4	202	PS_DDR_A3_202
F6	200	PS_I03_200	K6	202	PS_DDR_A4_202
E4	200	PS_I04_200	K5	202	PS_DDR_A5_202
A3	200	PS_I05_200	J7	202	PS_DDR_A6_202
A4	200	PS_I06_200	J6	202	PS_DDR_A7_202
D5	200	PS_I07_200	J5	202	PS_DDR_A8_202
E5	200	PS_I08_200	H5	202	PS_DDR_A9_202
C4	200	PS_I09_200	J3	202	PS_DDR_A10_202
G7	200	PS_I010_200	G5	202	PS_DDR_A11_202
B4	200	PS_I011_200	H4	202	PS_DDR_A12_202
C5	200	PS_I012_200	F4	202	PS_DDR_A13_202
A6	200	PS_I013_200	R4	202	PS_DDR_A14_WEN_202
B6	200	PS_I014_200	P3	202	PS_DDR_A15_CASN_202
E6	200	PS_I015_200	R5	202	PS_DDR_A16_RASN_202
B5	200	PS_PORN_200	G4	202	PS_DDR_ACT_A14_202
			N4	202	PS_DDR_CKP_202
			N5	202	PS_DDR_CKN_202
			V3	202	PS_DDR_CKE_202
			L7	202	PS_DDR_BA0_202
			L6	202	PS_DDR_BA1_202
			M6	202	PS_DDR_BG0_BA2_202
			M7	202	PS_DDR_BG1_VRP2_202
			P6	202	PS_DDR_CSN_202
			P5	202	PS_DDR_ODT_202
			F3	202	PS_DDR_RSTN_202
			H7	202	PS_DDR_VREF0_202

编号	BANK	MEG484 引脚说明	编号	BANK	MEG484 引脚说明
F8	201	RSV_R2GND	F14	201	PS_IO35_201
D6	201	PS_IO16_201	A9	201	PS_IO36_201
E9	201	PS_IO17_201	B14	201	PS_IO37_201
A7	201	PS_IO18_201	F13	201	PS_IO38_201
E10	201	PS_IO19_201	C13	201	PS_IO39_201
A8	201	PS_IO20_201	E14	201	PS_IO40_201
F11	201	PS_IO21_201	C8	201	PS_IO41_201
A14	201	PS_IO22_201	D8	201	PS_IO42_201
E11	201	PS_IO23_201	B11	201	PS_IO43_201
B7	201	PS_IO24_201	E13	201	PS_IO44_201
F12	201	PS_IO25_201	B9	201	PS_IO45_201
A13	201	PS_IO26_201	D12	201	PS_IO46_201
D7	201	PS_IO27_201	B10	201	PS_IO47_201
A12	201	PS_IO28_201	D11	201	PS_IO48_201
E8	201	PS_IO29_201	C14	201	PS_IO49_201
A11	201	PS_IO30_201	D13	201	PS_IO50_201
F9	201	PS_IO31_201	C10	201	PS_IO51_201
C7	201	PS_IO32_201	D10	201	PS_IO52_201
G13	201	PS_IO33_201	C12	201	PS_IO53_201
B12	201	PS_IO34_201	C9	201	PS_SRSTN_201

编号	BANK	MEG484 引脚说明	编号	BANK	MEG484 引脚说明
D1	203	PS_DDR_DQ0_203	T3	203	PS_DDR_DQ17_203
C3	203	PS_DDR_DQ1_203	N3	203	PS_DDR_DQ18_203
B2	203	PS_DDR_DQ2_203	T1	203	PS_DDR_DQ19_203
D3	203	PS_DDR_DQ3_203	P1	203	PS_DDR_DM2_203
B1	203	PS_DDR_DM0_203	N2	203	PS_DDR_DQSP2_203
C2	203	PS_DDR_DQSP0_203	P2	203	PS_DDR_DQSN2_203
D2	203	PS_DDR_DQSN0_203	R3	203	PS_DDR_DQ20_203
E3	203	PS_DDR_DQ4_203	T2	203	PS_DDR_DQ21_203
E1	203	PS_DDR_DQ5_203	M2	203	PS_DDR_DQ22_203
F2	203	PS_DDR_DQ6_203	R1	203	PS_DDR_DQ23_203
F1	203	PS_DDR_DQ7_203	AA3	203	PS_DDR_DQ24_203
G2	203	PS_DDR_DQ8_203	U1	203	PS_DDR_DQ25_203
G1	203	PS_DDR_DQ9_203	AA1	203	PS_DDR_DQ26_203
L1	203	PS_DDR_DQ10_203	U2	203	PS_DDR_DQ27_203
L2	203	PS_DDR_DQ11_203	AA2	203	PS_DDR_DM3_203
H3	203	PS_DDR_DM1_203	V2	203	PS_DDR_DQSP3_203
H2	203	PS_DDR_DQSP1_203	W2	203	PS_DDR_DQSN3_203
J2	203	PS_DDR_DQSN1_203	W1	203	PS_DDR_DQ28_203
L3	203	PS_DDR_DQ12_203	Y3	203	PS_DDR_DQ29_203
K1	203	PS_DDR_DQ13_203	W3	203	PS_DDR_DQ30_203
J1	203	PS_DDR_DQ14_203	Y1	203	PS_DDR_DQ31_203
K3	203	PS_DDR_DQ15_203	P7	203	PS_DDR_VREF1_203
M1	203	PS_DDR_DQ16_203	N7	203	PS_DDR_VRP3_203

编号	BANK	MEG484 引脚说明	编号	BANK	MEG484 引脚说明
R7	11	IO_L0_11	Y6	11	IO_L13P_11,GCLKIOT1
V10	11	IO_L1P_11	Y5	11	IO_L13N_11,GCLKIOC1
V9	11	IO_L1N_11	AA7	11	IO_L14P_11,GCLKIOT0
V8	11	IO_L2P_11	AA6	11	IO_L14N_11,GCLKIOC0
W8	11	IO_L2N_11	AB2	11	IO_L15P_11
W11	11	IO_L3P_11	AB1	11	IO_L15N_11
W10	11	IO_L3N_11	AB5	11	IO_L16P_11
V12	11	IO_L4P_11	AB4	11	IO_L16N_11
W12	11	IO_L4N_11	AB7	11	IO_L17P_11
U12	11	IO_L5P_11	AB6	11	IO_L17N_11
U11	11	IO_L5N_11	Y4	11	IO_L18P_11
U10	11	IO_L6P_11	AA4	11	IO_L18N_11
U9	11	IO_L6N_11	R6	11	IO_L19P_11
AA12	11	IO_L7P_11	T6	11	IO_L19N_11
AB12	11	IO_L7N_11	T4	11	IO_L20P_11
AA11	11	IO_L8P_11	U4	11	IO_L20N_11
AB11	11	IO_L8N_11	V5	11	IO_L21P_11
AB10	11	IO_L9P_11	V4	11	IO_L21N_11
AB9	11	IO_L9N_11	U6	11	IO_L22P_11
Y11	11	IO_L10P_11	U5	11	IO_L22N_11
Y10	11	IO_L10N_11	V7	11	IO_L23P_11
AA9	11	IO_L11P_11,GCLKIOT3	W7	11	IO_L23N_11
AA8	11	IO_L11N_11,GCLKIOC3	W6	11	IO_L24P_11
Y9	11	IO_L12P_11,GCLKIOT2	W5	11	IO_L24N_11
Y8	11	IO_L12N_11,GCLKIOC2	U7	11	IO_L25_11

编号	BANK	MEG484 引脚说明	编号	BANK	MEG484 引脚说明
K11	0	VCCADC_0	W13	31	IO_R0P_31
K12	0	GNDADC_0	Y13	31	IO_R0N_31
L12	0	VREFN_0	U14	31	IO_R1P_31
M11	0	VREFP_0	V13	31	IO_R1N_31
L11	0	VP_0	V14	31	IO_R2P_31
M12	0	VN_0	W15	31	IO_R2N_31
G10	0	RSV_R2GND	U15	31	IO_R3P_31
G11	0	TCK_0	V15	31	IO_R3N_31
G12	0	TMS_0	U17	31	IO_R4P_31
G14	0	TDO_0	U16	31	IO_R4N_31
H13	0	TDI_0	W17	31	IO_R5P_31,GCLKIOT0
T14	0	INITN_0	W16	31	IO_R5N_31,GCLKIOC0
T11	0	PROGRAMN_0	W18	31	IO_R6P_31,GCLKIOT1
T13	0	RSV_NC	V17	31	IO_R6N_31,GCLKIOC1
T12	0	DONE_0	U19	31	IO_R7P_31,GCLKIOT2
			V20	31	IO_R7N_31,GCLKIOC2
			V19	31	IO_R8P_31,GCLKIOT3
			V18	31	IO_R8N_31,GCLKIOC3
			U20	31	IO_R9P_31
			U21	31	IO_R9N_31
			V22	31	IO_R10P_31
			U22	31	IO_R10N_31
			T22	31	IO_R11P_31
			T21	31	IO_R11N_31

编号	BANK	MEG484 引脚说明	编号	BANK	MEG484 引脚说明
H15	32	IO_R0_32	M19	32	IO_R13P_32, GCLKIOT1
J15	32	IO_R1P_32	M20	32	IO_R13N_32, GCLKIOC1
K15	32	IO_R1N_32	N19	32	IO_R14P_32, GCLKIOT0
J16	32	IO_R2P_32	N20	32	IO_R14N_32, GCLKIOC0
J17	32	IO_R2N_32	M21	32	IO_R15P_32
K16	32	IO_R3P_32, HSWAPEN	M22	32	IO_R15N_32
L16	32	IO_R3N_32	N22	32	IO_R16P_32
L17	32	IO_R4P_32	P22	32	IO_R16N_32
M17	32	IO_R4N_32	R20	32	IO_R17P_32
N17	32	IO_R5P_32	R21	32	IO_R17N_32
N18	32	IO_R5N_32	P20	32	IO_R18P_32
M15	32	IO_R6P_32	P21	32	IO_R18N_32
M16	32	IO_R6N_32	N15	32	IO_R19P_32
J18	32	IO_R7P_32	P15	32	IO_R19N_32
K18	32	IO_R7N_32	P17	32	IO_R20P_32
J21	32	IO_R8P_32	P18	32	IO_R20N_32
J22	32	IO_R8N_32	T16	32	IO_R21P_32
J20	32	IO_R9P_32	T17	32	IO_R21N_32
K21	32	IO_R9N_32	R19	32	IO_R22P_32
L21	32	IO_R10P_32	T19	32	IO_R22N_32
L22	32	IO_R10N_32	R18	32	IO_R23P_32
K19	32	IO_R11P_32, GCLKIOT3	T18	32	IO_R23N_32
K20	32	IO_R11N_32, GCLKIOC3	P16	32	IO_R24P_32
L18	32	IO_R12P_32, GCLKIOT2	R16	32	IO_R24N_32
L19	32	IO_R12N_32, GCLKIOC2	R15	32	IO_R25_32

编号	BANK	MEG484 引脚说明	编号	BANK	MEG484 引脚说明
H17	33	IO_R0_33	B19	33	IO_R13P_33, GCLKIOT1
F16	33	IO_R1P_33, ADC0P	B20	33	IO_R13N_33, GCLKIOC1
E16	33	IO_R1N_33, ADC0N	D20	33	IO_R14P_33, GCLKIOT0, ADC4P
D16	33	IO_R2P_33, ADC8P	C20	33	IO_R14N_33, GCLKIOC0, ADC4N
D17	33	IO_R2N_33, ADC8N	A21	33	IO_R15P_33, ADC12P
E15	33	IO_R3P_33, ADC1P	A22	33	IO_R15N_33, ADC12N
D15	33	IO_R3N_33, ADC1N	D22	33	IO_R16P_33
G15	33	IO_R4P_33	C22	33	IO_R16N_33
G16	33	IO_R4N_33	E21	33	IO_R17P_33, ADC5P
F18	33	IO_R5P_33, ADC9P	D21	33	IO_R17N_33, ADC5N
E18	33	IO_R5N_33, ADC9N	B21	33	IO_R18P_33, ADC13P
G17	33	IO_R6P_33	B22	33	IO_R18N_33, ADC13N
F17	33	IO_R6N_33	H19	33	IO_R19P_33
C15	33	IO_R7P_33, ADC2P	H20	33	IO_R19N_33
B15	33	IO_R7N_33, ADC2N	G19	33	IO_R20P_33, ADC6P
B16	33	IO_R8P_33, ADC10P	F19	33	IO_R20N_33, ADC6N
B17	33	IO_R8N_33, ADC10N	E19	33	IO_R21P_33, ADC14P
A16	33	IO_R9P_33, ADC3P	E20	33	IO_R21N_33, ADC14N
A17	33	IO_R9N_33, ADC3N	G20	33	IO_R22P_33, ADC7P
A18	33	IO_R10P_33, ADC11P	G21	33	IO_R22N_33, ADC7N
A19	33	IO_R10N_33, ADC11N	F21	33	IO_R23P_33
C17	33	IO_R11P_33, GCLKIOT3	F22	33	IO_R23N_33
C18	33	IO_R11N_33, GCLKIOC3	H22	33	IO_R24P_33, ADC15P
D18	33	IO_R12P_33, GCLKIOT2	G22	33	IO_R24N_33, ADC15N
C19	33	IO_R12N_33, GCLKIOC2	H18	33	IO_R25_33

编号	BANK	MEG484 引脚说明	编号	BANK	MEG484 引脚说明
AA21	DPHY0	I_0P_DPHY0,CKP_0	H10	-	VCCPLL_PS
AB21	DPHY0	I_0N_DPHY0,CKN_0	H11	-	VCCINT
Y21	DPHY0	I_1P_DPHY0,DP0_0	J10	-	VCCINT
AA22	DPHY0	I_1N_DPHY0,DN0_0	P13	-	VCCINT
AA20	DPHY0	I_2P_DPHY0,DP1_0	N14	-	VCCINT
AB20	DPHY0	I_2N_DPHY0,DN1_0	M13	-	VCCINT
W21	DPHY0	I_3P_DPHY0,DP2_0	L14	-	VCCINT
Y22	DPHY0	I_3N_DPHY0,DN2_0	K13	-	VCCINT
AA19	DPHY0	I_4P_DPHY0,DP3_0	J14	-	VCCINT
AB19	DPHY0	I_4N_DPHY0,DN3_0	J12	-	VCCINT
AA16	DPHY1	I_5P_DPHY1,CKP_1	R14	-	VCCINT
AB16	DPHY1	I_5N_DPHY1,CKN_1	N8	-	VCCINT
AA17	DPHY1	I_6P_DPHY1,DP0_1	L8	-	VCCINT
AB17	DPHY1	I_6N_DPHY1,DN0_1	J8	-	VCCINT
AA15	DPHY1	I_7P_DPHY1,DP1_1	H9	-	VCCINT
AB15	DPHY1	I_7N_DPHY1,DN1_1	G8	-	VCCINT
AA18	DPHY1	I_8P_DPHY1,DP2_1	R8	-	VCCINT
AB18	DPHY1	I_8N_DPHY1,DN2_1	P9	-	VCCAUX
AA14	DPHY1	I_9P_DPHY1,DP3_1	M9	-	VCCAUX
AB14	DPHY1	I_9N_DPHY1,DN3_1	K9	-	VCCAUX
Y15	DPHY	VCCDPHY	T9	-	VCCAUX
Y17	DPHY	VCCDPHY	P11	-	VCCAUX
AA13	DPHY	VCCDPHY	N10	-	VCCAUX
Y19	DPHY	VCCDPHY	L10	-	VCCAUX
			R10	-	VCCAUX
			R12	0	VCCIO_0
			AA10	11	VCCIO_11
			AB3	11	VCCIO_11
			T5	11	VCCIO_11
			U8	11	VCCIO_11
			V11	11	VCCIO_11
			W4	11	VCCIO_11
			Y7	11	VCCIO_11

编号	BANK	MEG484 引脚说明	编号	BANK	MEG484 引脚说明
U18	31	VCCIO_31	Y12	-	GND
W14	31	VCCIO_31	Y2	-	GND
W19	31	VCCIO_31	W9	-	GND
K17	32	VCCIO_32	V16	-	GND
L20	32	VCCIO_32	V6	-	GND
N16	32	VCCIO_32	U13	-	GND
P19	32	VCCIO_32	U3	-	GND
R22	32	VCCIO_32	T20	-	GND
T15	32	VCCIO_32	R17	-	GND
A20	33	VCCIO_33	R13	-	GND
C16	33	VCCIO_33	R11	-	GND
D19	33	VCCIO_33	R9	-	GND
E22	33	VCCIO_33	P14	-	GND
F15	33	VCCIO_33	P12	-	GND
G18	33	VCCIO_33	P10	-	GND
H21	33	VCCIO_33	P8	-	GND
B3	200	VCCIO_200	P4	-	GND
C6	200	VCCIO_200	N21	-	GND
A10	201	VCCIO_201	N13	-	GND
B13	201	VCCIO_201	N9	-	GND
D9	201	VCCIO_201	N1	-	GND
E12	201	VCCIO_201	M18	-	GND
E2	203	VCCIO_203	M14	-	GND
F5	203	VCCIO_203	M10	-	GND
H1	203	VCCIO_203	M8	-	GND
J4	203	VCCIO_203	L15	-	GND
K7	203	VCCIO_203	L13	-	GND
M3	203	VCCIO_203	L9	-	GND
N6	203	VCCIO_203	L5	-	GND
R2	203	VCCIO_203	K22	-	GND
V1	203	VCCIO_203	K14	-	GND

编号	BANK	MEG484 引脚说明
K8	–	GND
K2	–	GND
J19	–	GND
J13	–	GND
J11	–	GND
J9	–	GND
H16	–	GND
H14	–	GND
H12	–	GND
H8	–	GND
H6	–	GND
G3	–	GND
F20	–	GND
F10	–	GND
E17	–	GND
E7	–	GND
D14	–	GND
D4	–	GND
C21	–	GND
C11	–	GND
C1	–	GND
B18	–	GND

编号	BANK	MEG484 引脚说明
B8	–	GND
AB8	–	GND
AA5	–	GND
A15	–	GND
A5	–	GND
W22	–	GND
W20	–	GND
AB22	–	GND
Y20	–	GND
Y18	–	GND
Y16	–	GND
Y14	–	GND
AB13	–	GND
V21	–	GND
K10	–	GND
N12	–	NC
N11	–	NC
G9	–	NC
T7	–	NC
T10	–	NC
T8	–	NC

4.5 GEG400 管脚信息

编号	BANK	GEG400 引脚说明	编号	BANK	GEG400 引脚说明
R11	0	DONE_0	V5	11	IO_L0_11
R10	0	INITN_0	V6	11	IO_L1P_11
L6	0	PROGRAMN_0	W6	11	IO_L1N_11
M6	0	RSV_NC_0	V11	11	IO_L2P_11
F10	0	RSV_R2GND_0	V10	11	IO_L2N_11
F9	0	TCK_0	Y12	11	IO_L3P_11
G6	0	TDI_0	Y13	11	IO_L3N_11
F6	0	TDO_0	T5	11	IO_L4P_11
J6	0	TMS_0	U5	11	IO_L4N_11
L10	0	VN_0	W11	11	IO_L5P_11
K9	0	VP_0	Y11	11	IO_L5N_11
K10	0	VREFN_0	U9	11	IO_L6P_11
L9	0	VREFP_0	U8	11	IO_L6N_11
J9	0	VCCADC_0	W10	11	IO_L7P_11
J10	0	GNDADC_0	W9	11	IO_L7N_11
			V8	11	IO_L8P_11
			W8	11	IO_L8N_11
			Y9	11	IO_L9P_11,GCLKIOT0
			Y8	11	IO_L9N_11,GCLKIOC0
			Y7	11	IO_L10P_11,GCLKIOT1
			Y6	11	IO_L10N_11,GCLKIOC1
			T9	11	IO_L11P_11,GCLKIOT2
			U10	11	IO_L11N_11,GCLKIOC2
			U7	11	IO_L12P_11,GCLKIOT3
			V7	11	IO_L12N_11,GCLKIOC3

编号	BANK	GEG400 引脚说明	编号	BANK	GEG400 引脚说明
T19	32	IO_R0_32	U18	32	IO_R13P_32, GCLKIOT2
P15	32	IO_R1P_32	U19	32	IO_R13N_32, GCLKIOC2
P16	32	IO_R1N_32	U14	32	IO_R14P_32, GCLKIOT3
N17	32	IO_R2P_32	U15	32	IO_R14N_32, GCLKIOC3
P18	32	IO_R2N_32	V15	32	IO_R15P_32
W18	32	IO_R3P_32	W15	32	IO_R15N_32
W19	32	IO_R3N_32	T16	32	IO_R16P_32
V17	32	IO_R4P_32	U17	32	IO_R16N_32
V18	32	IO_R4N_32	W14	32	IO_R17P_32
T17	32	IO_R5P_32	Y14	32	IO_R17N_32
R18	32	IO_R5N_32	Y16	32	IO_R18P_32
R16	32	IO_R6P_32	Y17	32	IO_R18N_32
R17	32	IO_R6N_32	P14	32	IO_R19P_32
V16	32	IO_R7P_32	R14	32	IO_R19N_32
W16	32	IO_R7N_32	T14	32	IO_R20P_32
Y18	32	IO_R8P_32	T15	32	IO_R20N_32
Y19	32	IO_R8N_32	V12	32	IO_R21P_32
V20	32	IO_R9P_32	W13	32	IO_R21N_32
W20	32	IO_R9N_32	U13	32	IO_R22P_32, HSWAPEN
T20	32	IO_R10P_32	V13	32	IO_R22N_32
U20	32	IO_R10N_32	T12	32	IO_R23P_32
N20	32	IO_R11P_32, GCLKIOT0	U12	32	IO_R23N_32
P20	32	IO_R11N_32, GCLKIOC0	T11	32	IO_R24P_32
N18	32	IO_R12P_32, GCLKIOT1	T10	32	IO_R24N_32
P19	32	IO_R12N_32, GCLKIOC1	R19	32	IO_R25_32

编号	BANK	GEG400 引脚说明	编号	BANK	GEG400 引脚说明
J15	33	IO_R0_33	K17	33	IO_R13P_33, GCLKIOT2
K16	33	IO_R1P_33, ADC15P	K18	33	IO_R13N_33, GCLKIOC2
J16	33	IO_R1N_33, ADC15N	L16	33	IO_R14P_33, GCLKIOT3
M14	33	IO_R2P_33	L17	33	IO_R14N_33, GCLKIOC3
M15	33	IO_R2N_33	K19	33	IO_R15P_33, ADC11P
L14	33	IO_R3P_33, ADC7P	J19	33	IO_R15N_33, ADC11N
L15	33	IO_R3N_33, ADC7N	L19	33	IO_R16P_33, ADC3P
N15	33	IO_R4P_33, ADC14P	L20	33	IO_R16N_33, ADC3N
N16	33	IO_R4N_33, ADC14N	M17	33	IO_R17P_33, ADC10P
K14	33	IO_R5P_33, ADC6P	M18	33	IO_R17N_33, ADC10N
J14	33	IO_R5N_33, ADC6N	M19	33	IO_R18P_33, ADC2P
H15	33	IO_R6P_33	M20	33	IO_R18N_33, ADC2N
G15	33	IO_R6N_33	F16	33	IO_R19P_33
G19	33	IO_R7P_33, ADC13P	F17	33	IO_R19N_33
G20	33	IO_R7N_33, ADC13N	E18	33	IO_R20P_33, ADC9P
J20	33	IO_R8P_33, ADC5P	E19	33	IO_R20N_33, ADC9N
H20	33	IO_R8N_33, ADC5N	D19	33	IO_R21P_33
G17	33	IO_R9P_33	D20	33	IO_R21N_33
G18	33	IO_R9N_33	E17	33	IO_R22P_33, ADC1P
F19	33	IO_R10P_33, ADC12P	D18	33	IO_R22N_33, ADC1N
F20	33	IO_R10N_33, ADC12N	B19	33	IO_R23P_33, ADC8P
J18	33	IO_R11P_33, GCLKIOT0, ADC4P	A20	33	IO_R23N_33, ADC8N
H18	33	IO_R11N_33, GCLKIOC0, ADC4N	C20	33	IO_R24P_33, ADC0P
H16	33	IO_R12P_33, GCLKIOT1	B20	33	IO_R24N_33, ADC0N
H17	33	IO_R12N_33, GCLKIOC1	G14	33	IO_R25_33

编号	BANK	GEG400 引脚说明	编号	BANK	GEG400 引脚说明
E7	200	PS_CLK_200	N2	202	PS_DDR_A0_202
E6	200	PS_I00_200	K2	202	PS_DDR_A1_202
A7	200	PS_I01_200	M3	202	PS_DDR_A2_202
B8	200	PS_I02_200	K3	202	PS_DDR_A3_202
D6	200	PS_I03_200	M4	202	PS_DDR_A4_202
B7	200	PS_I04_200	L1	202	PS_DDR_A5_202
A6	200	PS_I05_200	L4	202	PS_DDR_A6_202
A5	200	PS_I06_200	K4	202	PS_DDR_A7_202
D8	200	PS_I07_200	K1	202	PS_DDR_A8_202
D5	200	PS_I08_200	J4	202	PS_DDR_A9_202
B5	200	PS_I09_200	F5	202	PS_DDR_A10_202
E9	200	PS_I010_200	G4	202	PS_DDR_A11_202
C6	200	PS_I011_200	E4	202	PS_DDR_A12_202
D9	200	PS_I012_200	D4	202	PS_DDR_A13_202
E8	200	PS_I013_200	M5	202	PS_DDR_A14_WEN_202
C5	200	PS_I014_200	P5	202	PS_DDR_A15_CASN_202
C8	200	PS_I015_200	P4	202	PS_DDR_A16_RASN_202
C7	200	PS_PORN_200	N1	202	PS_DDR_CSN_202
			N3	202	PS_DDR_CKE_202
			L2	202	PS_DDR_CKP_202
			M2	202	PS_DDR_CKN_202
			L5	202	PS_DDR_BA0_202
			R4	202	PS_DDR_BA1_202
			J5	202	PS_DDR_BG0_BA2_202
			G5	202	PS_DDR_BG1_VRP2_202
			F4	202	PS_DDR_ACT_A14_202
			N5	202	PS_DDR_ODT_202
			B4	202	PS_DDR_RSTN_202

编号	BANK	GEG400 引脚说明	编号	BANK	GEG400 引脚说明
A19	201	PS_IO16_201	A11	201	PS_IO36_201
E14	201	PS_IO17_201	A10	201	PS_IO37_201
B18	201	PS_IO18_201	E13	201	PS_IO38_201
D10	201	PS_IO19_201	C18	201	PS_IO39_201
A17	201	PS_IO20_201	D14	201	PS_IO40_201
F14	201	PS_IO21_201	C17	201	PS_IO41_201
B17	201	PS_IO22_201	E12	201	PS_IO42_201
D11	201	PS_IO23_201	A9	201	PS_IO43_201
A16	201	PS_IO24_201	F13	201	PS_IO44_201
F15	201	PS_IO25_201	B15	201	PS_IO45_201
A15	201	PS_IO26_201	D16	201	PS_IO46_201
D13	201	PS_IO27_201	B14	201	PS_IO47_201
C16	201	PS_IO28_201	B12	201	PS_IO48_201
C13	201	PS_IO29_201	C12	201	PS_IO49_201
C15	201	PS_IO30_201	B13	201	PS_IO50_201
E16	201	PS_IO31_201	B9	201	PS_IO51_201
A14	201	PS_IO32_201	C10	201	PS_IO52_201
D15	201	PS_IO33_201	C11	201	PS_IO53_201
A12	201	PS_IO34_201	B10	201	PS_SRSTN_201
F12	201	PS_IO35_201	E11	201	RSV_R2GND_201

编号	BANK	GEG400 引脚说明
C3	203	PS_DDR_DQ0_203
B3	203	PS_DDR_DQ1_203
A2	203	PS_DDR_DQ2_203
A4	203	PS_DDR_DQ3_203
A1	203	PS_DDR_DM0_203
C2	203	PS_DDR_DQSP0_203
B2	203	PS_DDR_DQSN0_203
D3	203	PS_DDR_DQ4_203
D1	203	PS_DDR_DQ5_203
C1	203	PS_DDR_DQ6_203
E1	203	PS_DDR_DQ7_203
E2	203	PS_DDR_DQ8_203
E3	203	PS_DDR_DQ9_203
G3	203	PS_DDR_DQ10_203
H3	203	PS_DDR_DQ11_203
F1	203	PS_DDR_DM1_203
G2	203	PS_DDR_DQSP1_203
F2	203	PS_DDR_DQSN1_203
J3	203	PS_DDR_DQ12_203
H2	203	PS_DDR_DQ13_203
H1	203	PS_DDR_DQ14_203
J1	203	PS_DDR_DQ15_203
P1	203	PS_DDR_DQ16_203

编号	BANK	GEG400 引脚说明
P3	203	PS_DDR_DQ17_203
R3	203	PS_DDR_DQ18_203
R1	203	PS_DDR_DQ19_203
T1	203	PS_DDR_DM2_203
R2	203	PS_DDR_DQSP2_203
T2	203	PS_DDR_DQSN2_203
T4	203	PS_DDR_DQ20_203
U4	203	PS_DDR_DQ21_203
U2	203	PS_DDR_DQ22_203
U3	203	PS_DDR_DQ23_203
V1	203	PS_DDR_DQ24_203
Y3	203	PS_DDR_DQ25_203
W1	203	PS_DDR_DQ26_203
Y4	203	PS_DDR_DQ27_203
Y1	203	PS_DDR_DM3_203
W5	203	PS_DDR_DQSP3_203
W4	203	PS_DDR_DQSN3_203
Y2	203	PS_DDR_DQ28_203
W3	203	PS_DDR_DQ29_203
V2	203	PS_DDR_DQ30_203
V3	203	PS_DDR_DQ31_203
H5	203	PS_DDR_VRP3_203

编号	BANK	GEG400 引脚说明	编号	BANK	GEG400 引脚说明
G13	-	VCCINT	W7	11	VCCIO_11
H12	-	VCCINT	Y10	11	VCCIO_11
J13	-	VCCINT	N19	32	VCCIO_32
K12	-	VCCINT	R15	32	VCCIO_32
L13	-	VCCINT	T18	32	VCCIO_32
M12	-	VCCINT	V14	32	VCCIO_32
N13	-	VCCINT	W17	32	VCCIO_32
P12	-	VCCINT	Y20	32	VCCIO_32
R13	-	VCCINT	C19	33	VCCIO_33
G11	-	VCCINT	F18	33	VCCIO_33
H10	-	VCCINT	H14	33	VCCIO_33
G7	-	VCCINT	J17	33	VCCIO_33
J7	-	VCCINT	K20	33	VCCIO_33
L7	-	VCCINT	M16	33	VCCIO_33
N7	-	VCCINT	B6	200	VCCIO_200
P8	-	VCCINT	D7	200	VCCIO_200
R7	-	VCCINT	A13	201	VCCIO_201
J11	-	VCCAUX	B16	201	VCCIO_201
L11	-	VCCAUX	D12	201	VCCIO_201
N9	-	VCCAUX	E15	201	VCCIO_201
P10	-	VCCAUX	A3	203	VCCIO_203
R9	-	VCCAUX	D2	203	VCCIO_203
N11	-	VCCAUX	E5	203	VCCIO_203
G9	-	VCCAUX	G1	203	VCCIO_203
F8	-	VCCAUX	H4	203	VCCIO_203
H8	-	VCCAUX	L3	203	VCCIO_203
K8	-	VCCAUX	P2	203	VCCIO_203
M8	-	VCCAUX	R5	203	VCCIO_203
G8	-	VCCPLL_PS	U1	203	VCCIO_203
K6	0	VCCIO_0	V4	203	VCCIO_203
T8	11	VCCIO_11	H6	202	PS_DDR_VREF0_202
U11	11	VCCIO_11	P6	203	PS_DDR_VREF1_203

编号	BANK	GEG400 引脚说明
A8	–	GND
A18	–	GND
B1	–	GND
B11	–	GND
C4	–	GND
C14	–	GND
K11	–	GND
D17	–	GND
E10	–	GND
E20	–	GND
F3	–	GND
F7	–	GND
G10	–	GND
G12	–	GND
G16	–	GND
H7	–	GND
H9	–	GND
H11	–	GND
H13	–	GND
H19	–	GND
J2	–	GND
J8	–	GND
J12	–	GND
K5	–	GND
K7	–	GND
C9	–	GND
K13	–	GND
K15	–	GND
L8	–	GND
L12	–	GND
L18	–	GND
M1	–	GND
M7	–	GND

编号	BANK	GEG400 引脚说明
M11	–	GND
M13	–	GND
N4	–	GND
N8	–	GND
N10	–	GND
N12	–	GND
N14	–	GND
P7	–	GND
P9	–	GND
P11	–	GND
P13	–	GND
P17	–	GND
R8	–	GND
R12	–	GND
R20	–	GND
T3	–	GND
T7	–	GND
T13	–	GND
U6	–	GND
U16	–	GND
V9	–	GND
V19	–	GND
W2	–	GND
W12	–	GND
Y5	–	GND
Y15	–	GND
M10	–	NC
M9	–	NC
T6	–	NC
R6	–	NC
N6	–	NC
F11	–	NC

4.6 封装信息

4.6.1 GEG484 封装规格



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	1.33	1.41	1.49
A1	0.30	0.35	0.40
A2	1.01	1.06	1.11
c	0.33	0.36	0.39
A3	0.70 BASIC		
D	18.90	19.00	19.10
D1	16.80 BASIC		
E	18.90	19.00	19.10
E1	16.80 BASIC		
e	0.80 BASIC		
b	0.40	0.45	0.50
aaa	0.15		
ccc	0.20		
ddd	0.15		
eee	0.15		
fff	0.08		
h	0.875 REF		



4.6.2 MEG484 封装规格



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	1.33	1.41	1.49
A1	0.30	0.35	0.40
A2	1.01	1.06	1.11
c	0.33	0.36	0.39
A3	0.70 BASIC		
D	18.90	19.00	19.10
D1	16.80 BASIC		
E	18.90	19.00	19.10
E1	16.80 BASIC		
e	0.80 BASIC		
b	0.40	0.45	0.50
aaa	0.15		
ccc	0.20		
ddd	0.15		
eee	0.15		
fff	0.08		
h	0.875 REF		

4.6.3 GEG400 封装规格



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	1.38	1.46	1.54
A1	0.35	0.40	0.45
A2	1.01	1.06	1.11
A3	0.70 BASIC		
c	0.32	0.36	0.40
D	16.90	17.00	17.10
D1	15.20 BASIC		
E	16.90	17.00	17.10
E1	15.20 BASIC		
e	0.80 BASIC		
b	0.45	0.50	0.55
L	0.650 REF		
aaa	0.15		
ccc	0.20		
ddd	0.20		
eee	0.15		
fff	0.08		

5 订购信息

表 5-1 器件号缩写

器件名称	类别	查找表容量	封装类型	温度等级	速度等级
DR1	M	90	GEG484	I	2

■ 产品系列

- DR1 DR1 系列

■ 类别

- M ARM@ Cortex-A 系列处理系统
- V 单核 RISC-V 处理器系统

■ 查找表容量

- 90 90k 查找表

■ 封装类型：<类型><#>

- GEG484 19mm x 19mm，0.8mm pitch
- MEG484 19mm x 19mm，0.8mm pitch
- GEG400 17mm x 17mm，0.8mm pitch
- # 管脚数(484 指 484 个管脚)

■ 温度等级

- I 工业级(TJ = -40 ～ 100 ℃)

■ 速度等级

- 2 高速
- 3 中速

■ 吸湿敏感等级

- MSL3


DR1 M 90 GEG484 I 3
器件名称
DR1 FPSoC
类型
M ARM Cortex-A处理器
V RISC-V处理器
查找表容量
90 90K查找表
速度等级
2 高速
3 中速
温度等级
I 工业级（TJ = -40°C~100°C）
封装类型
GEG484 19mm×19mm, 0.8mm pitch
MEG484 19mm×19mm, 0.8mm pitch
GEG400 17mm×17mm, 0.8mm pitch

版本信息

日期	版本	修订记录
2023/10/29	0.1	编写初版本。
2024/05/07	0.2	1. 更新数据手册部分规格。 2. 新增 DR1M90MEG484、DR1V90MEG484 封装选型信息和资源介绍。 3. 增加 MIPI 模块介绍。 4. 增加 ADC 相关管脚定义和规则介绍。
2024/5/31	0.3	1. 补充器件分 BIN 信息订购说明。 2. 在第 4.2 节中增加 ADC 的电源和地管脚的外接要求。 3. 补充部分规格，删除 RMII 支持。 4. 删除PLB资源的锁存器支持，删除ERAM20K的输出锁存器(latch)支持。
2024/6/28	0.4	1. 在第 4.2 管脚定义和规则节中增加 ADC 复用 I/O 的应用说明。 2. 更新第 4.2 管脚定义和规则节中的 VREFN_0 描述。 3. 增加表 2-6，补充上电完成后到程序加载完成前不受 HSWAPEN 控制的 PL I/O 管脚及其对应的 I/O 状态。 4. 增加表 3-4 推荐基本操作条件中 VCCIO_0 的供电要求。 5. 更新表 2-6 JTAG 时序规格表中 T_{JPXZ} 的描述。 6. 更新表 4-2 中 RSV_NC 的外接要求描述。
2024/07/25	1.0	首次发布正式版本。
2024/11/15	1.0.1	1. 新增 GEG400 封装规格，并全文更新。 2. 删除表 3-38 中的 Data Bandwidth 规格。 3. 更新表 3-49 中的 Memory size 规格。 4. 更新表 3-5 最小供电要求中的 VCCPLL 和 VCCADC 规格。 5. 删除表 4-2 管脚定义和规则中 VCCADC 和 GNDADC 管脚的使用限制说明。
2025/06/28	1.1	1. 首次发布 DR1M90GEG400 和 DR1V90GEG400 正式版本。 2. 更新图 2-1 DR1M90 器件架构图和图 2-2 DR1V90 器件架构图，增加 ADC 模块。 3. 更新表 2-4 DR1 系列 FPGA 配置模式及上文中的 RSV_R2GND 管脚描述，新增注 1 限制。 4. 删除表 2-5 DR1 I/O Configuration Termination 的注 2 限制和表 2-6 状态不受 HSWAPEN 控制的 PL I/O。 5. 新增表 3-5 最小供电要求注 1，说明器件 POR 相关 BANK。 6. 删除 3.1.5 上下电时序一节中的 CCLK 引脚描述及要求。 7. 更新表 3-41 SD4.2/SDIO/eMMC5.1 接口性能中 eMMC5.1 的 Data width 为 SDMMC0、SDMMC1 两个档位。 8. 更新 4.3 GEG484 管脚信息一节中 H18 引脚说明。 9. 更新 4.6.1 GEG484 封装规格和 4.6.2 MEG484 封装规格。

版权所有©2025 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站(网址为：https://www.anlogic.com)自行查询下载，也可联系安路科技的销售人员咨询获取。