SALDRAGON®1 系列 FPSoC
硬件设计指南

上海安路信息科技股份有限公司

UG_1207（v1.1）2024 年 11 月

术语/缩略词

缩略词	英文全拼	中文释义
FPGA	Field Programmable Gate Array	现场可编程门阵列
FPSoC	Field Programmable System On Chip	现场可编程系统级芯片
DCDC	Direct Current Direct Current Converter	直流直流变换器
LDO	Low Dropout Regulator	低压差线性稳压器
BGA	Ball Grid Array	球栅阵列封装
HXT	High Speed Transceiver	高速收发器
FR4	Flame Retardant 4	环氧玻璃纤维布基板
TG	Glass Transition Temperature	玻璃化温度
FMC	FPGA Mezzanine Card	FPGA 中间层板卡
LVDS	Low-Voltage Differential Signaling	低电压差分信号
LVPECL	Low Voltage Positive Emitter-Couple Logic	低压正发射极耦合逻辑
SDRAM	Synchronous Dynamic Random-access Memory	同步动态随机存取内存
DDR	Double Data Rate	双倍数据速率

目　录

术语/缩略词 I

目　录 II

1 SALDRAGON®1（DR1）系列电源设计要求 1

1.1 电源指标 1

1.2 电源选型 1

1.2.1 VCCINT 1

1.2.2 VCCAUX，VCCIO，VCCPLL 1

1.3 电源退耦电容配置表 1

1.4 电源退耦电容放置 2

1.5 ADC 电源设计要求 3

2 普通 IO BANK 供电要求 4

3 DR1 DDR3 硬件设计规范 4

3.1 DR1 DDR3 硬件设计流程 4

3.2 DR1 DDR3 电源要求 4

3.3 DR1 DDR3 IO 约束规则 5

3.4 DDR3/3L LAYOUT 设计指导 7

3.5 DDR3/3L 拓扑结构 7

3.6 DDR3/3L 走线规则 7

3.7 DDR3/3L 阻抗要求 8

3.8 DRR3/3L 等长和总长约束 13

4 DR1 DDR4 硬件设计规范 14

4.1 DR1 DDR4 硬件设计流程 14

4.2 DR1 DDR4 电源要求 14
4.3 DR1 DDR4 IO 约束规则 14
4.4 DDR4 LAYOUT 设计指导 17
4.5 DDR4 拓扑结构 17
4.6 DDR4 走线规则 18
4.7 DDR4 阻抗要求 19
4.8 DRR4 等长和总长约束 23
5 Processor System（PS）电源和信号硬件设计规范 24
5.1 电源 24
5.1.1 PS 端 PLL 供电（VCCPLL） 24
5.1.2 PS IO 供电模式配置 24
5.2 时钟和复位 25
5.2.1 处理器时钟（PS_CLK） 25
5.2.2 上电复位（PS_POR_N） 25
5.2.3 外部软件复位（PS_SRST_N） 25
5.3 引导模式引脚 25
5.4 PSIO 的接口信号硬件设计规范 25
5.4.1 CAN 总线 26
5.4.2 ETH PHY 相关信号 26
5.4.3 IIC 总线 26
5.4.4 SDIO 相关信号 27
5.4.5 USB ULPI 相关信号 27
5.4.6 QSPI 相关信号 27
6 MIPI DPHY_RX 硬件设计规范 28
6.1 MIPI DPHY_RX 硬件设计流程 28
6.2 MIPI DPHY_RX 电源要求 28

6.3 MIPI DPHY_RX 约束规则 28

6.1 MIPI DPHY_RX 信号完整性 28

版本信息 30

免责声明 30

1 SALDRAGON®1（DR1）系列电源设计要求

1.1 电源指标

器件电源指标参考器件手册《DS1200_DR1_Datasheet》。

1.2 电源选型

1.2.1 VCCINT

电源应选择输出电流大于器件最大要求电流的 DCDC 供电，原则上 DCDC 的开关频率越高，需要的功率电感和滤波电容体积就越小，根据 PCB 板级实际情况选择开关频率。

1.2.2 VCCAUX，VCCIO，VCCPLL

电源应选择输出电流大于器件最大要求电流的 DCDC 供电，原则上 DCDC 的开关频率越高，需要的功率电感和滤波电容体积就越小，根据 PCB 板级实际情况选择开关频率。

1.3 电源退耦电容配置表

在电源退耦设计过程中有很多方法，本手册描述了 DR1 系列 FPSoC 在 PCB 设计中退耦电容的选择依据和方法，表格中列出了在 DR1 系列 FPSoC 在 PCB 板上已经验证的退耦电容容量和数量，退耦电容推荐是为了实现约 100kHz 和 20MHz 之间的最优化电源性能而设计的，设计时可根据实际仿真情况配置电容值和数量。

由于 FPSoC 需要的退耦电容和实际工作时用到的 IO 和逻辑资源数量有一定关系，列出的退耦电容值和数量在板验证时覆盖了大部分使用情况。DR1 器件电源板级退耦电容配置表见表 1-1。

表 1-1 DR1 电源板级退耦电容配置表

封装	VCCINT				VCCAUX			VCCIO*		
	330uF	100uF	4.7uF	0.47uF	47uF	4.7uF	0.47uF	47uF	4.7uF	0.47uF
GEG400	1	2	4	8	2	2	2	1	2	4
GEG484	1	2	4	8	2	2	3	1	2	4
MEG484	1	2	4	8	2	2	3	1	2	4
封装	VPHYVCCA				VPHYVCCT			VCCDPHY		

	100uF	4.7uF	0.1uF	100uF	4.7uF	0.1uF	100uF	4.7uF	0.47uF
GEG400	–	–	–	–	–	–	–	–	–
GEG484	–	–	–	–	–	–	–	–	–
MEG484	–	–	–	–	–	–	1	1	4

注：1.VCCIO*对应的每个 BANK 都需要配置表格中对应数量和容量的退耦电容。

1.4 电源退耦电容放置

PCB 设计过程中 0.1uF 等小容量退耦电容放置于 PCB 板 BGA 对应管脚正下方，大容量电容可放置在 PCB 正面距芯片有一定焊接安全距离的地方，且电源过孔，GND 过孔，最好在电容焊盘侧面，保证电容等效回路最小，这样有利于减少板级的分布电感，可优化电源等效阻抗。

如图 1-1 所示，位于 BGA 下方的退耦电容封装焊盘可采用切角的焊盘，这样放置电容以后，相对其它过孔还留有充裕的安全间距。



图 1-1 退耦电容过孔最佳放置方式 1

对于放置于 BGA 侧面的退耦电容，要保证过孔到焊盘的距离最小，且电容回路面积最小，最佳的放置方式如图 1-2，如果空间限制，也可在距离焊盘最近的正面放置过孔。



图 1-2 退耦电容过孔最佳放置方式 2

也可采用图 1-3 的方式每个焊盘在侧面放置两个过孔，在保证电容回路面积最小的同时减小回路中的直流电阻，适用于大电流和噪声敏感电源的退耦电容过孔放置。



图 1-3 退耦电容过孔最佳放置方式 3

1.5 ADC 电源设计要求

DR1 系列 FPSoc 器件的 ADC 供电包含 VCCADC/GNDADC 和 VREFP/N。其中，VREFP/N 在 ADC 数模转换过程中负责提供差分参考电压。ADC 的准确度仅与参考电压相关，因此参考电压上的任何误差都会导致 ADC 产生相应的误差。同样的，参考电压上的噪声也会传导至 ADC，致使其信噪比降低。DR1 系列 FPSoc 具备片上参考电压选择功能，可通过连接 VREFP、VREFN 与 GDNADC 引脚来使能内部参考电压。如果 VREFP/N 参考电压由外部专用基准电压芯片提供，那么需尽可能将基准电压芯片放置于靠近 VREFP/N 引脚处，以此降低外部噪声的耦合，并使用基准电压芯片数据表中推荐的退耦电容连接输出端和 VREFP/N 引脚。

VREFP/N 参考电压输入应以紧密耦合的差分对形式，从基准电压芯片布线至 DR1 器件相应引脚。

VCCADC 和 GNDADC 为 ADC 提供专门的电源和接地参考。模拟电源或基准地的噪声过大时，同样会对 ADC 的测量精度造成影响。I/O 的开关与切换操作会对数字地平面产生显著干扰，因此不建议将数字地用作 ADC 的模拟地参考。

VCCADC 既能够单独供电，也可与 VCCAUX 同电源轨供电。若采用与 VCCAUX 同电源轨供电的方式，则必须先经由低通滤波网络进行滤波处理后再使用。低通滤波器的设计取决于 VCCAUX 电源域上的纹波幅值与频率。在数模混合系统中，常见的做法是为模拟电路设计独立的模拟地平面，以此隔离模拟地与数字地返回电源的回流路径。若设计独立的模拟地平面存在困难，可考虑运用磁珠对 VREFN、GNDADC 与数字地平面进行隔离。VCCADC 与 GNDADC 最佳的走线方式是两者同层走线，若无法实现，建议至少采用相邻层走线。

VCCADC 与 VREFP 电源均需配备 100nF 小容值退耦电容，并紧靠电源引脚放置，以减小退耦电容与电源引脚之间的寄生电感。用于分隔 GNDADC 与数字地的磁珠，应与用于 VCCADC 和 VREFP 电源的退耦电容一同放置在靠近 BGA 中心 ADC 引脚的位置。

2 普通 IO BANK 供电要求

参考器件手册《DS1200_DR1_Datasheet》。

3 DR1 DDR3 硬件设计规范

3.1 DR1 DDR3 硬件设计流程

本手册中，将 DR1 DDR3 硬件设计分为两大块，原理设计阶段和 LAYOUT 设计阶段。

原理设计阶段主要描述 DR1 DDR BANK 电源特点，IO 分配注意事项。

LAYOUT 设计阶段主要描述 DDR 布局拓扑，走线过孔，阻抗，等长等优化方法。

DR1 的 DDR3/3L 硬件一般设计流程如下图所示。



图 3-1 DR1 DDR3/3L 硬件一般设计流程

3.2 DR1 DDR3 电源要求

DR1 推荐的 DDR3/3L 电源运行条件如下表所列。

表 3-1 DDR3/DDR3L 推荐运行条件

DDR3/3L	VCCIO 电源要求	VREF 电源要求
DDR3	1.5V±5%	0.5VCCIO±1%
DDR3L	1.35V±5%	
设计注意	DDR BANK 的分布参考器件手册《DS1200_DR1_Datasheet》。	DDR3/DDR3L 支持外部 VREF 和内部 VREF，FPSoC 默认使用内部 VREF。当内部 VREF 使能时，VREF 对应管脚推荐通过 1KΩ电阻连接到 GND 或悬空处理。

3.3 DR1 DDR3 IO 约束规则

DR1 DDR 换 PIN 规则请参考应用手册《UG1214_安路科技 DR1 系列 FPSoC 产品说明书》。

DR1 系列 FPSoC 固定了每个 DDR 信号所在 IO 分组，在 IO 命名中可以查看所属 BYTE GROUP 以及相应的地址和命令信号，每组 BYTE GROUP 包含 1 对固定的 DQS IO，8 个可做 DQ 的 IO 和 1 个固定的 DM IO。

DDR3/DDR3L 信号如下表，后续设计指导遵循本手册规定的 IO 分组。

表 3-2 DR1 DDR3/DDR3L IO 分组表

DDR3/3L	信号描述	端接方式	信号说明
时钟信号			
PS_DDR_CKP PS_DDR_CKN	时钟信号	端接至 VCCIO	时钟对必须分配在固定 IO 对引脚上。
地址和命令信号			
PS_DDR_A[14:0]	地址总线	端接至 VTT	地址/控制信号必须分配在固定 IO 引脚上。
PS_DDR_BA[2:0]	Bank 地址选择	端接至 VTT	
PS_DDR_WEN	命令控制信号	端接至 VTT	
PS_DDR_RASN		端接至 VTT	
PS_DDR_CASN		端接至 VTT	
控制信号			
PS_DDR_CKE	时钟使能	端接至 VTT	DDR3/3L 的 reset_n 信号不需要端接和做等长约束。在 FPSoC 上电和配置过程中，为确保 reset_n 信号为低电平，需要通过 4.7K 的电阻下拉到地。 低功耗应用场景下，当需要在 FPSoC 下电或者重加载时实现自刷新功能，需要确保在此过程中 reset_n 信号在电路做上拉至高电平处理。
PS_DDR_CSN	片选信号	端接至 VTT	
PS_DDR_ODT	ODT 使能	端接至 VTT	
PS_DDR_RSTN	复位信号	4.7K 下拉到 GND	
数据信号			
PS_DDR_DQ[31:0]	数据信号	-	当使用 X8 或者 X16 的器件时，DQS 信号和 DM 信号必须分配在固定的 IO 引脚上。 如果 SDRAM 颗粒的 DM 信号不使用，需要通过 SDRAM 厂商推荐的阻值下拉到地处理。
PS_DDR_DQS_P[3:0] PS_DDR_DQS_N[3:0]	数据选通	-	
PS_DDR_DM[3:0]	数据掩码	-	
PS_DDR_VRP2 PS_DDR_VRP3	240Ω到地	-	FPSoC 带 VRP 属性的引脚用于 ZQ(VRP)功能，VRP 引脚通过 240Ω 1%的电阻连接至 GND。不使用时可悬空。

DDR3/3L	信号描述	端接方式	信号说明
PS_DDR_VREF[1:0]	参考电压	-	VREF 的电压必须要配置为等于二分之一的 Bank 供电电压，并且走线要远离其它可能的干扰信号。当 DDR3 使用外部参考 VREF 时，由每个 VREF 专用引脚输入。

对于地址、命令和控制信号的 VTT 端接电阻，建议每 4 个端接电阻共用 1 个 1uF 的电容，每 25 个端接电阻共用 1 个 100uF 的电容，且要求电容靠近端接电阻放置。VTT 以电源平面的方式连接至端接电阻。

差分时钟信号 ck_p/ck_n，推荐如下的端接电路。



图 3-2 差分时钟信号端接电路

VRP 推荐接法如下图所示。



图 3-3 VRP 管脚 240Ω接地

reset_n 推荐的终端电路如下图所示。



图 3-4 reset_n 的终端电路

3.4 DDR3/3L LAYOUT 设计指导

PCB 设计过程中，设计者需要通过合理设计 PCB 物理参数保证信号传输链路中的寄生电感，寄生电容，寄生电阻，串扰，反射最小。

DDR3/3L 设计中，信号既有差分信号，又有单端信号，设计过程中需要根据介电常数，介质厚度，线宽，线距，等参数的计算来保证走线阻抗。DDR3/3L 设计过程中，通常是几个 DDR 颗粒并联使用，组成 N*8bit 位宽，DR1 最大可支持 32bit 位宽。多颗粒的并联导致 PCB 布局走线的多样性，根据布局和走线特点，DDR3/3L 布局走线主要以 Fly-by 为主。

3.5 DDR3/3L 拓扑结构

本手册主要讲解 DR1 器件 DDR3/3L Fly-by 拓扑结构设计规则。

如果使用 4 片 X8 的颗粒组成 32 位宽的接口时，4 片 DDR 的布局可以采用 Fly-by 拓扑。

当采用 Fly-by 拓扑时，所有的内存颗粒都在 PCB 同一层，有利于走线和信号完整性，但会占用更多的 PCB 空间，4 颗 X8 的颗粒采用 Fly-by 时器件堆叠及走线分布如下图所示



图 3-5 Fly-by 器件堆叠拓扑



图 3-6 Fly-by 拓扑数据/地址命令走线示意图

设计时根据实际情况选择适合的拓扑结构。

3.6 DDR3/3L 走线规则

1. 在处理信号走线长度时，需要将 FPSoC 芯片封装延时参数加入总长约束条件中。
2. 在 FPSoC 引脚扇出走线时，通常有两种情况，第一种是在两个焊盘之间扇出 1 根信号线，并将其阻抗控制在 39Ω，第二种情况是在两个焊盘之间扇出 2 根信号线，此时可将其阻抗控制在

50Ω。并且为减小信号走线之间的耦合，需要尽可能的减小在两个焊盘之间的走线长度。FPSoC 扇出示意图如下图所示。



图 3-7 FPSoC 引脚扇出示意图

3. 信号走线之间的等长约束需要满足走线指导要求，如 DQ 和 DQS 之间的约束规范，以及 DQS 组内的约束规范等（约束规范参考阻抗要求，等长约束规则章节）。

4. 在确定 PCB 叠层后，假设等长和总长约束条件基于 169.5 ps/in 来计算，将传输时间除以 169.5 ps/in 就可以转换成走线长度，实际设计时根据选定板材介电常数计算此参数。

5. PCB 叠层允许通过调整线宽，线距和叠层结构以满足走线阻抗及传输时延要求。

6. DDR 的每个 BYTE GROUP 数据组信号 DQ，DQS，DM 应该在同一层走线，以保持组内信号的阻抗连续性和一致性。对数据组信号线，要求过孔数量不能超过两个。在可能的情况下，将数据组与地址/控制/时钟分层走线。

7. Fly-by 拓扑下的地址，命令，控制信号组，可以分布在不同的走线层。除扇出部分外，其它部分的走线最好确保同一个信号的走线分布在同一层走线，不要将其在两层之间切换。

8. DDR3/3L 的 reset_n 信号不需要端接和做等长约束。

9. 在 FPSoC 和 SDRAM 颗粒的边缘和中间尽可能增加地孔以获得一个更好的信号和电源回流路径，减小串扰。

10. DDR3 地址控制组的端接电阻在空间允许范围内，就近放置在颗粒附近，4 个端接电阻共用 1 个 1uF 的电容，每 25 个端接电阻共用 1 个 100uF 的电容，且要求电容靠近端接电阻放置。VTT 以电源平面的方式连接至端接电阻。

3.7 DDR3/3L 阻抗要求

DDR 拓扑结构确定后需要进行 DDR 走线阻抗设计，根据选定的板材，叠层结构，结合 DDR 阻抗要求计算线宽，线距。

板材和叠层结构可以联系板厂索取相关资料，本手册实例中使用 FR4 板材及适用于 DR1 器件的叠层结构，在此基础上依据 DDR3/3L 板级阻抗要求计算各信号线宽线距。

PCB 参考叠层如下表所列，实际的叠层会因不同设计需求所有区别，那对应的线宽线距参数也需要

对应调整以满足阻抗和串扰要求。

表 3-3 PCB 参考叠层

信号层	叠层	厚度（mils）	铜厚（oz）
	阻焊层 TOP		
TOP_01		1.6	0.5+plating
	PP	3.72	
GND_02		0.6	0.5
	PP	3.94	
Signal_03		0.6	0.5
	PP	4.14	
GND_04		0.6	0.5
	PP	3.94	
Signal_05		0.6	0.5
	PP	4.3	
GND_06		0.6	0.5
	PP	3.94	
PWR_07		1.2	1
	CORE	4.14	
PWR_08		1.2	1
	PP	3.94	
GND_09		0.6	0.5
	PP	4.3	
Signal_10		0.6	0.5
	PP	3.94	
GND_11		0.6	0.5
	PP	4.14	
Signal_12		0.6	0.5
	PP	3.94	
GND_13		0.6	0.5
	PP	3.72	
BOT14		1.6	0.5+plating
	阻焊层 BOT		

注：常规 High-Tg，FR4 板材，介电常数 4.0。

DDR 走线建议走带状线，此叠层下对应的走线阻抗如下表所列，在设计时可根据所需阻抗结合 PCB 参数，利用阻抗计算工具计算所需线宽线距，受限于工厂的加工精度，阻抗允许的误差范围设定为±10%。

表 3-4 PCB 参考线宽线距

走线类型	目标阻抗（Ω±10%）	走线宽度（mil）	走线间距（mil）
差分带状线	Diff90	4	5
	Diff86	4	4
	Diff76	6	6
单端带状线	50	4	-
	39	6	-
	36	7	-

DDR3/3L SDRAM 颗粒上的信号的引脚，除 CK，DQS 信号外都通过单端走线方式连接至 DDR 控制器，时钟与控制信号为共用信号，需要在远端通过电阻端接至 VTT。下图分别示意了 DDR3/3L SDRAM 各信号在 Fly-by 拓扑下的布线路径及端接形式。



图 3-8 DDR3/3L SDRAM 地址，命令和控制信号 Fly-by 端接示意图



图 3-9 DDR3/3L SDRAM 差分时钟信号 Fly-by 端接示意图



图 3-10 DDR3/3L SDRAM 数据信号点对点连接示意图

注：

P0：FPSoC 内部封装走线

L0：FPSoC 下方走线扇出走线

L1：主要路径走线

L2：SDRAM 颗粒走线扇出走线

L3：SDRAM 颗粒下方走线

L4：端接电阻 Rtt 走线 Stub

DDR3/3L SDRAM 数据信号的阻抗、长度和间隔准则参考下表。

表 3-5 DDR3/3L 数据信号走线阻抗要求

参数	L0	L1	L2	单位
走线类型	带状线			-
DQ 单端阻抗 Z0	50±10%	39±10%	50±10%	Ω
DQS 差分阻抗 ZDIFF	86±10%	76±10%	86±10%	Ω
走线线宽	4.0	6.0	4.0	mil
差分走线宽度/间隔/宽度	4.0/4.0/4.0	6.0/6.0/6.0	4.0/4.0/4.0	mil
走线总长	0.0~1.5	0.0~5.0	0.0~0.1	inches
字节内的间隔（最小值）	4.0	8.0	4.0	mil
字节间的间隔（最小值）	4.0	20	4.0	mil
DQ 到 DQS 间隔（最小值）	4.0	20	8.0	mil
距离其它组信号的间隔（最小值）	8.0	30	30	mil
最大 PCB 过孔计数	2			-

DDR3/3L SDRAM Fly-by 拓扑下信号的走线阻抗，最大走线长度等参数参考下表。

表 3-6 DDR3/3L 地址命令等单端信号走线阻抗要求

参数	L0	L1	L2	L3	L4	单位
走线类型	带状线					-
单端阻抗 Z0	50±10%	36±10%	50±10%	50±10%	39±10%	Ω
走线线宽	4.0	7.0	4.0	4.0	6.0	mil
走线总长	0~1.5	0~4.0	0~0.1	0.35~0.75	0~1.0	inches
地址/命令/控制信号之间最小间距	4.0	8.0	4.0	8.0	8.0	mil
地址/命令/控制信号到时钟信号最小间距	8.0	20	8.0	20	20	mil
地址/命令/控制信号到其它信号组最小间距	8.0	30	30	30	30	mil
地址/命令/控制信号 PCB	7					-

参数	L0	L1	L2	L3	L4	单位
信号最大过孔数量						

表 3-7 DDR3/3L 时钟差分信号走线阻抗要求

参数	L0	L1	L2	L3	L4	单位
走线类型	带状线					-
差分阻抗 ZDIFF	86±10%	76±10%	86±10%	90±10%	76±10%	Ω
差分线宽/线距/线宽	4.0/4.0/4.0	6.0/6.0/6.0	4.0/4.0/4.0	4.0/5.0/4.0	6.0/6.0/6.0	mil
差分线长	0.0~1.5	0~4.0	0.0~0.1	0.35~0.75	0~1.0	inches
到地址，命令，控制信号的最小间距	8.0	20	8.0	20	20	mil
到其它信号组的最小间距	8.0	30	8.0	30	30	mil
地址/命令/控制信号 PCB 信号最大过孔数量	7					-

参照表格设置 DDR3/3L LAYOUT 线宽线距规则。

3.8 DRR3/3L 等长和总长约束

DDR3/3L SDRAM 接口中的每组信号需要满足以下两个约束条件，另外需要注意必须将 FPSoC 封装引脚 delay 参数考虑进总长和等长约束条件内。

约束条件一：数据、地址和命令信号的最大走线总长不超过 7 inches。

约束条件二：走线等长约束。

DR1 支持 X8 和 X16 的 SDRAM 颗粒，其信号走线总长/延时及等长约束如下表所列。

表 3-8 DDR3/3L SDRAM 数据组等长约束

信号组类型	等长约束（ps）	等长约束（mil）
DQ/DM 和 DQS 之间的等长约束	±10	±58
DQS_P 和 DQS_N 差分对间的等长约束	2	12
CK 和 DQS 的等长约束	-149 to 1,796	-879 mil to 10.6 inches

表 3-9 DDR3/3L SDRAM 地址，命令，控制信号组与时钟信号之间等长约束

信号类型	信号区间	等长约束（ps）	等长约束（mil）
地址/命令/控制信号和时钟信号之间的等长约束	FPSoC 到每个 SDRAM 颗粒的信号走线	±8	±47
差分时钟对内等长约束	FPSoC 到每个 SDRAM 颗粒的信号走线	2	12

注：对于常规 FR4 板材，其内层走线传播时间约 169.5 ps/in。

4 DR1 DDR4 硬件设计规范

4.1 DR1 DDR4 硬件设计流程

本手册中，将 DR1 DDR4 硬件设计分为两大块，原理设计阶段和 LAYOUT 设计阶段。

原理设计阶段主要描述 DR1 DDR BANK 电源特点，IO 分配注意事项。

LAYOUT 设计阶段主要描述 DDR 布局拓扑，走线过孔，阻抗，等长等优化方法。

DR1 的 DDR4 硬件一般设计流程如下图所示。



图 4-1 DR1 DDR4 硬件一般设计流程

4.2 DR1 DDR4 电源要求

DR1 推荐的 DDR4 电源运行条件如下表所列。

表 4-1 DDR4 推荐运行条件

DDR4	VCCIO 电源要求	VREF 电源要求
DDR4	1.2V±5%	-
设计注意	DDR BANK 的分布参考器件手册《DS1200_DR1_Datasheet》。	DDR4 使用 FPSoC 内部 VREF，当内部 VREF 使能时，VREF 对应管脚推荐通过 1KΩ 电阻连接到 GND 或悬空处理。

4.3 DR1 DDR4 IO 约束规则

DR1 DDR 换 PIN 规则请参考应用手册《UG1214_安路科技 DR1 系列 FPSoC 产品说明书》。

DR1 系列 FPSoC 固定了每个 DDR 信号所在 IO 分组，在 IO 命名中可以查看所属 BYTE GROUP 以及相应的地址和命令信号，每组 BYTE GROUP 包含 1 对固定的 DQS IO，8 个可做 DQ 的 IO 和 1 个固定的 DM IO。

DDR4 信号如下表，后续设计指导遵循本手册规定的 IO 分组。

表 4-2 DR1 DDR4 IO 分组表

DDR4 信号	信号描述	端接方式	信号说明
时钟信号			
PS_DDR_CKP PS_DDR_CKN	时钟信号	端接至 VCCIO	时钟对必须分配在固定 IO 对引脚上。
地址和命令信号			
PS_DDR_A[13:0]	地址总线	端接至 VTT	地址/控制信号必须分配在固定 IO 引脚上。
PS_DDR_BA[1:0]	Bank 地址选择	端接至 VTT	
PS_DDR_BG[1:0]	Bank group 地址线	端接至 VTT	
PS_DDR_WEN/ PS_DDR_A[14]	命令控制和地址复用	端接至 VTT	
PS_DDR_CASN/ PS_DDR_A[15]		端接至 VTT	
PS_DDR_RASN/ PS_DDR_A[16]		端接至 VTT	
PS_DDR_ACT	命令激活	端接至 VTT	
控制信号			
PS_DDR_CKE	时钟使能	端接至 VTT	DDR4 的 reset_n 信号不需要端接和做等长约束。在 FPSoC 上电和配置过程中，为确保 reset_n 信号为低电平，需要通过 4.7K 的电阻下拉到地。 低功耗应用场景下，当需要在 FPSoC 下电或者重加载时实现自刷新功能，需要确保在此过程中 reset_n 信号在电路做上拉至高电平处理。
PS_DDR_CSN	片选信号	端接至 VTT	
PS_DDR_ODT	ODT 使能	端接至 VTT	
PS_DDR_RSTN	复位信号	4.7K 下拉到 GND	
数据信号			
PS_DDR_DQ[31:0]	数据信号	-	当使用 X8 或者 X16 的器件时，DQS 信号和 DM/DBI 信号必须分配在固定的 IO 引脚上。 如果 SDRAM 颗粒的 DM 信号不使用，需要通过 SDRAM 厂商推荐的阻值下拉到地处理。
PS_DDR_DQS_P[3:0] PS_DDR_DQS_N[3:0]	数据选通	-	
PS_DDR_DM[3:0] PS_DDR_DBI[3:0]	数据掩码 数据总线反转	-	
其他信号			
PS_DDR_VRP3	240Ω到地	-	FPSoC 带 VRP 属性的引脚用于 ZQ(VRP)

DDR4 信号	信号描述	端接方式	信号说明
			功能，VRP 引脚通过 240Ω 1%的电阻连接至 GND。 不使用时可悬空。
PS_DDR_VREF[1:0]	参考电压	-	DDR4 使用 FPSoC 内部 VREF。

对于地址、命令和控制信号的 VTT 端接电阻，建议每 4 个端接电阻共用 1 个 1uF 的电容，每 25 个端接电阻共用 1 个 100uF 的电容，且要求电容靠近端接电阻放置。VTT 以电源平面的方式连接至端接电阻。

差分时钟信号 ck_t/ck_c，推荐如下的端接电路。



图 4-2 差分时钟信号端接电路

VRP 推荐接法如下图所示。



图 4-3 VRP 管脚 240Ω接地

reset_n 推荐的终端电路如下图所示。



图 4-4 reset_n 的终端电路

4.4 DDR4 LAYOUT 设计指导

PCB 设计过程中，设计者需要通过合理设计 PCB 物理参数保证信号传输链路中的寄生电感，寄生电容，寄生电阻，串扰，反射最小。

DDR4 设计中，信号既有差分信号，又有单端信号，设计过程中需要根据介电常数，介质厚度，线宽，线距，等参数的计算来保证走线阻抗。DDR4 设计过程中，通常是几个 DDR 颗粒并联使用，组成 N*8bit 位宽，DR1 最大可支持 32bit 位宽。多颗粒的并联导致 PCB 布局走线的多样性，根据布局和走线特点，DDR4 布局走线主要以 Fly-by 为主。

4.5 DDR4 拓扑结构

DDR4 总线的布局布线需要遵循一些通用的规则，数据线只支持点到点连接，其他分组的信号线使用 Fly-by 拓扑结构。

如果使用 4 片 X8 的颗粒组成 32 位宽的接口时，DDR 的布局时可以采用 Fly-by 拓扑。

当采用 Fly-by 拓扑时，所有的内存颗粒都在 PCB 同一层，有利于走线和信号完整性，但会占用更多的 PCB 空间，4 颗 X8 的颗粒采用 Fly-by 时器件堆叠及走线分布如下图所示



图 4-5 Fly-by 器件堆叠拓扑



图 4-6 Fly-by 拓扑数据/地址命令走线示意图

设计时根据实际情况选择适合的拓扑结构。

4.6 DDR4 走线规则

1. 在处理信号走线长度时，需要将 FPSoC 芯片封装延时参数加入总长约束条件中。

2. 在 FPSoC 引脚扇出走线时，通常有两种情况，第一种是在两个焊盘之间扇出 1 根信号线，并将其阻抗控制在 39Ω，第二种情况是在两个焊盘之间扇出 2 根信号线，此时可将其阻抗控制在 50Ω。并且为减小信号走线之间的耦合，需要尽可能的减小在两个焊盘之间的走线长度。FPSoC 扇出示意图如下图所示。



图 4-7 FPSoC 引脚扇出示意图

3. 信号走线之间的等长约束需要满足走线指导要求，如 DQ 和 DQS 之间的约束规范，以及 DQS 组内的约束规范等（约束规范参考阻抗要求，等长约束规则章节）。

4. 在确定 PCB 叠层后，假设等长和总长约束条件基于 169.5 ps/in 来计算，将传输时间除以 169.5 ps/in 就可以转换成走线长度，实际设计时根据选定板材介电常数计算此参数。

5. PCB 叠层允许通过调整线宽，线距和叠层结构以满足走线阻抗及传输时延要求。

6. DDR 的每个 BYTE GROUP 数据组信号 DQ，DQS，DM 应该在同一层走线，以保持组内信号的阻抗连续性和一致性。对数据组信号线，要求过孔数量不能超过两个。在可能的情况下，将数据组与地址/控制/时钟分层走线。

7. Fly-by 拓扑下的地址，命令，控制信号组，可以分布在不同的走线层。除扇出部分外，其它部分的走线最好确保同一个信号的走线分布在同一层走线，不要将其在两层之间切换。

8. DDR4 的 reset_n 信号不需要端接和做等长约束。

9. 在 FPSoC 和 SDRAM 颗粒的边缘和中间尽可能增加地孔以获得一个更好的信号和电源回流路径，减小串扰。

10. DDR4 地址控制组的端接电阻在空间允许范围内，就近放置在颗粒附近，4 个端接电阻共用 1 个 1uF 的电容，每 25 个端接电阻共用 1 个 100uF 的电容，且要求电容靠近端接电阻放置。VTT 以电源平面的方式连接至端接电阻。

4.7 DDR4 阻抗要求

DDR 拓扑结构确定后需要进行 DDR 走线阻抗设计，根据选定的板材，叠层结构，结合 DDR 阻抗要求计算线宽，线距。

板材和叠层结构可以联系板厂索取相关资料，本手册实例中使用 FR4 板材及适用于 DR1 器件的叠层结构，在此基础上依据 DDR4 板级阻抗要求计算个信号线宽线距。

PCB 参考叠层如下，实际的叠层会因不同设计需求所有区别，那对应的线宽线距参数也需要对应的调整以满足阻抗和串扰要求。

表 4-3 PCB 参考叠层

信号层	叠层	厚度（mils）	铜厚（oz）
	阻焊层 TOP		
TOP_01		1.6	0.5+plating
	PP	3.72	
GND_02		0.6	0.5
	PP	3.94	
Signal_03		0.6	0.5
	PP	4.14	
GND_04		0.6	0.5
	PP	3.94	
Signal_05		0.6	0.5
	PP	4.3	
GND_06		0.6	0.5
	PP	3.94	
PWR_07		1.2	1
	CORE	4.14	
PWR_08		1.2	1
	PP	3.94	
GND_09		0.6	0.5
	PP	4.3	
Signal_10		0.6	0.5
	PP	3.94	
GND_11		0.6	0.5
	PP	4.14	
Signal_12		0.6	0.5
	PP	3.94	

信号层	叠层	厚度（mils）	铜厚（oz）
GND_13		0.6	0.5
	PP	3.72	
BOT14		1.6	0.5+plating
	阻焊层 BOT		

注：

常规 High-Tg，FR4 板材，介电常数 4.0。

DDR 走线建议走带状线，此叠层下对应的走线阻抗如下表所列，在设计时可根据所需阻抗结合 PCB 参数，利用阻抗计算工具计算所需线宽线距，受限于工厂的加工精度，阻抗允许的误差范围设定为±10%。

表 4-4 PCB 参考线宽线距

走线类型	目标阻抗（Ω±10%）	走线宽度（mil）	走线间距（mil）
差分带状线	Diff90	4	5
	Diff86	4	4
	Diff76	6	6
单端带状线	50	4	-
	39	6	-
	36	7	-

DDR4 SDRAM 颗粒上的信号的引脚，除 CK，DQS 信号外都通过单端走线方式连接至 DDR 控制器，时钟与控制信号为共用信号，需要在远端通过电阻端接至 VTT。下图分别示意了 DDR4 SDRAM 各信号在 Fly-by 拓扑下的布线路径及端接形式。



图 4-8 DDR4 SDRAM 地址，命令和控制信号 Fly-by 端接示意图



图 4-9 DDR4 SDRAM 差分时钟信号 Fly-by 端接示意图



图 4-10 DDR4 SDRAM 数据信号点对点连接示意图

注：

P0：FPSoC 内部封装走线

L0：FPSoC 下方走线扇出走线

L1：主要路径走线

L2：SDRAM 颗粒走线扇出走线

L3：SDRAM 颗粒下方走线

L4：端接电阻 Rtt 走线 Stub

DDR4 SDRAM 数据信号的阻抗、长度和间隔准则参考下表。

表 4-5 数据信号的走线参数表

参数	L0	L1	L2	单位
走线类型	Stripline	Stripline	Stripline	-
DQ/DM 信号单端阻抗 Z0	50±10%	39±10%	50±10%	Ω
DQS 差分信号阻抗 ZDIFF	86±10%	76±10%	86±10%	Ω
单端阻抗线宽	4.0	6.0	4.0	mil
差分阻抗线宽/线距/线宽	4.0/4.0/4.0	6.0/6.0/6.0	4.0/4.0/4.0	mil
数据组信号走线长度	0.0~1.5	0.0~4.0	0.0~0.1	inches
每个 BYTE GROUP 数据组内信号线间最小间距	4.0	8.0	4.0	mil
每个 BYTE GROUP 数据组之间的最小间距	4.0	20	4.0	mil
DQ 与 DQS 信号之间的最小间距	4.0	20	8.0	mil
数据组与其它信号组之间的最小间距	8.0	30	30	mil
数据组信号最大过孔数量	2			-

DDR4 SDRAM Fly-by 拓扑下信号的走线阻抗，最大走线长度等参数参考下表。

表 4-6 DDR4 地址命令等单端信号走线在 Fly-by 拓扑下的阻抗要求

参数	L0	L1	L2	L3	L4	单位
走线类型	带状线					-
单端阻抗 Z0	50±10%	36±10%	50±10%	50±10%	39±10%	Ω
走线线宽	4.0	7.0	4.0	4.0	6.0	mil

参数	L0	L1	L2	L3	L4	单位
走线总长	0~1.5	0~4.0	0~0.1	0.35~0.75	0~1.0	inches
地址/命令/控制信号之间最小间距	4.0	8.0	4.0	8.0	8.0	mil
地址/命令/控制信号到时钟信号最小间距	8.0	20	8.0	20	20	mil
地址/命令/控制信号到其它信号组最小间距	8.0	30	30	30	30	mil
地址/命令/控制信号 PCB 信号最大过孔数量	7					-

表 4-7 DDR4 时钟差分信号在 Fly-by 拓扑下的走线阻抗要求

参数	L0	L1	L2	L3	L4	单位
走线类型	带状线					-
差分阻抗 ZDIFF	86±10%	76±10%	86±10%	90±10%	76±10%	Ω
差分线宽/线距/线宽	4.0/4.0/4.0	6.0/6.0/6.0	4.0/4.0/4.0	4.0/5.0/4.0	6.0/6.0/6.0	mil
差分线长	0.0~1.5	0~4.0	0.0~0.1	0.35~0.75	0~1.0	inches
到地址，命令，控制信号的最小间距	8.0	20	8.0	20	20	mil
到其它信号组的最小间距	8.0	30	8.0	30	30	mil
地址/命令/控制信号 PCB 信号最大过孔数量	7					-

参照表格设置 DDR4 LAYOUT 线宽线距规则。

4.8 DRR4 等长和总长约束

DDR4 SDRAM 接口中的每组信号需要满足以下两个约束条件，另外需要注意必须将 FPSoC 封装引脚 delay 参数考虑进总长和等长约束条件内。

约束条件一：数据、地址和命令信号的最大走线总长不超过 7 inches。

约束条件二：走线等长约束。

DR1 支持 X8 和 X16 的 SDRAM 颗粒，其信号走线总长/延时及等长约束如下表所列。

表 4-8 DDR4 SDRAM 数据组等长约束

信号组类型	等长约束（ps）	等长约束（mil）
DQ/DM 和 DQS 之间的等长约束	±10	±58
DQS_P 和 DQS_N 差分对间的等长约束	2	12
CK 和 DQS 的等长约束	-149 to 1,796	-879 mil to 10.6 inches

表 4-9 DDR4 SDRAM 地址，命令，控制信号组与时钟信号之间等长约束

信号类型	信号区间	等长约束（ps）	等长约束（mil）
地址/命令/控制信号和时钟信号之间的等长约束	FPSoC 到每个 SDRAM 颗粒的信号走线	±8	±47
差分时钟对内等长约束	FPSoC 到每个 SDRAM 颗粒的信号走线	2	12

注：对于常规 FR4 板材，其内层走线传播时间约 169.5 ps/in。

5 Processor System（PS）电源和信号硬件设计规范

5.1 电源

5.1.1 PS 端 PLL 供电（VCCPLL）

VCCPLL 可以单独供电也可以和 VCCAUX 同电源轨供电。如果和 VCCAUX 同电源轨供电，必须通过 120Ω@100MHz 的磁珠和容值在 10uF 以上的电容组成的滤波网络，同时需要 0.47uF 电容必须紧靠 VCCPLL 引脚放置。10uF 滤波电容和 VCCPLL 引脚之间使用宽度最低 80mil（2mm）长度不超过 3000mil（76mm）的铜皮连接。如果没法使用铜皮，那必须使用宽度最低 20mil（0.5mm）长度不超过 2000mil（50.8mm）的走线连接。

下图展示了 VCCPLL 和 VCCAUX 使用同一电源轨供电时的电源滤波网络配置。



图 5-1 VCCPLL 和 VCCAUX 使用同一电源轨供电时的电源滤波网络

5.1.2 PS IO 供电模式配置

PS IO BNAK 的供电可分为低电压（1.8V）和高电压（2.5V-3.3V）两种模式。在上电前，PS IO BANK 必须配置为正确的电压模式，否则将可能会出现不可预知的行为和损坏。BANK 电压模式的设置通过 PS IO[7]和 PS IO[8]的上下拉实现，下表展示了 PS IO BANK 的电压模式设置。

表 5-1 PS IO BANK 的电压模式设置

IO BANK	IO 供电名称	控制引脚	低电压模式（1.8V）	高电压模式（2.5V/3.3V）
PS BANK0	VCC_PSIO0	PS IO[7]	通过 10KΩ电阻上拉到 VCC_PSIO0	通过 10KΩ电阻下拉到地
PS BANK1	VCC_PSIO1	PS IO[8]	通过 10KΩ电阻上拉到 VCC_PSIO0	通过 10KΩ电阻下拉到地

PS IO[7]和 PS IO[8]同时复用为高速 QSPI/NAND/SRAM 接口，因此必须小心处理信号完整性问题。

为了避免信号完整性问题，其上拉和下拉的 STUB 长度需小于 10mm。

5.2 时钟和复位

5.2.1 处理器时钟（PS_CLK）

向 PS_CLK 提供的时钟信号必须为单端的 LVCOMS 电平信号，且电平域须和 PS BANK0 保持一致，时钟推荐频率为 33.33333MHz 和 50MHz。

5.2.2 上电复位（PS_POR_N）

PS_POR_N 引脚必须为高电平整个 FPSoC 才能正常工作。如果 PS_POR_N 引脚不使用，必须将其上拉至 VCC_PSIO0。

5.2.3 外部软件复位（PS_SRST_N）

PS_SRST_N 引脚必须为高电平才能开始引导过程。如果 PS_SRST_N 引脚不使用，必须将其上拉至 VCC_PSIO1。

5.3 引导模式引脚

PSIO[8:2]用于配置启动模式，使能 PLL 和配置 PS IO BANK 的电压。配置启动模式的相关引脚需要使用不大于 4.7KΩ电阻上下拉以配置相关功能。

当需要灵活改变系统的配置模式时，建议将一个 4.7KΩ电阻连接到模式引脚，并在电阻的另一侧使用跳线选择上拉或者下拉进行相应配置模式的切换，如下图所示。



图 5-2 引导模式引脚的设置

5.4 PSIO 的接口信号硬件设计规范

本节列举了 PSIO 相关接口的详细硬件设计规范。

5.4.1 CAN 总线

如果 CAN PHY 为 5.0V 电平域，则系统中必须使用相应的电平转换芯片用于 PSIO 和 CAN PHY 连接。

CAN 总线应保持差分走线，差分阻抗按照 CAN 总线线材的特征阻抗进行控制，一般为 120Ω。避免其他的信号线与 CAN 总线平行布线，以减少耦合干扰。

如果 CAN 总线链路中有 ESD 保护器件，则这些保护器件应该尽可能的靠近数据路径，以免增加环路面积。此外，所有的保护措施都应尽可能靠近连接器和 PCB 板边缘，以防止噪声耦合到电路的其他部分。

5.4.2 ETH PHY 相关信号

根据外部 ETH PHY 支持的 RGMII 规格，TX/RX 的时钟可能需要在 PCB 上相对于各自的数据和控制线做延迟操作。

如果外部 ETH PHY 支持 RGMII V1.3，那么要求时钟信号使用更长的走线来实现相对于 DATA[3:0]和 CTL 信号平均 1ns-1.5ns 的延时。DATA[3:0]和 CTL 信号的时延偏差应小于 100ps（包括封装延时）。

如果外部 ETH PHY 支持 RGMII V2.0（使用外部延时），那么要求时钟信号使用更长的走线实现相对于 DATA[3:0]和 CTL 信号平均 1ns-1.5ns 的延时。DATA[3:0]和 CTL 信号的时延偏差应小于 100ps（包括封装延时）。

如果外部 ETH PHY 支持 RGMII V2.0（使用内部延时），那么 DATA[3:0]和 CTL 信号的时延偏差应小于±50ps（包括封装延时）。

RGMII 走线单端阻抗为 50Ω，走线长度应小于 5inches，DATA 信号相较于 CLK 信号的等长控制小于 120mil。RGMII 信号线之间的走线间距建议大于 2 倍 RGMII 线宽，RGMII 与其他信号之间的间距建议大于 3 倍 RGMII 线宽。

MDIO 信号需要通过上拉电阻到 PSIO 电源域。

5.4.3 IIC 总线

IIC 总线的 SDA 和 SCL 数据线远端需要 4.7KΩ上拉电阻，且电阻放置位置要最大程度的远离 DR1 器件。IIC 信号线的阻抗控制在单端 50Ω，为了保证 IIC 通信的稳定效果，应将 IIC 主设备与从设备的距离尽量缩短。信号线上的负载电容和串联电阻需要适当配置以减少信号反射，有效抑制总线上的干扰脉冲。SDA 和 SCL 线路应尽量与其他线路分离，以避免干扰。SDA 与 SCL 线路不能交叉走线，以避免电磁干扰和串扰。在 IIC 线路附近禁止布置高速信号线和高功率线路，以避免干扰和串扰。SDA 和 SCL 线路应尽量缩短，以减少线路电阻和电感。SDA 和 SCL 线路应尽量垂直布线，以减少串扰和电磁干扰。SDA 和 SCL 线路不应与高速信号线、电源线、时钟线等线路相交叉。SDA 和 SCL 线路的宽度应适当，通常建议不小于 6mil，以降低线路的电阻和电感。

5.4.4 SDIO 相关信号

在 CLK 链路靠近 PSIO 引脚位置可以放置一颗 0Ω的串阻，0Ω的电阻可以根据仿真结果改变成不同的阻值，这样做有助于调节链路的信号完整性。SD_DAT[3:0]，SD_CMD 和 SD_CLK 之间的延时偏差应该在 50-200ps。如果链路中存在电平转换芯片，那额外增加的延时也应该计算在内。异步信号 SD_CD_N，SD_WP_N 和 SD_CLK 之间没有延时偏差约束。SD_CD_N 和 SD_WP_N 信号应该在信号链路中上拉。

SDIO 的信号走线阻抗控制在单端 50Ω，走线长度小于 4inches，信号线之间的间距需大于两倍信号线宽。所有信号线尽量走同一信号层，避免跨分割平面的情况出现。时钟信号在空间足够的情况下可采取包地处理，如果无法实现需拉开时钟信号与其他信号之间的距离，距离要求大于 3W。建议在信号线过孔处增加回流过孔，减小信号回流路径。

5.4.5 USB ULPI 相关信号

为满足 60MHz 的操作频率要求，信号线上的器件封装和 PCB 延时应该保持在 2.0ns 以内或者尽量短。DATA[7:0]，DIR，NXT 和 STP 的走线和封装时延时延偏差应小于±100ps。为了提升保持时间，建议时钟走线长度小于数据和控制信号走线长度。为了实现更好的性能表现，建议 USB PHY 和 DR1 系列器件在 PCB 板级的放置间隔尽量靠近，间隔距离建议不超过 30mm。

5.4.6 QSPI 相关信号

建议根据建立和保持时间对 Clock，Data 和 SS 走线长度进行调整。QSPI[3:0]，QSPI_SS 相较于 QSPI_SCLK 的封装和 PCB 走线时延偏差应该小于±50ps。为更好的减小不同建立和保持时间带来的影响，可以将 Clock 和 Data 走线长度保持相等。为了获取更好的信号完整性，建议在近端和远端对 Clock 信号进行信号完整性分析。

6 MIPI DPHY_RX 硬件设计规范

DR1 系列器件对 MIPI DPHY_RX 的支持如下表所示。

表 6-1 DR1 系列器件 MIPI DPHY_RX 支持表

封装	是否有 MIPI DPHY_RX	
	MIPI 输入	MIPI 输出
DR1M90GEG400	无 MIPI_IO	
DR1V90GEG400	无 MIPI_IO	
DR1M90GEG484	无 MIPI_IO	
DR1V90GEG484	无 MIPI_IO	
DR1M90MEG484	支持	不支持
DR1V90MEG484	支持	不支持

6.1 MIPI DPHY_RX 硬件设计流程

本手册中，将 MIPI DPHY_RX 硬件设计分为两大块，原理设计阶段和 layout 设计阶段。

原理设计阶段主要描述 MIPI DPHY_RX BANK(DPHY0，DPHY1)电源特点，IO 分配注意事项。

layout 设计阶段主要描述 MIPI DPHY_RX 走线过孔，阻抗，等长等优化方法。

6.2 MIPI DPHY_RX 电源要求

表 6-2 DR1 系列器件 MIPI DPHY_RX 推荐运行条件

MIPI	额定电压	供电要求
VCCDPHY	0.95V±5%	选择性供电
设计注意	VCCDPHY 同时为 DPHY0，DPHY1 供电。	

6.3 MIPI DPHY_RX 约束规则

DR1 系列 FPSoC 部分器件内置了两路 MIPI DPHY_RX DPHY0 和 DPHY1，两个 MIPI DPHY_RX 可作为独立的接收使用。MIPI DPHY_RX 支持 x1-x8 模式，无论使用哪种模式，时钟线和数据线序列不可交换，且差分对极性不可交换。

6.1 MIPI DPHY_RX 信号完整性

1. MIPI DPHY_RX 差分对阻抗必须为 100Ω。

2. MIPI DPHY_RX 差分对各信号线组内等长须控制在±5mil 内，组间等长须控制在±40mil 内。

3. MIPI DPHY_RX 差分对之间的间距应适当（3W 规则或大于 6 倍 PCB 介质层厚度），以减少差分对之

间的串扰。

4. MIPI DPHY_RX 同组信号必须采用相同结构传输线，均为带状线，或均为微带线。

5. 确保信号到地之间的回路最短，添加地过孔时，保证信号回路最短。

6. 走线不得经过不连续覆铜平面和焊盘。

7. 信号返回路径必须为连续的 GND。

8. 高速差分接口信号旁边增加 GND。换层后，可在差分对周围添加 GND 过孔。

9. 对于较长的信号，应仔细选择铜皮的平整度，PCB 基板的均匀性，走线的几何形状（推荐弧形走线），保证信号的插入损耗最小。

10. 差分信号链路的耦合电容端接电阻摆放位置要求不允许走线存在 stub，焊盘应当串入走线，避免走线分叉。



图 6-1 焊盘应当串入走线中，避免走线分叉

版本信息

日期	版本	修订记录
2024/3/11	0.1	编写初版本
2024/7/26	1.0	首次发布正式版本
2024/12/4	1.1	1.“1.3 电源退耦电容配置表”章节中增加 GEG400 封装器件信息； 2.增加“1.5 ADC 电源设计要求”章节中有关 ADC 供电要求相关描述； 3.更新 DDR3/4 章节中数据、地址和命令信号的最大走线总长的约束； 4.勘误“表 3-2 DR1 DDR3/DDR3L IO 分组表”中“PS_DDR_VRP2”的引脚描述； 5.“6 MIPI DPHY_RX 硬件设计规范”章节中增加 GEG400 封装器件信息。

版权所有©2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。