SALDRAGON®1 系列 FPSoC
封装用户手册

上海安路信息科技股份有限公司

UG_1213（v1.4）2025 年 07 月

术语/缩略词

缩略词	英文全拼	中文释义
FPGA	Field Programmable Gate Array	现场可编程门阵列
FPSoC	Field Programmable System On Chip	现场可编程系统级芯片
POD	Package Outline Drawing	封装外形图
TS	Temperature Sensor	高精度温度检测模块

目　录

术语/缩略词 I

目　录 II

1 封装概述 1

1.1 封装信息 1

1.2 BANK 信息 1

2 封装信息 3

2.1 封装外形图（POD） 3

2.2 丝印说明 5

2.3 封装热阻 5

2.4 PINDELAY 5

3 封装引脚 6

3.1 引脚定义和规则 6

3.2 IO 布局示意图 10

版本信息 14

免责声明 14

1 封装概述

1.1 封装信息

SALDRAGON®1（以下简称 DR1）系列 FPSoC 采用带散热片的球栅阵列封装形式，具体器件封装信息如下表所示。

表 1-1 DR1 系列 FPSoC 封装信息

Device	Package		
	Type	Size（mm）	Pitch（mm）
DR1M90	GEG484	19x19	0.8
	MEG484	19x19	0.8
	GEG400	17x17	0.8
DR1V90	GEG484	19x19	0.8
	MEG484	19x19	0.8
	GEG400	17x17	0.8

1.2 BANK 信息

DR1 器件 BANK 信息如下图所示。



图 1-1 DR1M90GEG484 和 DR1V90GEG484 器件 BANK 示意图



图 1-2 DR1M90MEG484 和 DR1V90MEG484 器件 BANK 示意图



图 1-3 DR1M90GEG400 和 DR1V90GEG400 器件 BANK 示意图

2 封装信息

2.1 封装外形图（POD）



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	1.33	1.41	1.49
A1	0.30	0.35	0.40
A2	1.01	1.06	1.11
c	0.33	0.36	0.39
A3	0.70 BASIC		
D	18.90	19.00	19.10
D1	16.80 BASIC		
E	18.90	19.00	19.10
E1	16.80 BASIC		
e	0.80 BASIC		
b	0.40	0.45	0.50
aaa	0.15		
ccc	0.20		
ddd	0.15		
eee	0.15		
fff	0.08		
h	0.875 REF		

图 2-1 GEG484 封装外形图规格



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	1.33	1.41	1.49
A1	0.30	0.35	0.40
A2	1.01	1.06	1.11
c	0.33	0.36	0.39
A3	0.70 BASIC		
D	18.90	19.00	19.10
D1	16.80 BASIC		
E	18.90	19.00	19.10
E1	16.80 BASIC		
e	0.80 BASIC		
b	0.40	0.45	0.50
aaa	0.15		
ccc	0.20		
ddd	0.15		
eee	0.15		
fff	0.08		
h	0.875 REF		

图 2-2 MEG484 封装外形图规格



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	1.38	1.46	1.54
A1	0.35	0.40	0.45
A2	1.01	1.06	1.11
A3	0.70 BASIC		
c	0.32	0.36	0.40
D	16.90	17.00	17.10
D1	15.20 BASIC		
E	16.90	17.00	17.10
E1	15.20 BASIC		
e	0.80 BASIC		
b	0.45	0.50	0.55
L	0.650 REF		
aaa	0.15		
ccc	0.20		
ddd	0.20		
eee	0.15		
fff	0.08		

图 2-3 GEG400 封装外形图规格

2.2 丝印说明



图 2-4 DR1 系列 FPSoC 丝印示意图

丝印信息说明

- 第一行：公司标识
- 第二行：器件型号
- 第三行：产品追溯码（fab code）
- 第四行：年周码（date code）
- 第五行：规格等级

2.3 封装热阻

表 2-1 DR1 系列 FPSoC 封装热阻

器件	Jc（° C/W）	Jb（° C/W）	Ja（° C/W）			
			0	250LFM	500LFM	750LFM
DR1M90GEG484 DR1V90GEG484 DR1M90MEG484 DR1V90MEG484	4.11	7.33	15.74	12.41	11.43	10.85
DR1M90GEG400 DR1V90GEG400	4.65	6.81	15.9	12.45	11.47	10.86

2.4 PINDELAY

DR1 器件的 PINDELAY 信息详见：

- 《DR1M90_DR1V90GEG484_PINDELAY.xlsx》
- 《DR1M90_DR1V90MEG484_PINDELAY.xlsx》
- 《DR1M90_DR1V90GEG400_PINDELAY.xlsx》

3 封装引脚

3.1 引脚定义和规则

表 3-1 引脚定义和规则

管脚功能描述		
功能名称	输入/输出	功能描述
电源管脚		
VCCINT	—	内部核心模块电源
VCCAUX	—	辅助电源
VCCIO	—	I/O 组电源
VCCADC	—	ADC 模拟电源 使用 ADC 时，VCCADC 可接单独模拟电压供电或通过磁耦隔离接 VCCAUX； 不使用 ADC 时，VCCADC 也需满足上述供电要求，不允许悬空或接地。
VCCPLL_PS	—	PS PLL 电源
VCCDPHY	—	MIPI DPHY-RX 电源
GNDADC	—	ADC 模拟地 使用 ADC 时，GNDADC 可接单独模拟地或通过磁耦隔离接系统地 GND； 不使用 ADC 时，GNDADC 也需满足上述接地要求，不允许悬空。
GND	—	电源地
JTAG配置相关管脚		
TDO	专用 I/O，输出	JTAG 指令和数据串行输出，TDO 由 TCK 下降沿驱动。只有在 TAP 处于 SHIFTIR 和 SHIFTDR 时，TDO 输出数据才有效。
TMS	专用 I/O，输入	Test Mode Select 该管脚和 TCK 共同决定 TAP 状态机，TAP 状态机在 TCK 上升沿产生变化。
TDI	专用 I/O，输入	JTAG 指令和数据串行输入，TDI 由 TCK 下降沿驱动，在 JTAG 总线内部，由上升沿进行采样并完成串并转换。只有在 TAP 处于 SHIFTIR 或 SHIFTDR 状态时，TDI 数据才会被采样。
TCK	专用 I/O，输入	JTAG 时钟输入。需要通过 4.7K 电阻上拉。

管脚功能描述		
HSWAPEN	复用功能，输入	控制 PL 侧用户 I/O 管脚在配置过程中状态 HSWAPEN=0，用户 I/O 管脚在配置过程中为弱上拉状态 HSWAPEN=1，用户 I/O 处于高阻态。
PROGRAMN	专用 I/O，输入	配置逻辑复位信号，低电平有效。 PROGRAMN 管脚需要通过连接 1 个 4.7K 欧姆的电阻上拉到 VCCIO_0。
DONE	专用 I/O，输出	配置完成管脚，高电平有效。 DONE 管脚需要通过连接 1 个 4.7K 欧姆的电阻上拉到 VCCIO_0。
INITN	专用 I/O，输入/输出	配置初始化管脚，高电平有效。 当 FPGA 处于复位状态时，INITN 为低电平； 当 FPGA 处于初始化过程或者检测到配置错误时，配置模块也将拉低 INITN 管脚； 当检测到 PROGRAMN 管脚拉高后，FPGA 开始启动初始化过程，在初始化完成后，INITN 将变成高电平。在初始化未完成前，用户可以拉低 INITN 来延迟初始化过程； 初始化过程完成后，FPGA 开始下载码流数据到内部配置 RAM。 INITN 管脚需要通过连接 1 个 4.7K 欧姆的电阻上拉到 VCCIO_0。
PS相关管脚		
PS_IOxx_xxx	输入/输出	PS 输入输出 IO
PS_CLK_200	输入	PS 外部时钟输入
PS_PORN_200	输入	PS 上电复位端口，低有效
PS_SRSTN_201	输入	PS 系统复位端口，低有效
PS DDR 相关管脚		
PS_DDR_CKP PS_DDR_CKN	专用 I/O，输出	时钟信号
PS_DDR_RSTN	专用 I/O，输出	复位信号，通过 4.7K 欧姆电阻下拉到 GND
PS_DDR_CKE	专用 I/O，输出	时钟使能
PS_DDR_CSN	专用 I/O，输出	片选信号
PS_DDR_ODT	专用 I/O，输出	ODT 使能

管脚功能描述		
PS_DDR_A16_RASN PS_DDR_A15_CASN PS_DDR_A14_WEN	专用 I/O，输出	DDR3 时为命令控制信号 DDR4 时为命令控制和地址复用
PS_DDR_BAxx	专用 I/O，输出	Bank 地址信号
PS_DDR_BG0_BA	专用 I/O，输出	DDR3 时为 Bank 地址信号 DDR4 时为 Bank Group 地址信号
PS_DDR_Axx	专用 I/O，输出	地址信号
PS_DDR_DQSPxx PS_DDR_DQSNxx	专用 I/O，输入/输出	DDR DQS 数据选通
PS_DDR_DQxx	专用 I/O，输入/输出	数据信号
PS_DDR_DMxx	专用 I/O，输出	数据字节掩码
PS_DDR_VREFxx	功能管脚	参考电压
PS_DDR_VRPxx	功能管脚	阻抗校准（ZQ）参考电阻，不使用时可悬空
其他		
GCLKIOT0～GCLKIOT3	复用功能，输入/输出	全局时钟 True PAD0～3 端口
GCLKIOC0～GCLKIOC3	复用功能，输入/输出	全局时钟 Comp PAD0～3 端口
RSV_R2GND	输入	必须下拉，建议通过 4.7K 电阻接 GND
RSV_NC	输入	可通过 4.7K 电阻上拉到电源或者悬空
NC	—	建议悬空
ADC 相关		
ADC0N～ADC15N[1]	输入	ADC 复用模拟输入 N 端
ADC0P～ADC15P[1]	输入	ADC 复用模拟输入 P 端
VP_0	输入	ADC 专用模拟输入 N 端
VN_0	输入	ADC 专用模拟输入 P 端
VREFN_0	输入	ADC 模块参考电压（N 端），该引脚必须接到 GNDADC
VREFP_0	输入	ADC 模块参考电压（P 端），外部参考源
TS相关		

管脚功能描述
DR1 器件温度检测模块未引出模拟管脚。

注：

1. ADC 共享通道对应的 I/O(ADC0P/N～ADC15P/N)可作复用 I/O 输入端口使用，且当其工作在 LVCMOS 电平模式时，有以下注意事项(LVDS 电平模式不涉及)：

   a） 单一接口功能单元(例如 QSPI)应用中，ADC 复用 I/O 和其他 PL I/O 不可混用。

   b） 如对 clock duyt 敏感，ADC 复用 I/O 的接口频率需要低于 30MHz。

   c） 对端器件的驱动要求使用 FAST 配置或 slew rate > 3.3V/ns。

3.2 IO 布局示意图

DR1 器件的 IO 分布示意如下图所示。



图 3-1 DR1V90GEG484/DR1M90GEG484 器件 IO 布局示意图

其中，示意图中各个标识含义如下：





图 3-2 DR1V90MEG484/DR1V90GEG484 器件 IO 布局示意图

其中，示意图中各个标识含义如下：



图 3-3 DR1M90GEG400/DR1V90GEG400 器件 IO 布局示意图

其中，示意图中各个标识含义如下：



表 3-2 DR1 器件引脚分布

管脚		DR1V90GEG484 DR1M90GEG484	DR1V90MEG484 DR1M90MEG484	DR1V90GEG400 DR1M90GEG400
PL IO	BANK11	50	50	25
	BANK31	50	24	–
	BANK32	50	50	50
	BANK33	50	50	50
PS IO	BANK200	18	18	18
	BANK201	38	38	38
	BANK202[1]	29	29	29
	BANK203[1]	46	46	46
VCCIO	BANK0	1	1	1
	BANK11	7	7	4
	BANK31	6	3	–
	BANK32	6	6	6
	BANK33	7	7	6
	BANK200	2	2	2
	BANK201	4	4	4
	BANK202	–	–	–
	BANK203	9	9	10
VCCINT		16	16	17
VCCAUX		8	8	11
VCCPLL_PS		1	1	1
VCCADC		1	1	1
GND		63	68	59
GNDADC		1	1	1

注：

1. BANK202 和 BANK203 为 PS DDR 专用管脚

版本信息

日期	版本	修订记录
2024/5/18	0.1	编写初版本
2024/7/22	1.0	首次发布正式版本
2024/08/14	1.1	更新第 2.3 节的封装热阻参数
2024/10/30	1.2	1. 增加 DR1M90GEG400 和 DR1V90GEG400 封装信息 2. 更新 3.1 节引脚定义和规则中部分引脚的描述
2025/2/16	1.3	1. 更新术语/缩略词 2. 更新第 2.2 丝印说明节中的丝印示意图和对应说明
2025/07/11	1.4	1. 更新图 2-1 GEG484 封装外形图规格和图 2-2 GEG484 封装外形图规格。 2. 新增表 3-1 引脚定义和规则注 1，对 ADC 通道复用 I/O 进行说明。

版权所有©2025 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。