SALEAGLE®4D20 FPGA

数据手册

上海安路信息科技股份有限公司

DS_302（v1.3.6）2025 年 09 月

ALQR-7.5-11

目 录

目 录 I

1 简介 1

1.1 SALEAGLE®4（以下简称 EG4）D20 器件系列特性 1

1.2 EG4D20 器件介绍 3

2 EG4D20 架构介绍 3

3 EG4D20 交直流特性 5

4 EG4D20 内部 SDRAM 5

5 引脚和封装 8

5.1 引脚定义 8

5.2 EG4D20EG176/B FPGA 引脚列表 10

5.3 EG4D20EG176/B 封装尺寸 16

6 订购信息 17

版本信息 19

免责声明 21

1 简介

1.1 SALEAGLE®4（以下简称 EG4）D20 器件系列特性

- **灵活的逻辑结构**
  - 19600 LUTs
- **低功耗器件**
  - 先进的 55nm 低功耗工艺
  - 静态功耗低至 5mA
- **丰富的片内存储空间**
  - 64 块 9Kbits 嵌入式 RAM（ERAM9K），16 块 32Kbits 嵌入式 RAM
  - 128Mb DDR SDRAM 存储空间
  - 最大 156.8Kbits 分布式 RAM
- **可配置逻辑模块(PLBs)**
  - 优化的 LUT4/LUT5 组合设计
  - 双端口分布式存储器
  - 支持算数逻辑运算
  - 快速进位链逻辑
- **嵌入式乘法器**
  - 29 个 18 × 18 乘法器，支持 9×9 模式
- **源同步输入/输出接口**
  - 输入/输出单元包含 DDR 寄存器
  - Generic DDRx1
  - Generic DDRx2
- **高性能，灵活的输入/输出缓冲器**
  - 支持热插拔
  - 可配置上拉/下拉模式
  - 片内 100Ω差分电阻
- **时钟资源**
  - 16 个全局时钟
  - 4 个 PLLs 用于频率综合
  - 5 路时钟输出
  - 分频系数 1 到 128
  - 支持 5 路时钟输出级联
  - 动态相位选择
- **嵌入式硬核 IP**
  - ADC
    - 12 比特逐次逼近寄存器型（SAR）
    - 最多 8 个模拟输入
    - 1MHz 采样速率（MSPS）
  - 集成电压监控模块
  - 内置环形振荡器
- **配置模式**
  - 主模式串行 SPI（MSPI）
  - 从模式串行（SS）
  - 主模式并行 x8（MP）
  - 从模式并行 x8（SP）
  - JTAG 模式（IEEE-1532）
  - 支持 DUAL BOOT 和 MULTI BOOT
- **BSCAN**
  - 兼容 IEEE-1149.1
- **封装**
  - EG176 20mm×20 mm，0.4mm pitch

表 1-1 EG4D20 器件资源

General feature	EG4D20EG176	EG4D20EG176B
Number of FFs	19,600	19,600
Number of LUTS	19,600	19,600
Number of Dis-Ram bits	156,800	156,800
Number of ERAM (9k)	64	64
Number of ERAM (32k)	16	16
Total EBR Kbits	1088	1088
Number of M18x18	29	29
PLL	4	4
Low-skew GCLK	16	16
EM SDRAM	8Mx16bits	8Mx16bits
User IO Banks	8	8
Maximum user IOs	135	135

表 1-2 EG4D20 FPGA 封装

Packages	EG4D20EG176	EG4D20EG176B
QFP (20×20, 0.4mm pitch)	135/（24+28）	135/（24+28）

注：

1. 135/（24+28）表示：用户可用 IO 数/（用户可用 True LVDS 对+用户可用 Emulated LVDS 对）。

1.2 EG4D20 器件介绍

安路科技的 EG4D20 FPGA，是基于安路科技成熟可靠的低成本、低功耗可编程 FPGA—EG4X20，采用最新的 3D 合封技术，与一块 8M × 16bits 的 SDRAM 合封而成。EG4D20 拥有更小，更简单可靠的器件封装，更大的内嵌存储容量，特别适用于大容量，高速数据的采集、传输和变换等应用。

特色优势如下：

■ **多品种，大容量的内置存储空间**

- 内置 128Mbits DDR SDRAM 存储空间，16 位数据总线宽度，最高 200MHz 工作频率，最大读写带宽高达 800MB/s
- 内置 64 块 ERAM9K 随机读写 RAM，可配置为真双口、简单双口、单口 RAM 和 FIFO 工作模式，位宽可配置为 512x18，1Kx9，2Kx4，4Kx2，8Kx1
- 内置 16 块 32Kbits RAM，可配置为单口 RAM,双口 RAM，可独立配置为 2Kx16 或者 4Kx8

■ **更小封装，更多 IO，更利于 PCB 布线的引脚排布**

- QFP 封装，EPAD 接地，最多达 135 个用户 IO
- 支持 True LVDS，最高频率 800Mbps
- QFP 封装，0.4mm 引脚间距，封装尺寸 20mm × 20mm
- 优化的引脚排布，使得只需要两层 PCB 即可轻松使用器件所有 IO
- 支持简单低成本的 SPI FLASH 配置；上电配置后，FLASH 可作为用户使用

■ **集成多种专用 IP**

- 集成 12BIT SAR 型 ADC，采样率可达 1MHz，最多支持 8 个输入通道复用
- 集成电源监控模块，可对指定 BANK 电压监控
- 集成内部环型振荡器

2 EG4D20 架构介绍

同 EG4X20，详情请参考 EG4 数据手册。

EG4D20EG176 器件的以下引脚如果在代码中设置为 output 或 inout 类型，在加载时不能一直保持高阻态，会输出高脉冲或者低脉冲信号。如果用户在加载时对引脚状态有要求，需要尽量避开这些引脚，或是通过软件设置进行规避。EG4D20EG176 器件在配置中不受控制的引脚如下表：

表 2-1 EG4D20EG176 器件在配置器件不受控制引脚列表

Device	Pin
EG4D20EG176	2、8、14、15、16、17

3 EG4D20 交直流特性

同 EG4X20，详情请参考 EG4 数据手册。

4 EG4D20 内部 SDRAM

EG4D20 内嵌一片 8M × 16bit 的 DDR SDRAM（W9412G6KH），最高 200MHz 工作频率，最大读写带宽高达 800MB/s，EG4D20EG176B 内部 SDRAM 型号 EM6A9160GDD。SDRAM 与 FPGA 通过软件深度整合，所以如果要使用 SDRAM，只需要在 IP generate 中例化，或者在顶层实例化如下 IP 模块即可。该 IP 的原型如下：

```
EG_PHY_SDRAM_128  U_EG_PHY_SDRAM_128(
.clk(SD_CLK),          // SDRAM 差分时钟正端 1bit 位宽
.clk_n(SD_CLK_N),      // SDRAM 差分时钟负端 1bit 位宽
.ras_n(SD_RAS_N),      // SDRAM 行选通 1bit 位宽
.cas_n(SD_CAN_N),     //SDRAM 列选通 1bit 位宽
.we_n(SD_WE_N),      //SDRAM 写使能 1bit 位宽
.cs_n(SD_CS_N),       //SDRAM 片选信号 1bit 位宽
.addr(SD_SA),          //SDRAM 地址 11bits 位宽
.ba(SD_BA),           // SDRAM BANK 地址 2bits 位宽
.dq(SD_DQ),           //SDRAM 数据 16 bits 位宽
.ldqs(SD_LDQS),       // SDRAM 低字节数据选通信号 1bit 位宽
.udqs(SD_UDQS),      // SDRAM 高字节数据选通信号 1bit 位宽
.ldm(SD_LDM),        // SDRAM 低字节数据屏蔽信号 1bit 位宽
.udm(SD_UDM),       // SDRAM 高字节数据屏蔽信号 1bit 位宽
.cke(SD_CKE)          // SDRAM 时钟使能 1bit 位宽
);
```

表 4-1 SDRAM 引脚分配

SDRAM 引脚名称	SDRAM 引脚描述	引脚连接	数据方向
DQ0	数据脚 0	与 IP 相连	双向
DQ1	数据脚 1	与 IP 相连	双向
DQ2	数据脚 2	与 IP 相连	双向
DQ3	数据脚 3	与 IP 相连	双向
DQ4	数据脚 4	与 IP 相连	双向
DQ5	数据脚 5	与 IP 相连	双向
DQ6	数据脚 6	与 IP 相连	双向
DQ7	数据脚 7	与 IP 相连	双向
DQ8	数据脚 8	与 IP 相连	双向
DQ9	数据脚 9	与 IP 相连	双向
DQ10	数据脚 10	与 IP 相连	双向
DQ11	数据脚 11	与 IP 相连	双向
DQ12	数据脚 12	与 IP 相连	双向
DQ13	数据脚 13	与 IP 相连	双向
DQ14	数据脚 14	与 IP 相连	双向
DQ15	数据脚 15	与 IP 相连	双向
ADDR0	地址脚 0	与 IP 相连	输出
ADDR1	地址脚 1	与 IP 相连	输出
ADDR2	地址脚 2	与 IP 相连	输出
ADDR3	地址脚 3	与 IP 相连	输出
ADDR4	地址脚 4	与 IP 相连	输出
ADDR5	地址脚 5	与 IP 相连	输出
ADDR6	地址脚 6	与 IP 相连	输出
ADDR7	地址脚 7	与 IP 相连	输出
ADDR8	地址脚 8	与 IP 相连	输出
ADDR9	地址脚 9	与 IP 相连	输出
ADDR10	地址脚 10	与 IP 相连	输出
ADDR11	地址脚 11	与 IP 相连	输出
BA0	BANK 地址脚 0	与 IP 相连	输出
BA1	BANK 地址脚 1	与 IP 相连	输出
WE_N	写使能	与 IP 相连	输出
RAS_N	行选通	与 IP 相连	输出
CAS_N	列选通	与 IP 相连	输出
CLK	芯片时钟正端	与 IP 相连	输出
CLK_N	芯片时钟负端	与 IP 相连	输出

SDRAM 引脚名称	SDRAM 引脚描述	引脚连接	数据方向
LDQS	低字节数据选通	与 IP 相连	双向
UDQS	高字节数据选通	与 IP 相连	双向
LDM	低字节数据屏蔽	与 IP 相连	输出
UDM	高字节数据屏蔽	与 IP 相连	输出
CKE	时钟使能	与 IP 相连	输出
CS_N	芯片片选	与 IP 相连	输出

安路科技提供 DDR 访问的 DDR Controller 和 DDR PHY 可灵活实现对 DDR SDRAM 的访问，如有需要请与安路技术支持联系。

5 引脚和封装

5.1 引脚定义

表 5-1 引脚定义规则

引脚名称	方向	描 述
电源地引脚		
NC	-	无连接
GND	-	电源地
GND_EPAD	-	芯片地 PAD
VCC	-	内部核心模块电源
VCCIOx	-	I/O 组电源
VCCAUX	-	辅助电源
VCC_PLLX	-	PLL 电源
GND_PLLx	-	PLL 地
JTAG 专用引脚		
TCK	输入	TCK 输入边界扫描时钟
TDI	输入	边界扫描数据输入
TDO	输出	边界扫描数据输出
TMS	输入	边界扫描模式选择
配置专用管脚		
CSI_B	输入	并行下载模式片选信号，低有效
M0	输入	下载模式选择
PROGRAM_B	输入	全局复位输入，低有效
CCLK	I/O	-
DONE	I/O	专用配置状态引脚，在配置完成后会输出高，源端开路。 （1）在配置完成前，需保证 DONE 引脚可被内部驱动为低电平。 （2）进入用户模式后，可复用为 USER I/O，在复用时作为输入使用，可能会导致重新加载等问题，但是可以作为输出引脚使用。
INITB	I/O	专用配置状态引脚，输出低时表示上电初始化或配置错误；输出高表示 FPGA 准备好配置，源端开路。 （1）在配置完成前，需保证 INITB 引脚可被内部驱动为高电平。 （2）进入用户模式后，可复用为 USER I/O，在复用时作为输

		入使用，可能会导致重新加载等问题，但是可以作为输出引脚使用。
CSO_B	I/O	FLASH 片选
HSWAPEN	I/O	I/O 加载状态控制引脚

5.2 EG4D20EG176/B FPGA 引脚列表

编号	BANK[1]	名称	功能描述	最小系统需要
1	1	VCC	内核电源	是
2	1	IO_L1N_1	通用 IO	
3	1	IO_L1P_1	通用 IO	
4	1	IO_L2N_1	通用 IO	
5	1	DDR_VREF	DDR 参考电压，1/2 VDD	是
6	1	IO_L2P_1	通用 IO	
7	1	VCCIO1	2.5V BANK1 IO 电源	是
8	1	IO_L1_1	通用 IO	
9	1	GND	芯片地	是
10	1	IO_L3P_1,DONE	配置完成/通用 IO	
11	1	IO_L3N_1	通用 IO	
12	1	VCCIO1	2.5V BANK1 IO 电源	是
13	1	GND	芯片地	是
14	1	IO_L4P_1	通用 IO	
15	1	IO_L4N_1	通用 IO	
16	1	IO_L5N_1	通用 IO	
17	1	IO_L5P_1	通用 IO	
18	1	VCCIO1	2.5V BANK1 IO 电源	是
19	1	IO_L2_1,GCLKIOL_3	通用 IO	
20	1	VCC	内核电源	是
21	1	GND	芯片地	是
22	2	IO_L1P_2,GCLKIOL_5	通用 IO	
23	2	IO_L1N_2,GCLKIOL_4	通用 IO	
24	2	VCCIO2	2.5V BANK2 IO 电源	是
25	2	IO_L1_2,GCLKIOL_6	通用 IO	
26	2	IO_L2P_2	通用 IO	
27	2	IO_L2N_2	通用 IO	
28	2	IO_L3P_2	通用 IO	
29	2	IO_L3N_2	通用 IO	
30	2	IO_L4N_2	通用 IO	
31	2	IO_L4P_2	通用 IO	
32	2	IO_L2_2	通用 IO	
33	2	GND	芯片地	是
34	2	VCCIO2	2.5V BANK2 IO 电源	是

编号	BANK[1]	名称	功能描述	最小系统需要
35	2	IO_L3_2	通用 IO	
36	2	IO_L5N_2	通用 IO	
37	2	IO_L5P_2	通用 IO	
38	2	GND	芯片地	是
39	2	IO_L4_2	通用 IO	
40	2	VCCIO2	2.5V BANK2 IO 电源	是
41	2	IO_L6N_2	通用 IO	
42	2	IO_L6P_2	通用 IO	
43	2	IO_L5_2,JTAG_TDO	JTAG 接口/通用 IO	是
44	2	IO_L6_2,JTAG_TMS	JTAG 接口/通用 IO	是
45	-	VCCAUX	辅助电源	是
46	3	IO_B1_3,JTAG_TDI	JTAG 接口/通用 IO	是
47	3	IO_B2_3,JTAG_TCK	JTAG 接口/通用 IO	是
48	3	VCC	内核电源	是
49	3	IO_BE1N_3	通用 IO	
50	3	IO_BE1P_3	通用 IO	
51	3	IO_BE2N_3	通用 IO	
52	3	IO_BE2P_3	通用 IO	
53	3	IO_BE3P_3	通用 IO	
54	3	IO_BE3N_3	通用 IO	
55	3	IO_B3_3	通用 IO	
56	3	IO_B4_3	通用 IO	
57	3	IO_BE4N_3	通用 IO	
58	3	IO_BE4P_3	通用 IO	
59	3	VCCIO3	BANK3 IO 电源	是
60	3	IO_BE5N_3,GCLKIOB_4	通用 IO	
61	3	IO_BE5P_3,GCLKIOB_5	通用 IO	
62	4	IO_BE1N_4,GCLKIOB_2	通用 IO	
63	4	IO_BE1P_4,GCLKIOB_3	通用 IO	
64	4	IO_BE10N_4	通用 IO	
65	4	VCC	内核电源	是
66	4	IO_BE10P_4	通用 IO	
67	4	VCCIO4	BANK4 IO 电源	是
68	4	IO_BE2P_4	通用 IO	
69	4	IO_BE2N_4	通用 IO	
70	4	IO_BE3P_4	通用 IO	

编号	BANK[1]	名称	功能描述	最小系统需要
71	4	IO_BE3N_4	通用 IO	
72	4	IO_B3_4	通用 IO	
73	4	IO_BE4P_4	通用 IO	
74	4	IO_BE4N_4	通用 IO	
75	4	IO_BE5N_4	通用 IO	
76	4	IO_BE5P_4	通用 IO	
77	4	IO_BE6N_4	通用 IO	
78	4	IO_BE6P_4	通用 IO	
79	4	IO_BE7P_4	通用 IO	
80	4	VCCIO4	BANK4 IO 电源	是
81	4	IO_BE7N_4	通用 IO	
82	4	IO_BE8N_4	通用 IO	
83	4	IO_BE8P_4	通用 IO	
84	4	IO_BE9N_4	通用 IO	
85	4	VCC	内核电源	是
86	4	IO_BE9P_4	通用 IO	
87	4	VCCAUX	辅助电源	是
88	4	IO_B4_4,HSWAPEN	程序加载时 IO 状态选择	
89	5	IO_R1N_5	通用 IO	
90	5	IO_R1P_5	通用 IO	
91	5	IO_R1_5	通用 IO	
92	5	VCC	核心电源	是
93	5	IO_R2P_5	通用 IO	
94	5	IO_R2N_5	通用 IO	
95	5	IO_R3N_5	通用 IO	
96	5	VCCIO5	2.5V BANK5 电源	是
97	5	IO_R3P_5	通用 IO	
98	5	IO_R4P_5	通用 IO	
99	5	IO_R4N_5	通用 IO	
100	5	IO_R5P_5	通用 IO	
101	5	IO_R5N_5	通用 IO	
102	5	IO_R6N_5	通用 IO	
103	5	IO_R6P_5	通用 IO	
104	5	IO_R2_5	通用 IO	
105	5	VCCIO5	2.5V BANK5 电源	是
106	5	IO_R7P_5	通用 IO	

编号	BANK[1]	名称	功能描述	最小系统需要
107	5	IO_R7N_5	通用 IO	
108	5	VCCIO5	2.5V BANK5 电源	是
109	5	IO_R3_5	通用 IO	
110	5	IO_R8N_5	通用 IO	
111	5	IO_R8P_5	通用 IO	
112	5	IO_R4_5	通用 IO	
113	6	VCC	核心电源	是
114	6	IO_R1_6,GCLKIOR_2	通用 IO	
115	6	IO_R2_6,GCLKIOR_4	通用 IO	
116	6	GND	芯片地	是
117	6	VCCIO6	2.5V BANK6 电源	是
118	6	IO_R3_6	通用 IO	
119	6	IO_R4_6	通用 IO	
120	6	VCCIO6	2.5V BANK6 IO 电源	是
121	6	IO_R1P_6	通用 IO	
122	6	IO_R1N_6	通用 IO	
123	6	IO_R2N_6	通用 IO	
124	6	IO_R2P_6	通用 IO	
125	6	VCCIO6	2.5V BANK6 IO 电源	是
126	6	IO_R3P_6	通用 IO	
127	6	IO_R3N_6	通用 IO	
128	6	VCC	核心电源	是
129	6	IO_R4N_6	通用 IO	
130	6	IO_R4P_6	通用 IO	
131	6	IO_R5P_6	通用 IO	
132	6	IO_R5N_6	通用 IO	
133	7	IO_TE1P_7	通用 IO	
134	7	IO_TE1N_7,PROGRAM_B	通用 IO/芯片复位	是
135	7	VCCAUX	辅助电源	是
136	7	IO_TE2P_7	通用 IO	
137	7	VCC	核心电源	是
138	7	IO_TE2N_7	通用 IO	
139	7	IO_TE3P_7,INITB	通用 IO	
140	7	IO_TE3N_7,CSO_B	FLASH 片选/通用 IO	
141	7	IO_TE11N_7	通用 IO	
142	7	VCCIO7	BANK7 IO 电源	是

编号	BANK[1]	名称	功能描述	最小系统需要
143	7	IO_TE11P_7	通用 IO	
144	7	IO_TE4P_7	通用 IO	
145	7	IO_TE4N_7	通用 IO	
146	7	IO_TE5P_7,D3	通用 IO	
147	7	IO_TE5N_7,D4	通用 IO	
148	7	IO_T3_7	通用 IO	
149	7	IO_TE6P_7	通用 IO	
150	7	IO_TE6N_7	通用 IO	
151	7	IO_T4_7	通用 IO	
152	7	IO_TE7P_7,D7	通用 IO	
153	7	IO_TE7N_7	通用 IO	
154	7	VCCIO7	BANK7 IO 电源	是
155	7	IO_TE8N_7,D6	通用 IO	
156	7	IO_TE8P_7,D5	通用 IO	
157	7	IO_T5_7,GCLKIOT_7	通用 IO	
158	7	IO_TE9N_7,GCLKIOT_4	通用 IO	
159	7	IO_TE9P_7,GCLKIOT_5	通用 IO	
160	7	VCCIO7	BANK7 IO 电源	是
161	7	IO_T6_7,GCLKIOT_0	通用 IO	
162	7	IO_TE10P_7,GCLKIOT_3	通用 IO	
163	7	IO_TE10N_7,GCLKIOT_2	通用 IO	
164	8	VCC	核心电源	是
165	8	IO_T1_8,DO_DIN_MISO	FLASH 数据输出/通用 IO	
166	8	IO_T2_8,MOSI,CSI_B	FLASH 数据输入/通用 IO	
167	8	VCCIO8	BANK8 IO 电源	是
168	8	IO_T3_8,CCLK	FLASH 时钟/通用 IO	
169	8	IO_T4_8,M0	模式选择/通用 IO	
170	8	IO_T5_8,M1,ADC_CH_0	配置模式选择/ADC 输入	
171	8	VCCIO8	BANK8 IO 电源	是
172	8	IO_TE2P_8,D1,ADC_CH_5,ADC_VREF	ADC 参考电压输入	是
173	8	IO_TE1P_8,GPLL1_CLKIN0,ADC_CH_4	ADC 输入/通用 IO	
174	8	IO_TE2N_8,D2,ADC_CH_6	通用 IO	
175	8	VCCAUX	辅助电源	是
176	8	IO_TE1N_8,GPLL1_CLKIN1,ADC_CH_7	ADC 输入/通用 IO	
177		GND_EPAD	芯片地 PAD	是

注：

1. BANK1、BANK2、BANK5 和 BANK6 内部连在一起，必须使用相同电压且电压范围为 2.375V～2.625V，BANK3 的 IO 电压与 VCCAUX 在内部连在一起的，因此 VCCIO3 需要等于 VCCAUX 电压，可以为 3.3V 或者 2.5V。其余 BANK 可支持 1.2V、1.5V、1.8V、2.5V 和 3.3V IO 电平。

5.3 EG4D20EG176/B 封装尺寸



DIMENSION LIST (FOOTPRINT: 2.00)

S/N	SYM	DIMENSIONS	REMARKS	
1	A	MAX. 1.200	OVERALL HEIGHT	
2	A1	$0.100^{+0.027}_{-0.050}$	STANDOFF	C D
3	A2	1.000±0.100	PKG THICKNESS	
4	D	22.000±0.200	LEAD TIP TO TIP	
5	D1	20.000±0.100	PKG LENGTH	
6	E	22.000±0.200	LEAD TIP TO TIP	
7	E1	20.000±0.100	PKG WIDTH	
8	L	0.600±0.150	FOOT LENGTH	
9	L1	1.000 REF.	LEAD LENGTH	
10	T	$0.147^{+0.053}_{-0.041}$	LEAD THICKNESS	B
11	T1	$0.127^{+0.033}_{-0.037}$	LEAD BASE METAL THICKNESS	B
12	α	0°~7°	FOOT ANGLE	
13	b	0.180±0.050	LEAD WIDTH	B
14	b1	0.160±0.030	LEAD BASE METAL WIDTH	B
15	e	0.400 BASE	LEAD PITCH	
16	H (REF.)	17.200	CUM. LEAD PITCH	B
17	aaa	0.200	PROFILE OF LEAD TIPS	
18	bbb	0.200	PROFILE OF MOLD SURFACE	
19	ccc	0.080	FOOT COPLANARITY	
20	ddd	0.070	FOOT POSITION	B

6 订购信息

表 6-1 器件号缩写

器件名称	类别	查找表容量	封装类型	温度等级
EG4	D	20	EG176	C

■ 产品系列

- EAGLE 系列

■ 类别

- D 内置 DDR SDRAM

■ 查找表容量

- 20 20K 查找表

■ 封装类型：<类型><#>

- EG176 20mm×20mm，0.4mm pitch
- # 引脚数（176 指 176 个引脚）

■ 温度等级

- C 商业（TJ = 0 ～ 85 ℃）

注：

1. 器件内箱标签 GRADE 栏中的“C7”和“C”均为 C 等级。



注：

1. EG4D20EG176B 的封装和引脚与 EG4D20EG176 完全一样，两者差别只是内部合封的 SDRAM 型号不一样；EG4D20EG176 内部合封的 SDRAM 型号为 W9412G6KH，EG4D20EG176B 内部合封的 SDRAM 型号为 EM6A9160GDD。

版本信息

日期	版本	修订信息
2019/03/13	1.0	调整文档格式，添加新的引脚命名规则，修改所有引脚命名
2019/03/29	1.1	添加 EG4D20 内置 DDR SDRAM 型号说明
2019/04/28	1.2	取消等效 LUT4 说明，统一采用 LUT4/LUT5 物理数目表示 EMB、BRAM 统一修改为 ERAM
2019/09/20	1.3	DDR SDRAM 相关 BANK 供电限制由 2.5V 变更为 2.5-3.3V
2021/07/22	1.3.1	增加 EG4D20EG176B 器件相关信息
2021/11/16	1.3.2	增加引脚表注释 1 中对于 BANK 电压限制的描述，要求 BANK1,BANK2,BANK5,BANK6 必须同电压
2022/01/04	1.3.3	修正封装描述错误
2024/07/20	1.3.4	1.删除 1.1 节中嵌入式乘法器“最高 250MHz”的描述 2.修改 1.1 节配置模式的“双启动”为“DUAL BOOT”，“多启动模式”为“MULTI BOOT” 3.删除 1.1 节配置模式中的“主模式串行 PROM(MS)” 4.删除表 1-1 中特性 Total Configuration SRAM (bits)及其相关信息 5.更新表 1-1 中“Total EBR Kbits”一栏的数据，计算方式更新，和软件保持一致 6.新增注释 2，说明表 1-1 中“Number of Dis-Ram”一栏的计算方式 7.修改表 1-2 中的用户可用差分输出（LVDS）对数量 8.更新表 5-1 引脚定义信息，修改引脚名称及描述 9.更新 5.2 节中的引脚信息 10.更新 6 章注 1 中的“EG4D20LG176B”器件名称为“EG4D20EG176B” 11.更新第 6 章订购信息，添加注释说明器件内标签信息 12.统一器件封装类型，修改“eTQFP”、“eLQFP"为“QFP” 13.更新手册格式
2025/05/15	1.3.5	1. 更新 1.1 SALEAGLE®4（以下简称 EG4）D20 器件系列特性一节中的封装模块，并全文统一更新。 2. 删除表 1-2 EG4D20 FPGA 封装的注释 2。 3. 更新 5.2 EG4D20EG176/B FPGA 引脚列表一节中的 BANK1、BANK2、BANK5 和 BANK6 的电压供电范围。 4. 更新 5.3 EG4D20EG176/B 封装尺寸。 5. 更新 6 订购信息一章中的温度等级模块的注释 1，说明器件内箱标签及丝印描述。

日期	版本	修订信息
2025/09/25	1.3.6	1. 更新表 1-1 EG4D20 器件资源的注释 1，说明 IO 数量的表达形式。 2. 2 EG4D20 架构介绍一章新增 EG4D20EG176 器件不受控 IO 相关说明。 3. 更新表 5-1 引脚定义规则中的 DONE 引脚、INITB 引脚描述。 4. 更新表 6-1 器件号缩写中的温度等级。 5. 删除 6 订购信息一章中的 I 温度等级。

版权所有©2025 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。