SALEAGLE® 4 硬件设计指南

上海安路信息科技股份有限公司

UG303（v1.6）2024 年 7 月

目 录

目 录 I

1 电源 1

1.1 最小供电要求 1

1.2 电源退耦电容设计 3

1.3 推荐基本操作条件 5

1.4 上电要求 6

2 配置相关 IO 7

2.1 配置相关引脚 7

2.2 配置状态指示引脚 7

2.3 FPGA I/O 引脚在配置阶段的状态 7

2.4 不同配置模式连接示意图 10

2.4.1 串行级联配置方式 10

2.4.2 从动并行级联配置方式 10

3 LVDS 推荐电路 12

3.1 LVDS 12

4 其它 15

4.1 热插拔 15

4.2 时钟输入 15

4.3 兼容 5V 15

5 封装尺寸及热参数 16

5.1 封装热阻 16

版本信息 17

免责声明 18

1 电源

1.1 最小供电要求

表 1-1 EG4A20BG256 最小供电要求

电源域标识	基本供电要求[3]	备注
VCCAUX	>=2.5V	纹波峰峰值应小于 100mV，必须供电
VCCIO1	>=下载器供电电压	如果使用 JTAG 下载，需要和下载器供电电压保持一致
VCCIO2	>= 1.2V	可选择性供电，无附加要求[2]
VCCIO3	>=1.2V	可选择性供电，无附加要求[2]
VCCIO4	>=1.2V	可选择性供电，无附加要求[2]
VCCIO5	>=1.2V	可选择性供电，无附加要求[2]
VCCIO6	>=1.2V	可选择性供电，无附加要求[2]
VCCIO7	>=1.2V	可选择性供电，无附加要求[2]
VCCIO8	>=1.2V	可选择性供电，无附加要求[2]
VCCINT	=1.2V	必须供电

1. 在 MSPI 模式，VCCIO1 电压要求不低于 flash 规定的工作电压
2. VCCIO 不用时也要供电
3. 无论是否使用 ADC 都要求 ADC_VDDA 与 VCCIO8(ADC_VDDD)同电压，且 ADC_VREF 不得大于 ADC_VDDA。同时推荐 ADC_VDDA 与 VCCIO8（ADC_VDDD）接芯片最高电压。

表 1-2 EG4X20BG256 最小供电要求

电源域标识	基本供电要求[3]	备注
VCCAUX	>=2.5V	纹波峰峰值应小于 100mV，必须供电
VCCIO0	>=下载器供电电压	如果使用 JTAG 下载，需要和下载器供电电压保持一致
VCCIO1	>=下载器供电电压	如果使用 JTAG 下载，需要和下载器供电电压保持一致
VCCIO2[1]	>=1.5V（必须供电）	可选择性供电，无附加要求[2]
VCCIO3	>=1.2V	可选择性供电，无附加要求[2]
VCCINT	=1.2V	必须供电

1. 在 MSPI 模式，VCCIO2 电压要求不低于 flash 规定的工作电压
2. VCCIO 不用时也要供电
3. 无论是否使用 ADC 都要求 ADC_VDDA 与 VCCIO2(ADC_VDDD)同电压，且 ADC_VREF 不得大于 ADC_VDDA。同时推荐 ADC_VDDA 与 VCCIO2（ADC_VDDD）接芯片最高电压。

表 1-3 EG4A20NG88 最小供电要求

电源域标识	基本供电要求	备注
VCCAUX	>=2.5V	纹波峰峰值应小于 100mV，必须供电
VCCIO1	>= 1.2V	VCCIO 不用时也要供电
VCCIO2	=3.3V	VCCIO 不用时也要供电 如果使用 JTAG 下载，需要和下载器供电电压保持一致
VCCIO3	=3.3V	VCCIO 不用时也要供电 如果使用 JTAG 下载，需要和下载器供电电压保持一致
VCCIO4	=3.3V	VCCIO 不用时也要供电
VCCIO5	>=1.2V	VCCIO 不用时也要供电
VCCIO6	>=1.2V	VCCIO 不用时也要供电
VCCIO7	=3.3V	VCCIO 不用时也要供电
VCCIO8	>=1.2V	VCCIO 不用时也要供电
VCCINT	=1.2V	必须供电

1. 在 MSPI 模式，VCCIO8 电压要求不低于 flash 规定的工作电压；VCCIO8 推荐接芯片最高电压

2. EG4A20NG88 的 BANK2,BANK3,BANK4,BANK7 必须使用 3.3V IO 电压

表 1-4 EG4X20LG144 最小供电要求

电源域标识	基本供电要求	备注
VCCAUX	>=2.5V	纹波峰峰值应小于 100mV，必须供电
VCCIO1	>=1.2V	VCCIO 不用时也要供电
VCCIO2	>=下载器供电电压	VCCIO 不用时也要供电 如果使用 JTAG 下载，需要和下载器供电电压保持一致
VCCIO3	>=下载器供电电压	VCCIO 不用时也要供电 如果使用 JTAG 下载，需要和下载器供电电压保持一致
VCCIO4	>= 1.2V	VCCIO 不用时也要供电
VCCIO5	>= 1.2V	VCCIO 不用时也要供电
VCCIO6	>=1.2V	VCCIO 不用时也要供电
VCCIO7	=3.3V	VCCIO 不用时也要供电
VCCIO8	=3.3V	VCCIO 不用时也要供电
VCCINT	=1.2V	必须供电

1.2 电源退耦电容设计

本手册描述了 SALEAGLE® 4(以下简称为 EG4)系列 FPGA 在 PCB 设计中退耦电容选择的依据和方法，表 1- 5 可做为 EG4 系列 FPGA 在 PCB 电源退耦电容设计时的参考。

由于 PFGA 需要的退耦电容和实际工作时用到的 IO 和逻辑资源数量有一定关系，下表列出的退耦电容值和数量覆盖了大部分使用情况。

- 245 MHz 时 80% 逻辑资源和寄存器资源
- 491 MHz 时 80% 块随机存储器和 DSP
- 500 MHz 时 50% MMCM 和 25% PLL
- 200/800 MHz 时 100% IO 资源

表 1-5 EG4 电源退耦电容配置

封装	V_{CCINT}			V_{CCAUX}			V_{CCIO}*	
	22uF	4.7uF	0.47uF	22uF	4.7uF	0.47uF	4.7uF	0.1uF
EG4X20BG256	1	1	8	1	1	8	1	5
EG4A20BG256	1	1	8	1	1	2	1	3
EG4A20NG88	1	1	3	1	1	1	1	2
EG4X20LG144	1	1	6	1	1	4	1	2

V_{CCIO}*对应的每个 BANK 都需要配置表格中对应数量和容量的退耦电容。

PCB 设计过程中 0.1uF，0.47uF 退耦电容放置于 PCB 板 BGA 对应管脚正下方，大容量电容可放置在 PCB 正面距芯片有一定焊接安全距离的地方，且电源过孔，GND 过空最好开开在电容焊盘侧面，保证电容等效回路最小，这样有利于减少板级的分布电感，可提升电源等效阻抗。



图 1- 1 退耦电容过孔最佳放置方式 1

位于 BGA 下方的退耦电容封装焊盘可采用切角的焊盘，这样放置电容以后，相对其他过孔还留有充裕的安全间距。



图 1- 2 退耦电容过孔最佳放置方式 2

对于放置于 BGA 侧面的退耦电容，要保证过孔到焊盘的距离最小，且电容回路面积最小，最佳的放置方式如图 1-2，如果空间限制，也可在距离焊盘最近的正面放置过孔。



图 1- 3 退耦电容过孔最佳放置方式 3

也可采用图 1-3 的方式每个焊盘在侧面放置两个过孔，在保证电容回路面积最小的同时候减小回路中的直流电路，适用于大电流场合的退耦电容过孔放置。

1.3 推荐基本操作条件

表 1-6 EG4 系列 FPGA 推荐基本操作条件

Symbol	参 数		最 小	典 型	最 大	单 位
VCC	内核供电电压		1.14	1.2	1.26	V
VCCAUX	辅助电源		2.375	2.5/3.3	3.63	V
VCCIO3	I/O供电电压 @ 3.3V		3.135	3.3	3.465	V
	I/O供电电压 @ 2.5V		2.375	2.5	2.625	V
	I/O供电电压 @ 1.8V		1.71	1.8	1.89	V
	I/O供电电压 @ 1.5V		1.425	1.5	1.575	V
	I/O供电电压 @ 1.2V		1.14	1.2	1.26	V
VI	直流输入电压		-0.5	—	3.6	V
VO	输出电压		0	—	VCCIO	V
T_J	结点温度	商业	0	—	85	℃
		工业	-40	—	100	℃
T_{RAMP}	电源缓变率		0.05	-	100	V/ms
I_{Diode}	PCI-clamp 二极管电流		—	—	10	mA

注

1. 器件工作时要求所有 I/O 的 VCCIO 必须连接好电源

1.4 上电要求

表 1- 7 EG4 系列 FPGA 上电复位电压阈值

Symbol	参 数	最 小	典 型	最 大	单 位
V_{CC_PORUP}	V_{CC}上电检测阈值	0.95	1	1.05	V
V_{CCAUX_PORUP}	V_{CCAUX}上电检测阈值	2	2.1	2.2	V
V_{CC_PORDN}	VCC掉电检测阈值	—	—	0.9	V
V_{CCAUX_PORDN}	VCCAUX掉电检测阈值	—	—	1.9	V
V_{SRAM_PORDN}	SRAM电源掉电检测阈值	—	—	0.85	V



图 1- 4 EG4 系列 FPGA 器件上电时序图

注

1. 电源上电过程中（PhaseRAMP）所有的 IO 处于 3 态

2. 一般 TPOR 为 4ms，TPROG 同 TPOR，TCCLK 约 6.4us

3. 对 VCCAUX、VCCIO*、VCC 没有上电时序要求

2 配置相关 IO

2.1 配置相关引脚

EAGLE FPGA 支持 5 种配置方式，分别是从动串行，从动并行，主动并行，MSPI 模式和 JTAG 配置模式。配置模式分别由 MSEL[2:0]和 M[1:0]的模式选择信号来选择，用户在按照需要选择性使用这些配置模式时，应预留出该配置模式所需的配置引脚。在使用 JTAG 模式时，建议将 TDI,TDO,TMS 通过电阻上拉到 VCCIO。

2.2 配置状态指示引脚

EG4 系列 FPGA 的 PROGRAMN、INITN、DONE 这些配置指示引脚，处于内部弱上拉状态，为避免外部电源不稳，造成芯片循环重启，要求通过电阻上拉到 VCCIO。



图 2- 1 EG4 系列 FPGA 配置指示引脚上拉示意

2.3 FPGA I/O 引脚在配置阶段的状态

（1）非配置相关 IO

芯片上电完成后程序加载前，非配置相关 IO 处于三态；

加载过程中，普通 IO 的状态受 HSWAPEN 脚控制可以为弱上拉或者三态；

进入用户模式之后，用户使用的 IO 脚状态受代码控制，未使用的管脚为弱上拉状态

（2）配置相关引脚跟配置设置相关

在 EG4A20BG256 中，HSWAPEN 是一位控制寄存器 CTRL[31],默认值为 1，该寄存器为只能由位流改写，如表 2-1 所示

表 2-1 EG4 FPGA Configuration Pin Termination 1

Pin	Pre-configureation		Post-configureation
	HSWAPEN=0(enable)	HSWAPEN=1(disable)	
MSEL[2:0]	Pull-up to Vccio	Pull-up to Vccio	User I/O
PROGRAMN	Pull-up to Vccio	Pull-up to Vccio	软件 ProgPin 设置
INITN	Pull-up to Vccio	Pull-up to Vccio	软件 InitPin 设置
DONE	Pull-up to Vccio	Pull-up to Vccio	软件 DonePin 设置
CCLK	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSN	Pull-down to Gnd	Pull-down to Gnd	User I/O
TMS TCK TDO TDI	Pull-up to Vccio	Pull-up to Vccio	软件 JtagPin 设置
D[7:2]	Pull-up to Vccio	Pull-up to Vccio	User I/O
D[1]/ MOSI	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
D[0]/DIN/MISO	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
SPICSN	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSON/DOUT	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
Others	Pull-up to Vccio	High-Z	User I/O

注:

1. EG4A20BG256 器件的 CSN(J3)信号在 JTAG 加载模式，SS 模式和 MSPI 模式时不能为上拉状态；

2. EG4A20BG256 器件的 F15（IO_R1_6）引脚在加载过程中不受 HSWAPEN 控制，一直保持为弱上拉状态。

在 EG4X20BG256、EG4A20NG88、EG4X20LG144 中，HSWAPEN 是一个 I/O 引脚，默认为弱上拉，如下表所示

表 2-2 EG4 Configuration Pin Termination 2

Pin	Pre-configureation		Post-configuration
	HSWAPEN=0(enable)	HSWAPEN=1(disable)	
M[1:0]	Pull-up to Vccio	Pull-up to Vccio	User I/O
PROGRAM_B	Pull-up to Vccio	Pull-up to Vccio	软件 ProgPin 设置
INIT_B	Pull-up to Vccio	Pull-up to Vccio	User I/O
DONE	Pull-up to Vccio	Pull-up to Vccio	软件 DonePin 设置
CCLK	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSI_B/MOSI	Pull-down to Gnd	Pull-down to Gnd	软件 SpiPin 设置

Pin	Pre-configureation		Post-configuration
	HSWAPEN=0(enable)	HSWAPEN=1(disable)	
TMS TCK TDO TDI	Pull-up to Vccio	Pull-up to Vccio	软件 JtagPin 设置
D[7:1]	Pull-up to Vccio	Pull-up to Vccio	User I/O
D[0]/DIN/MISO	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSO_B	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
DOUT	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
HSWAPEN	Pull-up to Vccio	Pull-up to Vccio	User I/O
Others	Pull-up to Vccio	High-Z	User I/O

注

1. EG4X20BG256、EG4A20NG88、EG4X20LG144 器件的 CSI_B 引脚在 JTAG 加载模式，SS 模式和 MSPI 模式时不能为上拉状态；

2. EG4X20BG256 器件的 IO_R7P_3（L3）引脚在加载过程中不受 HSWAPEN 控制，一直保持为弱上拉状态。

2.4 不同配置模式连接示意图

2.4.1 串行级联配置方式

下图是 EG4A20BG256 串行配置方式 Flow Through 级联模式图，图中有 2 个 FPGA 级联配置，第一个采用主动串行模式，第二个采用从动串行模式。



图 2-2 主动、从动串行采用 Flow Through 串行级联配置方式

2.4.2 从动并行级联配置方式

EG4A20BG256 的从动并行配置模式 MSEL[2:0]设置为 110/111，如下图所示，其中多个 CSN 信号可以选择多个配置芯片。



图 2-3 从动并行配置方式 1

EG4X20BG256、EG4A20NG88、EG4X20LG144 的从动并行配置模式 M[1：0]设置为 10，其中多个 CSN 信号可以选择多个配置芯片。如下图所示。



图 2- 4 从动并行配置方式 2

3 LVDS 推荐电路

3.1 LVDS

LVPECL 输入建议外接如下电路：

a） 直流耦合



图 3- 1 LVPECL 直流耦合推荐外接电路

b） 交流耦合



图 3- 2 LVPECL 交流耦合推荐外接电路

True LVDS 与 Emulated LVDS 均可作为 LVDS25 标准输入，最大输入频率 400 MHz(800Mbps)。

直流耦合电路如下图所示。



图 3-3 直流耦合电路

交流耦合电路如下图所示。



图 3-4 交流耦合推荐电路

True LVDS 直接输出 LVDS 标准电平，无需外部匹配电阻如下图所示



图 3- 5 True LVDS 输出

Emulated LVDS 作为输出时，要外接 3R 电阻网络对输出电压摆幅进行衰减以满足 LVDS 标准，如下图所示，可以通过改变电阻网络值来降低功耗或者改善噪声容限。



图 3- 6 Emulated LVDS 输出 3R 电阻网络

表 3- 1 Emulated LVDS 推荐电阻值

电 阻（欧姆）		信号幅值（毫伏）	
R_S	R_P	LVDSE25	LVDSE33
300	118	195	256
210	127	270	355
150	140	365	483
115	160	460	610

4 其它

4.1 热插拔

EG4 系列 FPGA 与 ADC 复用的引脚不支持热插拔，有热插拔需求时需要避开这些引脚。

4.2 时钟输入

全局时钟输入建议走全局时钟专用管脚(GCLKIO)

GCLKIO 为全局时钟引脚,可直接上全局时钟网络,但最多只有 16 个可以上全局时钟网络

4.3 兼容 5V

EG4 系列 FPGA 不能直接接收 5V 输入，需要外部串联电阻，同时在 IO Constraints 中打开内部的钳位二极管，即 PCI Clamp = ON

5 封装尺寸及热参数

5.1 封装热阻

封装	封装尺寸 (mm)	θ_{JC} (℃/W)	θ_{JB} (℃/W)	θ_{JA} (℃/W)	$\theta_{JA\text{-}Effective}$ (℃/W)		
					@250LFM	@500LFM	@750LFM
EG4X20BG256	17×17	12.6461	17.73865	47.9845	-	-	-
EG4A20BG256	17×17	12.6461	17.73865	47.9845	-	-	-
EG4A20NG88[1]	10×10	7.58	6.559	24.619	20.280	18.978	18.182
EG4X20LG144	20×20	9.213	22.458	31.879	27.201	25.727	24.499

注：

1. EG4A20NG88 器件 θ_{JB} 是 thermal via 情况下数据

版本信息

日期	版本	修订记录
2019/4/10	1.0	首次发布中文版
2019/09/02	1.1	增加 LVDS 直流耦合/交流耦合推荐电路
2020/04/24	1.2	增加退耦电容设计
2021/4/25	1.3	修正 1.2 章节错误
2021/5/28	1.3.1	删除表 1-1 EG4X20BG256 VCCIO4 最小供电要求
2022/10/13	1.4	1. 在表 2-1 注 1 中增加 EG4A 器件的 CSN(D2)信号的使用限制 2. 在表 2-2 注 1 中增加 EG4X 器件的 CSI_B(T10)信号的使用限制 3. 删除第 5 章规格封装 4. 更新文档免责声明
2023/09/04	1.5	1. 新增器件 EG4A20NG88、EG4X20LG144，1.1 章节最小供电要求中，更新表 1-1、表 1-2、表 1-3、表 1-4；1.2 章节电源退耦电容设计中，更新表 1-5 EG4 电源退耦电容配置；更新第 2 章节配置相关 IO 中的相关描述 2. 在 1.3 章节推荐基本操作条件，表 1-6 EG4 系列 FPGA 推荐基本操作条件中更新 T_{RAMP} 最小值为 0.05 3. 在 3.1 章节中更新图 3-3 直流耦合电路、图 3-4 交流耦合推荐电路、图 3-5 TrueLVDS 输出和图 3-6 Emulated LVDS 输出 3R 电阻网络和表 3-1 Emulated LVDS 推荐电阻值
2024/07/11	1.6	1. 新增第 5 章封装尺寸及热参数，删除参考电路章节 2. 删除 BYPASS 级联模式的相关描述

版权所有© 2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。