RGB 转 MIPI VIDEO MODE 数据处理方案

上海安路信息科技股份有限公司

APUG007（v1.0）2020 年 05 月

Confidential

目 录

1 概要 2

2 功能简述 2

2.1 功能框架 2

3 模块接口与功能介绍 2

3.1 顶层模块接口及可配置参数 3

3.2 模块接口时序 5

3.3 输入 32bits RGB 数据格式 5

3.4 MIPI 时钟、数据线 LP-HS，HS-LP 切换流程 6

3.5 MIPI VIDEO MODE 数据打包时序 6

4 资源消耗与时序 Fmax 7

5 参考设计与仿真 8

5.1 仿真 8

5.2 调试 8

6 工程文件 9

7 移植与注意事项 9

8 文件参考 10

9 版本信息 11

版权所有©2020 上海安路信息科技有限公司 . . . . . 错误！未定义书签。

免责声明 . . . . . 错误！未定义书签。

1 概要

本方案主要应用于 MIPI 收发的屏幕驱动系统中，把 RGB 格式的视频图像数据转换为 MIPI 屏幕驱动芯片可以接收的 MIPI VIDEO MODE 的数据格式。

2 功能简述

本方案针对 MIPI 屏客户用得比较多的场景，主要是处理从 MIPI 端数据接收解码进入 PSRAM 等缓存后，对从 PSRAM 等缓存读出的视频有效数据进行转换为 MIPI VIDEO MODE 时序的并行数据，并结合 MIPI R/Tx PHY 等 IP，最后输出驱动 MIPI 屏幕。

2.1 功能框架

方案中主要分为两个模块，一个模块是对异步时钟域数据进行隔离的缓存的双口 RAM；另一个模块是数据处理模块，对 32bits 位宽的 RGB 数据格式按照 MIPI VIDEO MODE 的标准时序，添加相应的 mipi 命令包，进行数据打包发送。

功能框图如图 2-1 所示：



图 2-1

3 模块接口与功能介绍

方案包含两个模块，一个双口 RAM 模块，一个数据转换模块。其中 RAM 模块是开放给用户的，用户可以根据自己系统使用 RAM 资源进行例化 RAM 为 block RAM 或者 distribute RAM。而数据转换模块

会留有外部参数接口，用户可以根据自己实际的视频分辨率进行各参数设置以及因分辨率变化需要更改的 mipi 协议命令头的设置，如：视频宽，高，行场消隐等。

3.1 顶层模块接口及可配置参数

方案顶层的接口图如图 3-1 所示：



图 3-1

各接口信号功能说明如表 3-1 所示：

表 3-1　顶层接口信号说明

信号	方向	功能说明
rstn	in	模块复位输入，低电平有效
ctrl_clk	in	本模块中输入写 ram 时钟，即实际应用时 psram 操作时钟
byte_clk	in	本模块中输入读 ram 时钟，即 mipi 发送 32bits 并行数据驱动时钟
Config_done	in	屏驱动芯片初始化完成标志，高电平有效。模块正常操作时需保持高电平状态。
hs_data_rdy	in	Mipi Tx PHY 接口端准备好可以发送高速数据，高有效。此信号由 Mipi Tx PHY 端反馈过来，此信号拉高后模块才开始发送高速有效数据。
Row_rd_req	in	对 psram 读请求信号，请求读取 psram 一行有效视频数据。
Sdr_rd_pixel_en	in	从 psram 读出视频数据有效信号，高电平有效。
Sdr_rd_pixel_dat[31	in	从 psram 读出的 32bits 位宽的有效视频数据。

:0]		
byte_data_en_o	out	本模块组包数据输出有效信号，高电平有效；该信号拉高一定时间的数据 0 后，hs_data_rdy 才会拉高，来使能高速有效数据输出。
byte_data_out_o[31:0]	out	本模块位宽为 32bits 的有效数据输出；组包方式按照 mipi video mode 标准格式进行。
te_in	in	外部输入的 MIPI 数据流帧同步信号；由屏驱动芯片提供给 MIPI 和 FPGA 进行同步。
te_out	out	模块输出的 MIPI 数据流帧同步信号；由 FPGA 输出给到 MIPI 和驱动芯片进行同步。

模块 mipi_driver_tp.v 例化 mipi_driver_gen.v 模块的可配置参数列表说明如下表 3-2 所示：

表 3-2 可配置参数说明

参数	默认值	功能说明
H_CNT_WIDTH	11	视频一行的总像素计数器的位宽，（十进制）
V_CNT_WIDTH	12	视频一帧的总行数计数器的位宽，（十进制）
HTOTAL	1020	视频一行的总像素个数，（十进制） HTOTAL = HWIDTH + HSA + HBP + HFP
HWIDTH	810	视频一行的有效像素个数，1080x24bits = 810x32bits，（十进制）
HSA	20	行消隐，Hsync pulse；需 HSA > 5，（十进制）
HBP	84	行消隐，Hsync Back Porch；需 HBP > 3，（十进制）
HFP	106	行消隐，Hsync Front Porch；它的值并未使用，（十进制）
VTOTAL	1960	视频一帧的总行数，（十进制） VTOTAL = VWIDTH + VSA + VBP + VFP
VWIDTH	1920	视频一帧的有效图像行数，（十进制）
VSA	4	场消隐，Vsync pulse，（十进制）
VBP	6	场消隐，Vsync Back Porch，（十进制）
VFP	30	场消隐，Vsync Front Porch；它的值并未使用，（十进制）

3.2 模块接口时序

本方案顶层模块 mipi_driver_tp 的管脚时序参考图如下图 3-2 所示：



图 3-2 接口时序

注：

1，图 3-2 中，byte_data_en_o 拉高后到 hs_data_rdy 的拉高时间，由 mipi_phy 后端接口进行数据线和时钟线从低速到高速切换时间来决定该时间(n)的值；且在 byte_data_en_o 为高到 hs_data_rdy 拉高之前这段时间，byte_data_out_o 数据线的值为 0。

2，本方案在对视频数据进行传输时，是按照标准 mipi video mode 的标准协议进行打包数据和发送的，且每传输完一行都会退出高速模式。

3.3 输入 32bits RGB 数据格式

本方案中输入的 32bits 位宽的 RGB 数据时序参考图如下图 3-3 所示（可放大看具体数值）：



图 3-3 32bits RGB 数据格式

注：图 3-3 中，Row_rd_req 拉高后，Sdr_rd_pixel_en 拉高前的时间 N 的周期个数，取决于前端

如 PSRAM 等缓存器的控制器读数据请求到数据有效的时间周期数。

3.4 MIPI 时钟、数据线 LP-HS，HS-LP 切换流程

1，首先屏初始化完成后，使能初始化完成标志 config_done 为 1。

2，数据打包模块 mipi_driver_gen，通过每行 sync_hs 同步信号进行请求发送高速数据，即发送使能 byte_data_en_o=1,byte_data_out_o=00。

3，mipi_clk_phy，mipi_data_phy 在接收到使能 byte_data_en_o=1,byte_data_out_o=00 时，开启 LP—HS 的转换流程。

4，在每次 LP-HS 切换时，先对 mipi_clk_phy 进行 LP—HS 的切换，11—01—00—HS(00)，clk 切换完成后，使能数据线进入切换流程。

5，mipi_data_phy 数据线等到 clk 切换完成信号后，自己进入 LP—HS 的切换，11—01—00—HS(00)。

6，data 数据线也进入到高速模式后，hs_data_rdy 被拉高，使能数据打包模块 mipi_driver_gen，可以发送高速数据。

7，打包模块接收到 hs_data_rdy 信号后开始发送高速视频数据。

8，每发完一行，退出高速模式。

9，退出流程是在打包模拉低 byte_data_en_o 后，data 数据线先响应退出高速模式，HS—LP (11)，并达到退出时间后，使能 clk 退出高速模块信号。

10，mipi_clk_phy 接收到退出高速模式信号，响应退出，HS—LP(11)，并达到退出时间后，退出高速模块。

3.5 MIPI VIDEO MODE 数据打包时序

以下为一帧数据打包处理时序图，以顶层 mipi_driver_tp 设置参数为例，分辨率为 1080X1920：

.HTOTAL （ 1020 ），

.HWIDTH （ 810 ），

.HBP （ 84 ），

.HFP （ 106 ），

.HSA （ 20 ），

.VTOTAL （1960），

.VWIDTH （1920），

.VBP （6），

.VFP （30），

.VSA （4）

打包时序如下图 3-4 所示，可放大看具体数值：



图 3-4 MIPI VIDEO MODE 时序

4 资源消耗与时序 Fmax

本方案是在 TD6.4.3-64bits 的软件平台上，基于器件 EF2S45VG81 进行开发的，其所消耗资源和时序结果如下所示表 4-1 所示：

表 4-1

资源	类型	数值
最大频率	ctrl_clk	292 Mhz
	byte_clk	164Mhz
使用资源	LUT	323
	REG	122
	PLL	0
	IO	74
	BRAM(9K)	8
	DSP	N/A

5 参考设计与仿真

本应用方案提供参考设计，但需在用户自己准备的点屏硬件平台上进行相关功能验证。

5.1 仿真

提供相应的 test bench 和 model 仿真文件，用户可进行仿真，仿真时需要包含如下相关文件。

..\RGB_to_MIPI_video_mode\source_code\rtl\mipi_driver_tp.v

..\RGB_to_MIPI_video_mode\source_code\rtl\mipi_driver_gen.enc.v

..\RGB_to_MIPI_video_mode\source_code\include\te_define.v

..\RGB_to_MIPI_video_mode\source_code\rtl\al_ip\video_buf_sim.v

..\RGB_to_MIPI_video_mode\source_code\tb\top_tp.v

仿真结果如下图 5-1 所示：



图 5-1

5.2 调试

本方案可在相关器件系列的自定义点屏硬件平台上进行调试点屏，使用者只需更改管脚 ADC 文件和对应的时钟即可。

6 工程文件

工程中有如下关键代码文件，如表 6-1 所示。

表 6-1 工程文件

参数	说明
开发者	Lihongxia
参考设计	Yes
RTL Language	Verilog
Test bench	Yes
Test bench Format	Verilog
C 文件	N/A
IP Model	Yes
验证平台	用户自定义平台

7 移植与注意事项

本方案是在 TD6.4.3 的软件平台上，基于器件 EF2S45VG81 进行开发的，在不同硬件平台与系统时，请注意如下几点：

1，如果系统的帧同步信号 te 是由驱动芯片来提供给 MIPI 和 fpga 时，请确保在 de_define.v 中 `define _TE_IN 的宏定义是打开的。如果是由 FPGA 提供给驱动芯片以及 MIPI 的，请关闭`define _TE_IN 宏定义。

2，缓存 RAM 本方案使用的是 bram9K，用户可根据自己系统的 bram 的使用情况选择不同 bram 和大小进行重新例化。

3，对于 byte_clk 的频率，在实际使用时，目前器件暂只能支持到 120M 以下。

4，对于不同屏幕驱动分辨率的系统时，用户可以通过更改 mipi_driver_tp.v 模块中例化的 mip_driver_gen 参数以适应不同的分辨率，如下图 7-1 所示：

```
mipi_driver_gen
#(
    .H_CNT_WIDTH (11),
    .V_CNT_WIDTH (12),

    .HTOTAL( 1020 ),//(760)   ,
    .HWIDTH( 810  ),//(540)   ,//720x3/4
    .HBP    ( 84   ),//(94)    ,
    .HFP    ( 106  ),//(106)    ,
    .HSA    ( 20   ),//(20)    ,

    .VTOTAL(1960),//(1316) ,
    .VWIDTH(1920),//(1520),//(1280) ,
    .VBP(6),//(12)    ,
    .VFP(30),//(20)    ,
    .VSA(4)//(4)
```

图 7-1

8 文件参考

AN_EF2S45_Datasheet_DS402

AN_ELF2_MIPI 接口用户指南_TN403

9 版本信息

日期	版本	修订记录
2020.5.11	0.1	首次发布中文版

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。