# SALPHOENIX®1P 系列 FPGA

# 硬件设计指南

上海安路信息科技股份有限公司

UG_1307（v1.2）2025 年 4 月

# 术语/缩略词

| 缩略词 | 英文全拼 | 中文释义 |
|---|---|---|
| FPGA | Field Programmable Gate Array | 现场可编程门阵列 |
| DCDC | Direct Current Direct Current Converter | 直流直流变换器 |
| LDO | Low Dropout Regulator | 低压差线性稳压器 |
| BGA | Ball Grid Array | 球栅阵列封装 |
| HXT | High Speed Transceiver | 高速收发器 |
| FR4 | Flame Retardant 4 | 环氧玻璃纤维布基板 |
| TG | Glass Transition Temperature | 玻璃化温度 |
| FMC | FPGA Mezzanine Card | FPGA 中间层板卡 |
| LVDS | Low-Voltage Differential Signaling | 低电压差分信号 |
| LVPECL | Low Voltage Positive Emitter-Couple Logic | 低压正发射极耦合逻辑 |
| SDRAM | Synchronous Dynamic Random-access Memory | 同步动态随机存取内存 |
| DDR | Double Data Rate | 双倍数据速率 |

# 目 录

术语/缩略词 ..... I

目 录 ..... II

1 PH1P 电源设计规范 ..... 1

1.1 电源指标 ..... 1

1.2 电源选型 ..... 1

1.2.1 VCCINT ..... 1

1.2.2 VCCAUX，VCCAUX_IO，VCCIO，VCCIO_DDR，VCCDPHY ..... 1

1.2.3 VPHYVCCA，VPHYVCCT ..... 1

1.3 电源退耦电容配置表 ..... 1

1.4 电源退耦电容放置 ..... 3

2 普通 IO Bank 供电要求 ..... 5

3 HXT 硬件设计规范 ..... 5

3.1 HXT 信号线设计考虑因素 ..... 5

3.2 HXT LAYOUT 设计指导 ..... 6

3.3 板材和叠层结构 ..... 7

3.3.1 板材选择 ..... 7

3.3.2 叠层结构 ..... 8

3.4 目标阻抗 ..... 9

3.5 PCB 优化推荐 ..... 10

3.5.1 焊盘优化 ..... 10

3.5.2 过孔优化 ..... 12

3.5.3 走线优化 ..... 13

3.6 仿真 ..... 15

3.7 HXT 接口耦合电容 . . . . . 15
3.8 HXT 参考时钟接口匹配 . . . . . 16
3.8.1 LVDS . . . . . 16
3.8.2 LVPECL . . . . . 16
3.9 HXT TX 和 RX 接口匹配 . . . . . 17
3.10 HXT 参考电阻 . . . . . 17
3.11 HXT 电源完整性要求 . . . . . 17
4 PH1P DDR3 硬件设计规范 . . . . . 18
4.1 PH1P DDR3 硬件设计流程 . . . . . 18
4.2 PH1P DDR3 电源要求 . . . . . 18
4.3 PH1P DDR3 IO 约束规则 . . . . . 19
4.4 DDR3/3L LAYOUT 设计指导 . . . . . 21
4.5 DDR3/3L 拓扑结构 . . . . . 22
4.6 DDR3/3L 走线规则 . . . . . 22
4.7 DDR3/3L 阻抗要求 . . . . . 23
4.8 DRR3/3L 等长和总长约束 . . . . . 27
5 PH1P DDR4 硬件设计规范 . . . . . 28
5.1 PH1P DDR4 硬件设计流程 . . . . . 28
5.2 PH1P DDR4 电源要求 . . . . . 28
5.3 PH1P DDR4 IO 约束规则 . . . . . 28
5.4 DDR4 LAYOUT 设计指导 . . . . . 31
5.5 DDR4 拓扑结构 . . . . . 32
5.6 DDR4 走线规则 . . . . . 32
5.7 DDR4 Fly_by 拓扑结构阻抗要求 . . . . . 33
5.8 DDR4 Clamshell 拓扑结构阻抗要求 . . . . . 37
5.9 DDR4 数据走线拓扑结构阻抗要求 . . . . . 39

5.10 DRR4 等长和总长约束 ..... 40

6 MIPI DPHY 硬件设计规范 ..... 41

6.1 MIPI DPHY 硬件设计流程 ..... 41

6.2 MIPI DPHY 电源要求 ..... 41

6.3 MIPI DPHY 约束规则 ..... 41

6.4 MIPI DPHY 信号完整性 ..... 42

7 PH1P 高速信号设计要求检查表 ..... 43

版本信息 ..... 45

免责声明 ..... 46

# 1 PH1P 电源设计规范

本章节介绍 SALPHOENIX®1P(以下简称 PH1P)系列 FPGA 电源相关的设计要求

## 1.1 电源指标

器件电源指标参考器件手册《DS1300_PH1P_Datasheet》。

## 1.2 电源选型

### 1.2.1 VCCINT

电源应选择输出电流大于器件最大要求电流的 DCDC 供电，原则上 DCDC 的开关频率越高，需要的功率电感和滤波电容体积就越小，根据 PCB 板级实际情况选择开关频率。

### 1.2.2 VCCAUX，VCCAUX_IO，VCCIO，VCCIO_DDR，VCCDPHY

电源应选择输出电流大于器件最大要求电流的 DCDC 供电，原则上 DCDC 的开关频率越高，需要的功率电感和滤波电容体积就越小，根据 PCB 板级实际情况选择开关频率。

### 1.2.3 VPHYVCCA，VPHYVCCT

电源应选择输出电流大于器件最大要求电流的 LDO 或低噪声 DCDC 供电，应仔细设计电源后级滤波电路以保证输出电源纹波和噪声满足要求，为保证电源效率建议在 LDO 之前使用一级 DCDC 进行供电，将较高的电源降低后供给 LDO 输出到 FPGA 电源端口，原则上 DCDC 的开关频率越高，需要的功率电感和滤波电容体积就越小，根据 PCB 板级实际情况选择开关频率。

## 1.3 电源退耦电容配置表

在电源退耦设计过程中有很多方法，本手册描述了 PH1P 系列 FPGA 在 PCB 设计中退耦电容的选择依据和方法，表格中列出了在 PH1P 系列 FPGA 在 PCB 板上已经验证的退耦电容容量和数量，退耦电容推荐是为了实现约 100kHz 和 100MHz 之间的最优化电源性能而设计的，设计时可根据实际仿真情况配置电容值和数量。

由于 FPGA 需要的退耦电容和实际工作时用到的 IO 和逻辑资源数量有一定关系，列出的退耦电容值和数量在板验证时覆盖了大部分使用情况。PH1P 器件电源板级退耦电容配置数量见下表所示。

表 1-1 PH1P 电源板级退耦电容配置表

| 封装 | VCCINT | | | | VCCAUX+VCCAUXIO | | | | VCCIO* | | |
|---|---|---|---|---|---|---|---|---|---|---|---|
| | 330uF | 22uF | 4.7uF | 0.47uF | 100uF | 10uF | 4.7uF | 0.47uF | 100uF | 4.7uF | 0.1uF |
| PH1P100SBG676 | 1 | 2 | 6 | 8 | 1 | 1 | 3 | 5 | 1 | 2 | 4 |
| PH1P100SBG677 | 1 | 2 | 6 | 8 | 1 | 1 | 3 | 5 | 1 | 2 | 4 |
| PH1P100SBG484 | 1 | 2 | 6 | 8 | 1 | 1 | 2 | 5 | 1 | 2 | 4 |
| PH1P100GEG324 | 1 | 2 | 6 | 8 | 1 | 1 | 2 | 4 | 1 | 2 | 4 |
| PH1P50SBG484 | 1 | 2 | 4 | 8 | 1 | 1 | 2 | 5 | 1 | 2 | 4 |
| PH1P50GEG324 | 1 | 2 | 4 | 8 | 1 | 1 | 2 | 5 | 1 | 2 | 4 |
| PH1P50MEG324A | 1 | 2 | 4 | 8 | 1 | 1 | 2 | 5 | 1 | 2 | 4 |
| PH1P35MBG484 | 1 | 2 | 4 | 8 | 1 | 1 | 2 | 5 | 1 | 2 | 4 |
| PH1P35MEG324 | 1 | 2 | 4 | 8 | 1 | 1 | 2 | 5 | 1 | 2 | 4 |
| PH1P35MEG324A | 1 | 2 | 4 | 8 | 1 | 1 | 2 | 5 | 1 | 2 | 4 |
| PH1P35MDG324 | 1 | 2 | 4 | 8 | 1 | 1 | 2 | 5 | 1 | 2 | 4 |
| PH1P35MHG324 | 1 | 2 | 4 | 8 | 1 | 1 | 2 | 5 | 1 | 2 | 4 |
| 封装 | VPHYVCCT* | | | | VPHYVCCA* | | | | VCCIO_0(Bank0) | | |
| | 10uF | 4.7uF | 0.47uF | 0.1uF | 10uF | 4.7uF | 0.47uF | 0.1uF | 100uF | 47uF | 0.1uF |
| PH1P100SBG676 | – | – | – | – | 1 | 1 | 1 | 3 | – | 1 | 2 |
| PH1P100SBG677 | 1 | 1 | 1 | 4 | – | – | – | – | – | 1 | 2 |
| PH1P100SBG484 | 1 | 1 | 1 | 4 | – | – | – | – | – | 1 | 2 |
| PH1P100GEG324 | – | – | – | – | – | – | – | – | – | 1 | 2 |
| PH1P50SBG484 | 1 | 1 | 1 | 4 | – | – | – | – | – | 1 | 2 |
| PH1P50GEG324 | – | – | – | – | – | – | – | – | – | 1 | 2 |
| PH1P50MEG324A | – | – | – | – | – | – | – | – | – | 1 | 2 |
| PH1P35MBG484 | – | – | – | – | – | – | – | – | – | 1 | 2 |
| PH1P35MEG324 | – | – | – | – | – | – | – | – | – | 1 | 2 |
| PH1P35MEG324A | – | – | – | – | – | – | – | – | – | 1 | 2 |
| PH1P35MDG324 | – | – | – | – | – | – | – | – | – | 1 | 2 |
| PH1P35MHG324 | – | – | – | – | – | – | – | – | – | 1 | 2 |
| 封装 | VCCIO_DDR | | | | VCCDPHY | | | | DDR_VREF* | | |
| | 47uF | 4.7uF | 2.2uF | 0.1uF | 100uF | 4.7uF | 0.1uF | 0.01uF | 4.7uF | 2.2uF | 0.1uF |
| PH1P100SBG676 | – | – | – | – | – | – | – | – | – | – | – |
| PH1P100SBG677 | – | – | – | – | – | – | – | – | – | – | – |
| PH1P100SBG484 | – | – | – | – | – | – | – | – | – | – | – |
| PH1P100GEG324 | – | – | – | – | – | – | – | – | – | – | – |
| PH1P50SBG484 | – | – | – | – | – | – | – | – | – | – | – |
| PH1P50GEG324 | – | – | – | – | – | – | – | – | – | – | – |
| PH1P50MEG324A | – | – | – | – | 1 | 1 | 4 | – | – | – | – |

| | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|
| PH1P35MBG484 | - | - | - | - | 1 | 1 | 5 | - | - | - | - |
| PH1P35MEG324 | - | - | - | - | 1 | 1 | 4 | - | - | - | - |
| PH1P35MEG324A | - | - | - | - | 1 | 1 | 4 | - | - | - | - |
| PH1P35MDG324 | 1 | 1 | - | 5 | 1 | 1 | 4 | - | - | - | 2 |
| PH1P35MHG324 | 1 | 1 | - | 5 | 1 | 1 | 4 | - | - | - | 2 |

注：

1. VCCIO*对应的每个 BANK 都需要配置表格中对应数量和容量的退耦电容。对于 484 和 324 封装，VCCIO*的电源引脚推荐每个引脚至少保留一个 0.1uF 的退耦电容。
2. VPHYVCCA*和 VPHYVCCT*对应的每个 HXT Bank 都需要配置表格中对应数量和容量的退耦电容。
3. DDR_VREF 是 324 封装内封 DDR 的参考电压，建议通过两个精度为 1%的 1K 电阻分压后，再使用两个 0.1uF 的电容分别接地和 DDR_VREF 电源。
4. 对于封装体积较大的 330uF 和 100uF，布局时可以放在 FPGA 外围的电源平面路径上。
5. 电源目标阻抗定义为:

$$Z_{MAX} = \frac{Vripple}{\Delta Imax}$$

$Vripple$为负载所需的电源电压纹波要求，是由器件工作电压和电源电压精度共同决定。

$\Delta Imax$为负载所需的瞬时最大电流值，芯片的最大电流值可以根据功耗评估表获得。

电容阻抗公式：

$$Z_c = \frac{1}{2\pi fC} \quad \rightarrow \quad C = \frac{1}{2\pi f Z_c}$$

结合所选电容容差，PCB 叠层和材料及系统裕量等因素的综合考虑，推荐在低于 100KHZ 时低频大电容使用 330uF,100uF 等大容量电容，以确保实际电源阻抗满足目标阻抗要求。如果所选 DCDC 电源芯片可以满足低频 100Khz 的阻抗要求，则可以忽略。忽略的同时建议适当增加若干 22uF 或 10uF 量级的电容，以确保 100Khz 到 2Mhz 范围左右的去耦效果。

## 1.4 电源退耦电容放置

PCB 设计过程中低容值退耦电容推荐放置于 PCB 板 BGA 对应管脚正下方，大容量电容可放置在 PCB 正面距芯片有一定焊接安全距离的地方，且电源过孔，GND 过孔，最好在电容焊盘侧面，保证电容等效回路最小，这样有利于减少板级的分布电感，可优化电源等效阻抗。

如下图所示，位于 BGA 下方的退耦电容封装焊盘可采用切角的焊盘，这样放置电容以后，相对其它过孔还留有充裕的安全间距。




图 1-1 退耦电容过孔最佳放置方式 1

对于放置于 BGA 侧面的退耦电容，要保证过孔到焊盘的距离最小，且电容回路面积最小，最佳的放置方式如下图所示，如果空间限制，也可在距离焊盘最近的正面放置过孔。




图 1-2 退耦电容过孔最佳放置方式 2

也可采用下图所示的方式每个焊盘在侧面放置两个过孔，在保证电容回路面积最小的同时减小回路中的直流电阻，适用于大电流和噪声敏感电源的退耦电容过孔放置。




图 1-3 退耦电容过孔最佳放置方式 3

# 2 普通 IO Bank 供电要求

参考器件手册《DS1300_PH1P_Datasheet》。

# 3 HXT 硬件设计规范

## 3.1 HXT 信号线设计考虑因素

- 差分对阻抗 100Ω对应的线宽线距。
- 单端阻抗 50Ω。
- 走线匹配 P/N 之间的长度误差小于±5mil。
- 差分对之间的间距应适当（3W 规则或大于 6 倍 PCB 介质层厚度），以减少差分对之间的串扰。
- 可在差分高速走线两侧做 GND Shielding（2 倍线宽避让），同时均匀添加 GND Via，要求 GND Via 在走线两侧严格对称，地孔间距要求小于走线速率（奈奎斯特频点）的 1/5 电波长。
- 推荐将 HXT 的 TX 和 RX 布在 PCB 不同层，以减少近端串扰，减少 TX 端对 RX 端的影响。
- 过孔会引起传输路径上的阻抗不连续，会导致阻抗变化剧烈，因此过孔的间距和过孔焊盘尺寸都要精细计算，以保证差分阻抗的连续性。
- BGA 焊盘会引起很大的分布电容，导致回路的容抗特性不连续，建议在 HXT 管脚对应的焊盘下方将覆铜挖空。
- 注意走线禁止跨参考平面，保证有连续的参考 GND 平面。
- 高速差分接口信号过孔旁边增加 GND 回流孔。
- HXT 接口为交流耦合，回路中使用耦合电容隔离共模电平，耦合电容焊盘参考层适当开窗。
- 通孔考虑使用背钻，消除多余的过孔长度。
- 对于较长的信号，应仔细选择铜皮的粗糙度，PCB 基板的均匀性，走线的几何形状（推荐弧形走线），保证信号的插入损耗在合理范围内。
- 表层高速走线上方，不建议放置任何丝印，标签以及任何贴合表面的器件以及材料。
- 表层走线上方，净空范围 2mm，不建议出现任何金属，非金属物体。
- 信号走线距离参考面边缘应当保持一定水平距离，以保证电场分布均匀，对于所有信号来说，至少保证 5 倍线宽。
- 差分绕线补偿，建议补偿位置应该靠近线长不匹配位置，距离不应该过远。
- 为了减小 TOP 层芯片扇出线段对信号质量的影响，建议结合仿真结果和工艺能力使用盘中孔

对高速信号进行扇出。

## 3.2 HXT LAYOUT 设计指导

HXT 信号在 PCB 板上的常规路径和常规特点如下图所示：带 HXT 收发器的 FPGA 作为源端，从芯片 PAD 出线后通过过孔（通孔、盲埋孔、背钻孔）换层到内层或底层，通常 HXT 差分走线的特征阻抗设计为 100Ω，走线到达连接器附近后通过差分过孔换层到表层，然后到达接收器件的 PAD，如果接收器件内部没有交流耦合，还需在接收器件 PAD 附近放置串联交流耦合电容。




图 3-1 常见的 HXT 信号链路

PCB 设计过程中，设计者需要确保到达接收器的信号幅值大于接收器的最小触发幅值，并留有余量。简单的来说就是要通过设计 PCB 物理参数保证 HXT 传输链路的衰减在合理范围。

我们可以通过介电常数，介质厚度，线宽，线距，等参数的计算来保证走线阻抗，但走线中的过孔，拐弯，焊盘处想保证阻抗并不容易，需要经过精心计算仿真，反复调整，才能使这些阻抗不连续点接近目标阻抗。但也有一些简单的方法可以减弱这些阻抗不连续，这些方法针对每一个不连续点，在 PCB 上调整实现，设计方法下图所示。




图 3-2 常见的高速 PCB 设计流程

整个链路中阻抗对应的线宽线距由厂家的板材和叠层结构决定，LAYOUT 人员在选定板材和叠成结构的前提下通过挖空参考层，添加过孔，添加等长等方法来保证信号线阻抗的连续性和等时性。本章针对信号链路中可能引起信号线阻抗变化的因素，进行了分析，并在 PCB 设计过程中推荐了对应的处理方法，通过 3.1 章节这些注意事项，可以简易的保证链路中分布电容，分布电感最小化，如对 PCB 设计有更高要求可通过仿真，微调，测试来实现最佳设计。

板材的选择，PCB 过孔数量，和走线长度等因素共同决定了 PCB 板的插入损耗，以满足接收器的性能要求。

## 3.3 板材和叠层结构

### 3.3.1 板材选择

在设计前，首先考虑要设计的高速信号线长度的插损值在选定的板材上是否满足要求，板材的插入损耗值 FR4 普通板材大于 FR4 高 TG 板材，高速板材插入损耗值是比较小的，在信号的奈奎斯特频率较高时，选择高速板材可以降低设计风险。

高速板材种类很多，比如：IT988GSE、M7(G)N、M6(G)、IT968(SE)、MW4000/3000/2000/1000、Tu933++、M4(S)、IT958G、Tu872SLK(sp)、S6/S7439、IT170GRA1/2、Tu862HF 等等，板材的选择可以在 PCB 生产合作厂家提供的板材选型表中进行评估选择。

例如 ROGERS 的 RO4000 系列，厂家会提供详细的规格书，规格书会对板材的各个指标做详细描述，例如下面的插损图所示，设计时可根据此图计算已知长度走线的插损值。




图 3-3 RO4000 系列高速板插损图

板材选型时需要根据项目实际情况，从以下几个方面评估：

1. 信号的奈奎斯特频率
2. 最大走线长度对应的插损值
3. 叠层规划
4. 性价比
5. 生产周期

## 3.3.2 叠层结构

高速走线上下介质层厚度接近，为保证高速线（带状线）的上下电场均匀分布，上下层介质厚度差建议不超过 1mil，要求不超过 2mil，如下图所示。




图 3-4 参考层与信号层高度建议

在高度恒定，带状线与上下参考面距离 vs 目标阻抗线宽的关系如下表所示，走线偏离参考层中间位置距离与线宽成反比。虽然偏离中间位置，也可以通过减少线宽来达到相同阻抗，但是根据集肤效应，如果距离参考面更近，更多的电流会分布于较近的参考面一边，从而导致金属损耗上升，线宽也会导致金属损耗上升，从而导致走线损耗急剧上升。

表 3-1 相同总厚度，相同目标阻抗，走线在上下移动，线宽与位置的关系

| A 高度（mil） | 3.0 | 4.0 | 5.0 | 6.0 | 7.0 | 8.0 | 9.0 | 10.0 | 11.0 |
|---|---|---|---|---|---|---|---|---|---|
| B 高度（mil） | 11.0 | 10.0 | 9.0 | 8.0 | 7.0 | 6.0 | 5.0 | 4.0 | 3.0 |
| 50Ω线宽（mil） | 3.1 | 4.6 | 5.8 | 6.6 | 7.1 | 7.1 | 6.7 | 5.9 | 4.7 |

这些都需要在启动 LAYOUT 前，与 PCB 生产厂家沟通确认，选好板材，板厚，叠层结构，然后正式进入 LAYOUT 设计阶段。

## 3.4 目标阻抗

LAYOUT 布局完成后，需要评估 PCB 叠层结构，如电源层信号层排布，BGA 扇出，走线密度等，评估完后跟厂家确认相应的叠层参数，确认目标阻抗需要的线宽线距。HXT 走线一般是按照差分阻抗 100Ω，单端阻抗 50Ω来设计，可根据叠层参数计算对应的线宽线距。下表是 PCB 厂家推荐的一种 10 层板叠层参数。

表 3-2 厂家提供叠层结构示意表

| 层号 | 叠构 | 物料名称 | 板材型号 | 物料参数 | 厚度（mil） | 介电参数 |
|---|---|---|---|---|---|---|
| L1 | | OZ | - | 0.5_PT_1oz | 1.8 | - |
| | | PP | IT-180A | 7628(43)+2116(51) | 11.661 | 4.35 |
| L2 | | OZ | - | 1oz | 1.38 | - |
| | | Core | IT-180A | 0.1mm(不含铜) | 3.94 | 4.2 |
| L3 | | OZ | - | 1oz | 1.38 | - |
| | | PP | IT-180A | 2116(51)+2116(51) | 8.173 | 4.3 |
| L4 | | OZ | - | 1oz | 1.38 | - |
| | | Core | IT-180A | 0.1mm(不含铜) | 3.94 | 4.2 |
| L5 | | OZ | - | 1oz | 1.38 | - |
| | | PP | IT-180A | 2116(51)+2116(51) | 7.622 | 4.3 |
| L6 | | OZ | - | 1oz | 1.38 | - |
| | | Core | IT-180A | 0.1mm(不含铜) | 3.94 | 4.2 |
| L7 | | OZ | - | 1oz | 1.38 | - |
| | | PP | IT-180A | 2116(51)+2116(51) | 8.173 | 4.3 |
| L8 | | OZ | - | 1oz | 1.38 | - |
| | | Core | IT-180A | 0.1mm(不含铜) | 3.94 | 4.2 |
| L9 | | OZ | - | 1oz | 1.38 | - |

| 层号 | 叠构 | 物料名称 | 板材型号 | 物料参数 | 厚度（mil） | 介电参数 |
|---|---|---|---|---|---|---|
| | | PP | IT-180A | 2116(51)+7628(43) | 11.661 | 4.35 |
| L10 | | 0Z | - | 0.5_PT_1oz | 1.8 | - |

阻抗对应的线宽线距可通过阻抗计算工具计算或者由厂家提供。得到线宽线距参数后，设置好 PCB 设计规则，就可以开始布线了。

## 3.5 PCB 优化推荐

本节提供一些常见的焊盘、过孔和走线的阻抗及等长优化建议，PCB 阻抗优化请以实际仿真结果为准。

### 3.5.1 焊盘优化

Ball Pitch 为 1.0mm 的器件推荐焊盘尺寸为 20mil，如下图所示。




图 3-5 FPGA BGA 焊盘尺寸

焊盘处的等效电容大于导线的等效的电容，会在焊盘处产生一个阻抗凹陷点，导致信号经过此阻抗凹陷点时，一部分能量被反射回源端，造成传输通道上的信号能量损失。特征阻抗等效计算公式如下，电容越大阻抗越小，电感越大阻抗越大。

$$Z_0 \approx \sqrt{L/C}$$ 公式 3-1

通过在焊盘处的参考层上进行适当的挖空处理，减小焊盘处的等效电容，提高焊盘处的特征阻抗，减小了信号在焊盘处的反射能量，提高信号质量。

挖空方法如下图：在临近参考层做焊盘、过孔、扇出线挖空，在 PCB 软件 Anti Each 属性中 GND2 层分别放置和焊盘尺寸相当的线段，和过孔尺寸相当的线段，然后进行分割层操作，得到如图所示的 GND2 层挖空，图中蓝色部分是放置的避让区域，焊盘，过孔，扇出线下方的参考层均做了挖空处理。



图 3-6 相邻参考层挖空的 BGA 焊盘

HXT 线上交流耦合电容的焊盘也需要进行挖空处理。将电容焊盘下方的参考层做相同尺寸的挖空处理。如下图所示。



图 3-7 相邻参考层挖空的电容焊盘

在 HXT 传输链路上还存在连接器焊盘，也需要在参考层做挖空处理，FMC 连接器焊盘的参考层挖空处理如下图所示。



图 3-8 相邻参考层挖空的连接器焊盘

链路上如果存在高速连接器如 SMA，设计时需要小心处理，SMA 参考手册上会有相应的设计说明。可通过仿真优化实现最佳设计，也可以通过下面的设计方法做简易处理，如下图所示。




图 3-9 相邻参考层挖空的 SMA 焊盘

SMA 焊盘上有过孔，需要在出线方向临近参考层补一部分地参考层，减少走线无参考层的长度。

## 3.5.2 过孔优化

过孔优化分为寄生电容优化和寄生电感优化，寄生串联电感导致特征阻抗变大，寄生并联电容导致特征阻抗变小，为了保证阻抗连续性，需要减少过孔的寄生电感电容量，为了减少寄生电感，需要在每个过孔的旁边添加 GND 过孔，添加过孔的数量可视实际情况而定，或利用 3D 电磁场软件进行仿真优化。过孔处理实例如下图所示。



图 3-10 差分通孔优化

过孔分为盲埋孔，通孔，背钻孔。

其中性能最好的是盲埋孔，由于信号在过孔路径上传输没有多余的分支，信号过孔处反射最小，信号能量损失最小。




图 3-11 盲埋孔

通孔板是成本是最低的，为了使信号通路上的过孔分叉最小，通孔板高速线建议走表层和底层。




图 3-12 通孔

当使用通孔，走线又不在 TOP 和 BOTTOM 面时，可使用背钻减小通孔带来的 stub。背钻是一种节约成本减少多余过孔的处理办法，设计时背钻过孔靠近表底层走线效果最好，如下图所示，背钻减小 stub 效应的具体效果可通过相关仿真进行评估。




图 3-13 背钻孔

信号过孔的钻孔尺寸应尽可能小，同时保持批量生产制造时可接受的横纵比。8mil 以内的小钻孔尺寸可保证设计 85 至 90Ω特征阻抗过孔的余量。信号焊盘处的过孔不应超过 10mil，具体以实际 PCB 仿真结果为准。

### 3.5.3 走线优化

高速信号线在 PCB 板上存在换层，拐弯等阻抗不连续点，同时高速信号线之间还存在信号串扰等问题，在设计时需要针对这些点做优化。

高速信号禁止跨参考层走线，设计时必须保证走线参考层的连续性。100Mbps 以上的单端布线，以及所有差分布线，均要求参考面连续，避免走线上下方的参考面被走线或过孔分割，影响完整性。

拐弯避让在高速信号线传输路径上最常见，由于 90° 和 45° 拐弯都会导致阻抗变小，走线时候可选择圆弧走线，拐弯后由于内外侧差分线长度发生改变，会使差分信号接收端的相位发生偏移，需要对较短的那根线进行长度补偿，最常见的方法是在短线信号传输方向上拐弯后做一段蛇形走线，做相位补偿，补偿可以通过 PCB 设计软件的规则进行对内长度误差控制。差分绕线补偿，要求补偿位置应该靠近线长不匹配位置，距离不应该过远。通常 HXT 差分线对内等长误差需控制在 5mil 以内，蛇形走线的线宽与差分线宽保持一致。如下图所示。



图 3-14 高速线弧形走线和对内长度补偿

建议的补偿绕线规则如下图所示，单端补偿差分间距偏离不超过 3 倍差分 space，锯齿补偿长度至少 4 倍线宽，如下图所示。具体绕线情况请以单板实际情况和仿真结果为准。




图 3-15 绕线补偿要求

对于信号间的相互干扰问题可通过将差分线对之间的间距拉大，HXT RXD 和 TXD 放在不同层，同时可以在走线周围加地孔保护，加地孔可以起到屏蔽和减小 GND 阻抗的目的，如下图所示。



图 3-16 高速线 GND 过孔保护

若走线是表层微带线，绿油会使导线的插损值变大，需要综合考虑是否去掉走线表面绿油。

## 3.6 仿真

按上述流程设计完毕后，对照第 6 章《PH1P 高速信号设计要求检查表》逐条进行复查，确认优化完成后，可针对板上的高速信号和使用的高速协议进行针对性仿真，若仿真符合预期，整板设计完成，如果仿真结果不满足相关高速协议要求，可根据仿真结果复查，优化。

## 3.7 HXT 接口耦合电容

HXT 常见协议的耦合电容选取如下表所列，具体耦合电容值请以对应的协议为准。

表 3-3 HXT 耦合电容选择表

| 接口协议 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| PCIe1.1/PCIe2.1 | 75 | - | 200 | nF |
| PCIe3.1/PCIe4.0 | 180 | - | 265 | nF |
| SATA | - | - | 12 | nF |
| 10GBASE-KR/40GBASE-KR4 | - | - | 100 | nF |
| 10GBASE-KX4 | - | - | 4.7 | nF |
| SGMII | - | - | 4.7 | nF |
| QSGMII | - | - | 100 | nF |

## 3.8 HXT 参考时钟接口匹配

### 3.8.1 LVDS

HXT 参考时钟输入端已内置 100R 差分电阻，与 LVDS 时钟震荡发生器连接链路的示意图如下。




图 3-17 与 LVDS 时钟源对接

### 3.8.2 LVPECL

HXT 参考时钟输入端已内置 100R 差分电阻，与 LVPECL 时钟震荡发生器连接链路的示意图如下。




图 3-18 与 LVPECL 时钟源对接

上图中时钟源对地电阻为典型值，具体电阻值需参考时钟发生源数据手册所要求的偏置电阻要求。

在 FPGA 完成配置之前，输入到 HXT 参考时钟的时钟电压波动不应超过 FPGA 器件手册《DS1300_PH1P_Datasheet》所描述的最大额定值。

## 3.9 HXT TX 和 RX 接口匹配

需要交流耦合，在 RX 端加耦合电容，如下图所示。




图 3-19 RX 交流耦合

注意 PCIE 的耦合电容需要加在发送端，如下图所示。

图 3-20 PCIE 交流耦合

## 3.10 HXT 参考电阻

参考电阻建议使用±1%精度，需要根据具体的器件型号来确定接地或者上拉到对应的 HXT 电源域。详细参照 FPGA 器件手册《DS1300_PH1P_Datasheet》中 4.2 节引脚定义和规则。参考电阻应尽可能靠近 FPGA pin 脚放置。

## 3.11 HXT 电源完整性要求

HXT 供电要求，参照 FPGA 器件手册《DS1300_PH1P_Datasheet》。

- HXT 供电的电源芯片尽量靠近 HXT 的 GND 参考平面，保证电源回路的阻抗最小。
- 建议使用电源旁路电容，以将电源噪声降至最低。根据电容器的大小，每个电容器都有一个不同的等效串联电阻（ESR）和等效串联电感（ESL）决定了给定的电容器在一个频率范围内的有效性。一般来说，应放置几个低容值电容器并尽可能靠近 FPGA HXT 电源管脚，且电源走线尽可能宽。大容值电容器可根据本板实际情况就近放置。
- 电源使用磁珠隔离，减少电源间相互干扰。
- 为了获得 HXT 最佳性能，建议电源噪声小于 30mVpp。

# 4 PH1P DDR3 硬件设计规范

## 4.1 PH1P DDR3 硬件设计流程

本手册中，将 PH1P DDR3 硬件设计分为两大块，原理设计阶段和 LAYOUT 设计阶段。

原理设计阶段主要描述 PH1P DDR BANK 电源特点，IO 分配注意事项。

LAYOUT 设计阶段主要描述 DDR 布局拓扑，走线过孔，阻抗，等长等优化方法。

PH1P 的 DDR3/3L 硬件一般设计流程如下图所示。




图 4-1 PH1P DDR3/3L 硬件一般设计流程

## 4.2 PH1P DDR3 电源要求

PH1P 推荐的 DDR3/3L 电源运行条件如下表所列。

表 4-1 DDR3/DDR3L 推荐运行条件

| DDR3/3L | VCCIO（HR）电源要求 | VREF 电源引脚要求 |
|---|---|---|
| DDR3 | 1.5V±5% | 0.5VCCIO(HR)±1% |
| DDR3L | 1.35V±5% | |
| 设计注意 | HR BANK 的分布参考器件手册《DS1300_PH1P_Datasheet》 | DDR3/DDR3L 支持外部 VREF 和内部 VREF，FPGA 默认使用内部 VREF。内部 VREF 使能时，VREF 对应管脚可用做普通 IO。<br>当使用外部 VREF 电压时，必须要配置为等于二分之一的 DDR Bank 供电电压 VCCIO（HR），并且走线要远离其它可能的干扰信号。当 DDR3 使用外部参考 VREF 时，由每个 Bank 的 VREF 专用引脚输入。 |

## 4.3 PH1P DDR3 IO 约束规则

PH1P DDR 换 PIN 规则请参考应用手册《IPUG034_安路科技 PH1P 系列 FPGA IP 用户手册_MIS》，并导入软件确认。

PH1P 系列 FPGA 每个 HR BANK 有 4 个 BYTE GROUP，命名为 T0~T3，每个 BYTE GROUP 有 1 对 DQS IO，9 个可做 DQ 的 IO，在 IO 命名中可以查看所属 BYTE GROUP，例如 IO_L24N_14,T3 为 BANK14 的 T3 组，IO_L21P_14,T3_DQS_P 为 BANK14 的 T3 组 DQS_P 信号。

当 DDR 接口使用大于 1 个 Bank 时，必须分配在几个 Bank 序号连续的 Bank 上。如 X64,可以分配在 Bank11/12/13 或 Bank12/13/14 序号连续的这三个 Bank 上。

DDR3/DDR3L 信号如下列表所列，后续设计指导遵循本手册规定的 IO 分组。

表 4-2 PH1P DDR3/DDR3L IO 分组表

| DDR3/3L | 信号描述 | 端接方式 | 信号说明 |
|---|---|---|---|
| 时钟信号 | | | |
| ck_p<br>ck_n | 时钟信号 | 端接至 VCCIO | 时钟对必须分配在地址/控制信号所在 Bank 中的任意一对差分对中。 |
| 地址和命令信号 | | | |
| a[15:0] | 地址总线 | 端接至 VTT | 地址/控制信号必须分配在同一个 bank 中，如果一个 bank 中同时分配有数据 BYTE GROUP 和地址/控制 BYTE GROUP，则在一个数据 BYTE GROUP 中，剩余引脚可以被分配为低速信号 RST。 |
| ba[2:0] | Bank 地址选择 | 端接至 VTT | |
| we_n | 写使能 | 端接至 VTT | |
| ras_n | 行地址信号 | 端接至 VTT | |
| cas_n | 列地址信号 | 端接至 VTT | |
| 控制信号 | | | |
| cke[1:0] | 时钟使能 | 端接至 VTT | DDR3/3L 的 reset_n 信号不需要端接和做等长约束。在 FPGA 上电和配置过程中，为确保 reset_n 信号为低电平，需要通过 4.7K 的电阻下拉到地。<br>低功耗应用场景下，当需要在 FPGA 下电或者重加载时实现自刷新功能，需要确保在此过程中 reset_n 信号在电路做上拉至高电平处理。在 DDR3 应用中，reset_n 电平推荐配置为 LVCMOS1V5。 |
| cs_n[1:0] | DDR 芯片使能 | 端接至 VTT | |
| odt[1:0] | ODT 使能 | 端接至 VTT | |
| reset_n | 复位信号 | 4.7K 下拉到 GND | |
| 数据信号 | | | |
| dq[71:0] | 数据信号 | - | 当使用 X8 或者 X16 的器件时，DQS 信号必须分配在每个 BYTE GROUP 专用的 DQS 引脚上，并且和 DQS 对应的 DQ 信号和 DM 信号也必须 |
| dqs_p/<br>n[8:0] | 数据选通 | - | |

| DDR3/3L | 信号描述 | 端接方式 | 信号说明 |
|---|---|---|---|
| dm[9:0] | 数据掩码 | - | 分配在同一个 BYTE GROUP 中。<br>有 DQS 信号的 BYTE GROUP 被定义为数据 BYTE GROUP。当数据 BYTE GROUP 和地址/控制信号在同一个 Bank 时，在数据 BYTE GROUP 中，剩余引脚可以被分配为低速信号 RST。<br>如果 SDRAM 颗粒的 DM 信号不使用，需要通过 SDRAM 厂商推荐的阻值下拉到地处理。 |
| VREF | 参考电压 | - | DDR3/DDR3L 支持外部 VREF 和内部 VREF，FPGA 默认使用内部 VREF。内部 VREF 使能时，VREF 对应管脚可用做普通 IO。 |
| **双 DDR 控制器** | | | |
| 两个 DDR 控制器可以共用 4 个 HR Bank，每个控制器的 BYTE GROUP 不能和另外一个控制器共享，每个 Bank 有 4 个 BYTE GROUP，分别对应 T0-T3。如果两个控制器共享一个 Bank，这两个控制器就不能独自复位，必须共用一个复位信号，最大接口位宽 72bit。 | | | |

对于地址、命令和控制信号的 VTT 端接电阻，建议每 4 个端接电阻共用 1 个 1uF 的电容，每 25 个端接电阻共用 1 个 100uF 的电容，且要求电容靠近端接电阻放置。VTT 以电源平面的方式连接至端接电阻。

当 LVDS 电平的系统时钟连接至 DDR 信号所在 Bank 时，由于和 DDR 所在 Bank 的电平标准 HSTL，SSTL 不一致，需要如下图所示的端接电路。为确保输入共模偏置电压在 0.5*VCCIO 附近，其中 VCCIO 在 DDR3 为 1.5V，在 DDR3L 为 1.35V。




图 4-2 系统时钟端接电路（内部 100Ω电阻不使用的情况）

差分时钟信号 ck_p/ck_n，推荐端接电路如下图所示。




图 4-3 差分时钟信号端接电路

reset_n 推荐的终端电路如下图所示。




图 4-4 reset_n 的终端电路

## 4.4 DDR3/3L LAYOUT 设计指导

PCB 设计过程中，设计者需要通过合理设计 PCB 物理参数保证信号传输链路中的寄生电感，寄生电容，寄生电阻，串扰，反射最小。

DDR3/3L 设计中，信号既有差分信号，又有单端信号，设计过程中需要根据介电常数，介质厚度，线宽，线距，等参数的计算来保证走线阻抗。DDR3/3L 设计过程中，通常是几个 DDR 颗粒并联使用，组成 N*8bit 位宽，PH1P 最大可支持 72bit 位宽。多颗粒的并联导致 PCB 布局走线的多样性，根据布局和走线特点，DDR3/3L 布局走线主要以 Fly-by 为主。

## 4.5 DDR3/3L 拓扑结构

本手册主要讲解 PH1P 器件 DDR3/3L Fly-by 拓扑结构设计规则。

如果使用 5 片 x16（第 5 片高 8bit 不使用）组成 72 位宽的接口时，可以采用 Fly-by 拓扑。

当采用 Fly-by 拓扑时，所有的内存颗粒都在 PCB 同一层，有利于走线和信号完整性，但会占用更多的 PCB 空间， 5 颗 X16 颗粒堆叠拓扑示意图如下。




图 4-5 Fly-by 器件堆叠拓扑




图 4-5 Fly-by 拓扑数据/地址命令走线示意图

设计时根据实际情况选择适合的拓扑结构。

## 4.6 DDR3/3L 走线规则

1. 在处理信号走线长度时，需要将 FPGA 芯片封装延时参数加入总长约束条件中。
2. 在 FPGA 引脚扇出走线时，通常有两种情况，第一种是在两个焊盘之间扇出 1 根信号线，并将其阻抗控制在 39Ω，第二种情况是在两个焊盘之间扇出 2 根信号线，此时可将其阻抗控制在 50Ω。并且为减小信号走线之间的耦合，需要尽可能的减小在两个焊盘之间的走线长度。FPGA 扇出示意图如下图所示。




图 4-6 FPGA 引脚扇出示意图

3. 信号走线之间的等长约束需要满足走线指导要求，如 DQ 和 DQS 之间的约束规范，以及 DQS 组内的约束规范等（约束规范参考阻抗要求，等长约束规则章节）。

4. 在确定 PCB 叠层后，假设等长和总长约束条件基于 169.5 ps/in 来计算，将传输时间除以 169.5 ps/in 就可以转换成走线长度，实际设计时根据选定板材介电常数计算此参数。

5. PCB 叠层允许通过调整线宽，线距和叠层结构以满足走线阻抗及传输时延要求。

6. DDR 的每个 BYTE GROUP 数据组信号 DQ，DQS，DM 应该在同一层走线，以保持组内信号的阻抗连续性和一致性。对数据组信号线，要求过孔数量不能超过两个。在可能的情况下，将数据组与地址/控制/时钟分层走线。

7. Fly-by 拓扑下的地址，命令，控制信号组，可以分布在不同的走线层。除扇出部分外，其它部分的走线确保同一个信号的走线分布在同一层走线，不要将其在两层之间切换。

8. DDR3/3L 的 reset_n 信号不需要端接和做等长约束。

9. 在 FPGA 和 SDRAM 颗粒的边缘和中间尽可能增加地孔以获得一个更好的信号和电源回流路径，减小串扰。

10. DDR3 地址控制组的端接电阻在空间允许范围内，就近放置在颗粒附近，4 个端接电阻共用 1 个 1uF 的电容，每 25 个端接电阻共用 1 个 100uF 的电容，且要求电容靠近端接电阻放置。VTT 以电源平面的方式连接至端接电阻。

## 4.7 DDR3/3L 阻抗要求

DDR 拓扑结构确定后需要进行 DDR 走线阻抗设计，根据选定的板材，叠层结构，结合 DDR 阻抗要求计算线宽，线距。

板材和叠层结构可以联系板厂索取相关资料，本手册实例中使用 FR4 板材及适用于 PH1P 器件的叠层结构，在此基础上依据 DDR3/3L 板级阻抗要求计算各信号线宽线距。

PCB 参考叠层如下表所列，实际的叠层会因不同设计需求所有区别，那对应的线宽线距参数也需要对应调整以满足阻抗和串扰要求。

表 4-3 PCB 参考叠层

| 信号层 | 叠层 | 厚度（mils） | 铜厚（oz） |
|---|---|---|---|
| - | 阻焊层 TOP | - | - |
| TOP_01 | - | 1.6 | 0.5+plating |
| - | PP | 3.72 | - |
| GND_02 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| Signal_03 | - | 0.6 | 0.5 |
| - | PP | 4.14 | - |

| 信号层 | 叠层 | 厚度（mils） | 铜厚（oz） |
|---|---|---|---|
| GND_04 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| Signal_05 | - | 0.6 | 0.5 |
| - | PP | 4.3 | - |
| GND_06 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| PWR_07 | - | 1.2 | 1 |
| - | CORE | 4.14 | - |
| PWR_08 | - | 1.2 | 1 |
| - | PP | 3.94 | - |
| GND_09 | - | 0.6 | 0.5 |
| - | PP | 4.3 | - |
| Signal_10 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| GND_11 | - | 0.6 | 0.5 |
| - | PP | 4.14 | - |
| Signal_12 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| GND_13 | - | 0.6 | 0.5 |
| - | PP | 3.72 | - |
| BOT14 | - | 1.6 | 0.5+plating |
| - | 阻焊层 BOT | - | - |

注：

1. 常规 High-Tg，FR4 板材，介电常数 4.0。

DDR 走线建议走带状线，此叠层下对应的走线阻抗如下表所列，在设计时可根据所需阻抗结合 PCB 参数，利用阻抗计算工具计算所需线宽线距，受限于工厂的加工精度，阻抗允许的误差范围设定为±10%。

表 4-4 PCB 参考线宽线距

| 走线类型 | 目标阻抗（Ω±10%） | 走线宽度（mil） | 走线间距（mil） |
|---|---|---|---|
| 差分带状线 | Diff90 | 4 | 5 |
| | Diff86 | 4 | 4 |
| | Diff76 | 6 | 6 |
| 单端带状线 | 50 | 4 | - |
| | 39 | 6 | - |
| | 36 | 7 | - |

DDR3/3L SDRAM 颗粒上的信号的引脚，除 CK，DQS 信号外都通过单端走线方式连接至 DDR 控制器，

差分时钟信号与控制信号为共用信号，需要在远端通过电阻分别端接到 VCCIO 和 VTT 电源。下图分别示意了 DDR3/3L SDRAM 各信号在 Fly-by 拓扑下的布线路径及端接形式。




图 4-7 DDR3/3L SDRAM 地址,命令和控制信号 Fly-by 端接示意图




图 4-8 DDR3/3L SDRAM 差分时钟信号 Fly-by 端接示意图




图 4-9 DDR3/3L SDRAM 数据信号点对点连接示意图

注：

1. P0：FPGA 内部封装走线
2. L0：FPGA 下方走线扇出走线
3. L1：主要路径走线
4. L2：SDRAM 颗粒走线扇出走线
5. L3：SDRAM 颗粒下方走线
6. L4：端接电阻 Rtt 走线 Stub

DDR3/3L SDRAM 数据信号,地址命名和差分时钟的阻抗、长度和间隔准则参考如下表所列。

表 4-5 DDR3/3L 数据信号走线阻抗要求

| 参数 | L0 | L1 | L2 | 单位 |
|---|---|---|---|---|
| 走线类型 | 带状线 | | | - |
| DQ 单端阻抗 Z0 | 50±10% | 39±10% | 50±10% | Ω |
| DQS 差分阻抗 ZDIFF | 86±10% | 76±10% | 86±10% | Ω |

| 参数 | L0 | L1 | L2 | 单位 |
|---|---|---|---|---|
| 走线线宽 | 4.0 | 6.0 | 4.0 | mil |
| 差分走线宽度/间隔/宽度 | 4.0/4.0/4.0 | 6.0/6.0/6.0 | 4.0/4.0/4.0 | mil |
| 走线总长 | 0.0~1.5 | 0.0~5.0 | 0.0~0.1 | inches |
| 字节内的间隔（最小值） | 4.0 | 8.0 | 4.0 | mil |
| 字节间的间隔（最小值） | 4.0 | 20 | 4.0 | mil |
| DQ 到 DQS 间隔（最小值） | 4.0 | 20 | 8.0 | mil |
| 距离其它组信号的间隔（最小值） | 8.0 | 30 | 30 | mil |
| 最大 PCB 过孔计数 | 2 | | | - |

表 4-6 DDR3/3L 地址命令等单端信号走线阻抗要求

| 参数 | L0 | L1 | L2 | L3 | L4 | 单位 |
|---|---|---|---|---|---|---|
| 走线类型 | 带状线 | | | | | - |
| 单端阻抗 Z0 | 50±10% | 36±10% | 50±10% | 50±10% | 39±10% | Ω |
| 走线线宽 | 4.0 | 7.0 | 4.0 | 4.0 | 6.0 | mil |
| 走线总长 | 0~1.5 | 0~4.0 | 0~0.1 | 0.35~0.75 | 0~1.0 | inches |
| 地址/命令/控制信号之间最小间距 | 4.0 | 8.0 | 4.0 | 8.0 | 8.0 | mil |
| 地址/命令/控制信号到时钟信号最小间距 | 8.0 | 20 | 8.0 | 20 | 20 | mil |
| 地址/命令/控制信号到其它信号组最小间距 | 8.0 | 30 | 30 | 30 | 30 | mil |
| 地址/命令/控制信号 PCB 信号最大过孔数量 | 7 | | | | | - |

表 4-7 DDR3/3L 时钟差分信号走线阻抗要求

| 参数 | L0 | L1 | L2 | L3 | L4 | 单位 |
|---|---|---|---|---|---|---|
| 走线类型 | 带状线 | | | | | - |
| 差分阻抗 ZDIFF | 86±10% | 76±10% | 86±10% | 90±10% | 76±10% | Ω |
| 差分线宽/线距/线宽 | 4.0/4.0/4.0 | 6.0/6.0/6.0 | 4.0/4.0/4.0 | 4.0/5.0/4.0 | 6.0/6.0/6.0 | mil |
| 差分线长 | 0.0~1.5 | 0~4.0 | 0.0~0.1 | 0.35~0.75 | 0~1.0 | inches |
| 到地址，命令，控制信号的最小间距 | 8.0 | 20 | 8.0 | 20 | 20 | mil |
| 到其它信号组的最小间距 | 8.0 | 30 | 8.0 | 30 | 30 | mil |
| 地址/命令/控 | 7 | | | | | - |

| 参数 | L0 | L1 | L2 | L3 | L4 | 单位 |
|---|---|---|---|---|---|---|
| 制信号 PCB 信号最大过孔数量 | | | | | | |

参照表格设置 DDR3/3L LAYOUT 线宽线距规则。

## 4.8 DRR3/3L 等长和总长约束

DDR3/3L SDRAM 接口中的每组信号需要满足以下两个约束条件，另外需要注意必须将 FPGA 封装引脚 delay 参数考虑进总长和等长约束条件内。

约束条件一：数据、命令和地址信号要求其最大走线总长不超过 7inches。

约束条件二：走线等长约束。

PH1P 支持 X8 和 X16 的 SDRAM 颗粒，其信号等长约束如下表所列。

表 4-8 DDR3/3L SDRAM 数据组等长约束

| 信号组类型 | 等长约束（ps） | 等长约束（mil） |
|---|---|---|
| DQ/DM 和 DQS 之间的等长约束 | ±10 | ±58 |
| DQS_P 和 DQS_N 差分对间的等长约束 | 2 | 12 |
| CK 和 DQS 的等长约束 | -149 to 1,796 | -879 mil to 10.6 inches |

表 4-9 DDR3/3L SDRAM 地址，命令，控制信号组与时钟信号之间等长约束

| 信号类型 | 信号区间 | 等长约束（ps） | 等长约束（mil） |
|---|---|---|---|
| 地址/命令/控制信号和时钟信号之间的等长约束 | FPGA 到每个 SDRAM 颗粒的信号走线 | ±8 | ±47 |
| 差分时钟对内等长约束 | FPGA 到每个 SDRAM 颗粒的信号走线 | 2 | 12 |

注：

1. 对于常规 FR4 板材，其内层走线传播时间约 169.5 ps/in。

# 5 PH1P DDR4 硬件设计规范

## 5.1 PH1P DDR4 硬件设计流程

本手册中，将 PH1P DDR4 硬件设计分为两大块，原理设计阶段和 LAYOUT 设计阶段。

原理设计阶段主要描述 PH1P HR BANK 电源特点，IO 分配注意事项。

LAYOUT 设计阶段主要描述 DDR 布局拓扑，走线过孔，阻抗，等长等优化方法。

PH1P 的 DDR4 硬件一般设计流程如下图所示。




图 5-1 PH1P DDR4 硬件一般设计流程

## 5.2 PH1P DDR4 电源要求

PH1P 推荐的 DDR4 电源运行条件如下表所列。

表 5-1 DDR4 推荐运行条件

| DDR4 | VCCIO（HR）电源要求 | VREF 电源引脚要求 |
|---|---|---|
| DDR4 | 1.2V±5% | - |
| 设计注意 | HR BANK 的分布参考器件手册《DS1300_PH1P_Datasheet》。 | DDR4 使用 FPGA 内部 VREF，此时此引脚推荐通过 1K 的电阻连接到 GND 或悬空处理。<br>内部 VREF 使能时，VREF 对应管脚可用做普通 IO。 |

## 5.3 PH1P DDR4 IO 约束规则

PH1P DDR 换 PIN 配规则请参考应用手册《IPUG034_安路科技 PH1P 系列 FPGA IP 用户手册_MIS》，并导入软件确认。

当 DDR 接口使用大于 1 个 Bank 时，必须分配在几个 Bank 序号连续的 Bank 上。如 X64, 可以分配在 Bank11/12/13 或 Bank12/13/14 序号连续的这三个 Bank 上。

PH1P 系列 FPGA 每个 HR BANK 有 4 个 BYTE GROUP，命名为 T0~T3，每个 BYTE GROUP 有 1 对 DQS IO，9 个可做 DQ 的 IO，在 IO 命名中可以查看所属 BYTE GROUP，例如 IO_L24N_14,T3 为 BANK14 的 T3 组，IO_L21P_14,T3_DQS_P 为 BANK14 的 T3 组 DQS_P 信号。

DDR4 信号如下表所列，后续设计指导遵循本手册规定的 IO 分组。

表 5-2 PH1P DDR4 IO 分组表

| DDR4 信号 | 信号描述 | 端接方式 | 信号说明 |
|---|---|---|---|
| **时钟信号** | | | |
| ck_t<br>ck_c | 时钟信号 | 端接至 VCCIO | 时钟对必须分配在地址/控制信号所在 Bank 中的任意一对差分对中。 |
| **地址和命令信号** | | | |
| a[13:0] | 地址总线 | 端接至 VTT | 地址/控制信号必须分配在同一个 Bank 中，如果一个 Bank 中同时分配有数据 BYTE GROUP 和地址/控制 BYTE GROUP，则在一个数据 BYTE GROUP 中，剩余引脚可以被分配为低速信号 reset_n/alert_n/parity。 |
| ba[1:0] | Bank 地址选择 | 端接至 VTT | |
| bg | Bank group 地址线 | 端接至 VTT | |
| we_n/a[14] | 写使能 | 端接至 VTT | |
| cas_n/a[15] | 列地址信号 | 端接至 VTT | |
| ras_n/a[16] | 行地址信号 | 端接至 VTT | |
| act_n | 命令激活 | 端接至 VTT | |
| parity | 命令与地址总线奇偶效验输入 | 端接至 VTT | |
| **控制信号** | | | |
| cke | 时钟使能 | 端接至 VTT | DDR4 的 reset_n 信号不需要端接和做等长约束。在 FPGA 上电和配置过程中，为确保 reset_n 信号为低电平，需要通过 4.7K 的电阻下拉到地。<br>低功耗应用场景下，当需要在 FPGA 下电或者重加载时实现自刷新功能，需要确保在此过程中 reset_n 信号在电路做上拉至高电平处理。<br>在 DDR4 应用中，reset_n 电平推荐配置为 LVCMOS1V2。 |
| cs_n | DDR 芯片使能 | 端接至 VTT | |
| odt | ODT 使能 | 端接至 VTT | |
| reset_n | 复位信号 | 4.7K 下拉到 GND | |
| **数据信号** | | | |
| dq[71:0] | 数据信号 | - | 当使用 X8 或者 X16 的器件时，DQS 信号必须分配在每个 BYTE GROUP 专用的 DQS 引脚上，并且和 DQS 对应的 DQ 信号和 DM/DBI 信号也 |
| dqs_t<br>dqs_c[8:0] | 数据选通 | - | |

| DDR4 信号 | 信号描述 | 端接方式 | 信号说明 |
|---|---|---|---|
| dm_n<br>dbi_n | 数据掩码<br>数据总线反转 | - | 必须分配在同一个 BYTE GROUP 中。<br>有 DQS 信号的 BYTE GROUP 被定义为数据 BYTE GROUP。当数据 BYTE GROUP 和地址/控制信号在同一个 Bank 时，在数据 BYTE GROUP 中，剩余引脚可以被分配为低速信号 reset_n/alert_n/parity。<br>如果 SDRAM 颗粒的 DM 信号不使用，需要通过 SDRAM 厂商推荐的阻值下拉到地处理。 |
| **其他信号** | | | |
| TEN | 连通性测试使能 | DDR4 控制器不支持，靠近颗粒管脚用 500Ω电阻接 GND。 | - |
| alert_n | 报警信号 | 通过 50Ω上拉至 VDD=1.2V | 在 DDR4 应用中，FPGA 不产生 alert_n 控制信号，但是所有 DDR4 颗粒的 alert_n 引脚必须通过 Fly-by 的形式连接。<br>但是如果 MC 需要拉这个信号进入 FPGA 作为 AC parity 指示信号，该信号就必须连接到 FPGA。 |
| VREF | 参考电压 | - | DDR4 使用 FPGA 内部 VREF |
| **双 DDR 控制器** | | | |
| 两个 DDR 控制器可以共用 DDR Bank，每个控制器的 BYTE GROUP 不能和另外一个控制器共享，每个 Bank 有 4 个 BYTE GROUP,分别对应 T0-T3。如果两个控制器共享一个 Bank，这两个控制器就不能独自复位，必须共用一个复位信号，最大接口位宽 72bit。 | | | |

对于地址、命令和控制信号的 VTT 端接电阻，建议每 4 个端接电阻共用 1 个 1uF 的电容，每 25 个端接电阻共用 1 个 100uF 的电容，且要求电容靠近端接电阻放置。VTT 以电源平面的方式连接至端接电阻。

当 LVDS 电平的系统时钟连接至 DDR 信号所在 Bank 时，由于和 DDR 所在 Bank 的电平标准 HSTL,SSTL 或 POD 不一致，需要如下图所示的端接电路。为确保输入共模偏置电压在 0.5*VCCIO 附近，其中 VCCIO 在 DDR4 为 1.2V。




图 5-2 系统时钟端接电路（内部 100Ω电阻不使用的情况）

差分时钟信号 ck_t/ck_c，推荐端接电路如下图所示。




图 5-3 差分时钟信号端接电路

reset_n 推荐的终端电路如下图所示。




图 5-4 reset_n 的终端电路

## 5.4 DDR4 LAYOUT 设计指导

PCB 设计过程中，设计者需要通过合理设计 PCB 物理参数保证信号传输链路中的寄生电感，寄生电容，寄生电阻，串扰，反射最小。

DDR4 设计中，信号既有差分信号，又有单端信号，设计过程中需要根据介电常数，介质厚度，线宽，线距，等参数的计算来保证走线阻抗。DDR4 设计过程中，通常是几个 DDR 颗粒并联使用，组成 N*8bit 位宽，PH1P 最大可支持 72bit 位宽。多颗粒的并联导致 PCB 布局走线的多样性，根据布局和走线特点，DDR4 布局走线可分为两大类 Fly-by 和 Clamshell。

## 5.5 DDR4 拓扑结构

DDR4 总线的布局布线需要遵循一些通用的规则，数据线只支持点到点连接。其他分组的信号线根据颗粒数量的不同，支持两种类型的拓扑结构，Fly-by 和 Clamshell。

如果使用 5 片 X16(第 5 片高 8bit 不使用)的颗粒或者 9 片 x8 的颗粒组成 72 位宽的接口时，DDR 的布局时可以采用 Fly-by 拓扑，或采用 Clamshell 拓扑，以节约 PCB 空间。

当采用 Fly-by 拓扑时，所有的内存颗粒都在 PCB 同一层，有利于走线和信号完整性，但会占用更多的 PCB 空间，5 颗 X16 的颗粒采用 Fly-by 时器件堆叠及走线分布如下图所示




图 5-5 Fly-by 器件堆叠拓扑

当采用 Clamshell 拓扑时，有利于减小 PCB 面积，但会增加走线的复杂度，如下图所示。




图 5-6 Clamshell 器件堆叠拓扑




图 5-7 Fly-by & Clamshell 拓扑数据/地址命令走线示意图

设计时根据实际情况选择适合的拓扑结构。

## 5.6 DDR4 走线规则

1. 在处理信号走线长度时，需要将 FPGA 芯片封装延时参数加入总长约束条件中。

2. 在 FPGA 引脚扇出走线时，通常有两种情况，第一种是在两个焊盘之间扇出 1 根信号线，并将其阻抗控制在 39Ω，第二种情况是在两个焊盘之间扇出 2 根信号线，此时可将其阻抗控制在 50Ω。并且为减小信号走线之间的耦合，需要尽可能的减小在两个焊盘之间的走线长度。FPGA 扇出示意图如下图所示。




图 5-8 FPGA 引脚扇出示意图

3. 信号走线之间的等长约束需要满足走线指导要求，如 DQ 和 DQS 之间的约束规范，以及 DQS 组内的约束规范等（约束规范参考阻抗要求，等长约束规则章节）。

4. 在确定 PCB 叠层后，假设等长和总长约束条件基于 169.5 ps/in 来计算，将传输时间除以 169.5 ps/in 就可以转换成走线长度，实际设计时根据选定板材介电常数计算此参数。

5. PCB 叠层允许通过调整线宽，线距和叠层结构以满足走线阻抗及传输时延要求。

6. DDR 的每个 BYTE GROUP 数据组信号 DQ，DQS，DM 应该在同一层走线，以保持组内信号的阻抗连续性和一致性。对数据组信号线，要求过孔数量不能超过两个。在可能的情况下，将数据组与地址/控制/时钟分层走线。

7. Fly-by 拓扑下的地址，命令，控制信号组，可以分布在不同的走线层。除扇出部分外，其它部分的走线最好确保同一个信号的走线分布在同一层走线，不要将其在两层之间切换。

8. DDR4 的 reset_n 信号不需要端接和做等长约束。

9. 在 FPGA 和 SDRAM 颗粒的边缘和中间尽可能增加地孔以获得一个更好的信号和电源回流路径，减小串扰。

10. DDR4 地址控制组的端接电阻在空间允许范围内，就近放置在颗粒附近，4 个端接电阻共用 1 个 1uF 的电容，每 25 个端接电阻共用 1 个 100uF 的电容，且要求电容靠近端接电阻放置。VTT 以电源平面的方式连接至端接电阻。

## 5.7 DDR4 Fly_by 拓扑结构阻抗要求

DDR 拓扑结构确定后需要进行 DDR 走线阻抗设计，根据选定的板材，叠层结构，结合 DDR 阻抗要求计算线宽，线距。

板材和叠层结构可以联系板厂索取相关资料，本手册实例中使用 FR4 板材及适用于 PH1P 器件的叠层结构，在此基础上依据 DDR4 板级阻抗要求计算个信号线宽线距。

PCB 参考叠层如下表所列，实际的叠层会因不同设计需求所有区别，那对应的线宽线距参数也需要对应的调整以满足阻抗和串扰要求。

表 5-3 PCB 参考叠层

| 信号层 | 叠层 | 厚度（mils） | 铜厚（oz） |
|---|---|---|---|
| -- | 阻焊层 TOP | - | - |
| TOP_01 | - | 1.6 | 0.5+plating |
| - | PP | 3.72 | - |
| GND_02 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| Signal_03 | - | 0.6 | 0.5 |
| - | PP | 4.14 | - |
| GND_04 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| Signal_05 | - | 0.6 | 0.5 |
| - | PP | 4.3 | - |
| GND_06 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| PWR_07 | - | 1.2 | 1 |
| - | CORE | 4.14 | - |
| PWR_08 | - | 1.2 | 1 |
| - | PP | 3.94 | - |
| GND_09 | - | 0.6 | 0.5 |
| - | PP | 4.3 | - |
| Signal_10 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| GND_11 | - | 0.6 | 0.5 |
| - | PP | 4.14 | - |
| Signal_12 | - | 0.6 | 0.5 |
| - | PP | 3.94 | - |
| GND_13 | - | 0.6 | 0.5 |
| - | PP | 3.72 | - |
| BOT14 | - | 1.6 | 0.5+plating |
| - | 阻焊层 BOT | - | - |

注：

1. 常规 High-Tg，FR4 板材，介电常数 4.0。

DDR 走线建议走带状线，此叠层下对应的走线阻抗如下表所列，在设计时可根据所需阻抗结合 PCB 参数，利用阻抗计算工具计算所需线宽线距，受限于工厂的加工精度，阻抗允许的误差范围设定为±10%。

表 5-4 PCB 参考线宽线距

| 走线类型 | 目标阻抗（Ω±10%） | 走线宽度（mil） | 走线间距（mil） |
|---|---|---|---|
| 差分带状线 | Diff90 | 4 | 5 |
| | Diff86 | 4 | 4 |
| | Diff76 | 6 | 6 |
| 单端带状线 | 50 | 4 | - |
| | 39 | 6 | - |
| | 36 | 7 | - |

DDR4 SDRAM 颗粒上的信号的引脚，除 CK，DQS 信号外都通过单端走线方式连接至 DDR 控制器，差分时钟信号与控制信号为共用信号，需要在远端通过电阻分别端接到 VCCIO 和 VTT 电源。下图分别示意了 DDR4 SDRAM 各信号在 Fly-by 拓扑下的布线路径及端接形式。




图 5-9 DDR4 SDRAM 地址，命令和控制信号 Fly-by 端接示意图




图 5-10 DDR4 SDRAM 差分时钟信号 Fly-by 端接示意图




图 5-11 DDR4 SDRAM 数据信号 Fly-by 点对点连接示意图

注：

P0：FPGA 内部封装走线

L0：FPGA 下方走线扇出走线

L1：主要路径走线

L2：SDRAM 颗粒走线扇出走线

L3：SDRAM 颗粒下方走线

L4：端接电阻 Rtt 走线 Stub

DDR4 SDRAM Fly-by 拓扑下信号的走线阻抗，最大走线长度等参数可参考下表。

表 5-5 DDR4 地址命令等单端信号走线在 Fly-by 拓扑下的阻抗要求

| 参数 | L0 | L1 | L2 | L3 | L4 | 单位 |
|---|---|---|---|---|---|---|
| 走线类型 | 带状线 | | | | | - |
| 单端阻抗 Z0 | 50±10% | 36±10% | 50±10% | 50±10% | 39±10% | Ω |
| 走线线宽 | 4.0 | 7.0 | 4.0 | 4.0 | 6.0 | mil |
| 走线总长 | 0~1.5 | 0~4.0 | 0~0.1 | 0.35~0.75 | 0~1.0 | inches |
| 地址/命令/控制信号之间最小间距 | 4.0 | 8.0 | 4.0 | 8.0 | 8.0 | mil |
| 地址/命令/控制信号到时钟信号最小间距 | 8.0 | 20 | 8.0 | 20 | 20 | mil |
| 地址/命令/控制信号到其它信号组最小间距 | 8.0 | 30 | 30 | 30 | 30 | mil |
| 地址/命令/控制信号 PCB 信号最大过孔数量 | 7 | | | | | - |

表 5-6 DDR4 时钟差分信号在 Fly-by 拓扑下的走线阻抗要求

| 参数 | L0 | L1 | L2 | L3 | L4 | 单位 |
|---|---|---|---|---|---|---|
| 走线类型 | 带状线 | | | | | - |
| 差分阻抗 ZDIFF | 86±10% | 76±10% | 86±10% | 90±10% | 76±10% | Ω |
| 差分线宽/线距/线宽 | 4.0/4.0/4.0 | 6.0/6.0/6.0 | 4.0/4.0/4.0 | 4.0/5.0/4.0 | 6.0/6.0/6.0 | mil |
| 差分线长 | 0.0~1.5 | 0~4.0 | 0.0~0.1 | 0.35~0.75 | 0~1.0 | inches |
| 到地址，命令，控制信号的最小间距 | 8.0 | 20 | 8.0 | 20 | 20 | mil |
| 到其它信号组 | 8.0 | 30 | 8.0 | 30 | 30 | mil |

| | | | | | | |
|---|---|---|---|---|---|---|
| 的最小间距 | | | | | | |
| 地址/命令/控制信号 PCB 信号最大过孔数量 | 7 | | | | | - |

表 5-7 DDR4 数据信号走线阻抗要求

| 参数 | L0 | L1 | L2 | 单位 |
|---|---|---|---|---|
| 走线类型 | 带状线 | | | - |
| DQ 单端阻抗 Z0 | 50±10% | 39±10% | 50±10% | Ω |
| DQS 差分阻抗 ZDIFF | 86±10% | 76±10% | 86±10% | Ω |
| 走线线宽 | 4.0 | 6.0 | 4.0 | mil |
| 差分走线宽度/间隔/宽度 | 4.0/4.0/4.0 | 6.0/6.0/6.0 | 4.0/4.0/4.0 | mil |
| 走线总长 | 0.0~1.5 | 0.0~4.0 | 0.0~0.1 | inches |
| 字节内的间隔（最小值） | 4.0 | 8.0 | 4.0 | mil |
| 字节间的间隔（最小值） | 4.0 | 20 | 4.0 | mil |
| DQ 到 DQS 间隔（最小值） | 4.0 | 20 | 8.0 | mil |
| 距离其它组信号的间隔（最小值） | 8.0 | 30 | 30 | mil |
| 最大 PCB 过孔计数 | 2 | | | - |

## 5.8 DDR4 Clamshell 拓扑结构阻抗要求

当 DDR4 SDRAM 采用 Clamshell 拓扑时，时钟信号推荐采用交差的 Fly-by 拓扑形式，这样有利于分布在 Top 层和 Bot 层的 DDR 颗粒的时钟走线。颗粒远端的端接电阻即可以放在 Top 层，也可以放在 Bot 层。




图 5-12 DDR4 SDRAM 时钟信号的 Clamshell 拓扑图

上图所示信号的具体含义如下：

L0：FPGA 在内层并靠 Top 层的扇出走线

L1：FPGA 在内层并靠 Top 层的扇出走线

L2：在 SDRAM 颗粒下方内层并靠 Bot 层的扇出走线

L3：在 SDRAM 颗粒下方内层并靠 Top 层的扇出走线

L4：SDRAM 颗粒在 Top 层的扇出走线

L5：SDRAM 颗粒在 Bot 层的扇出走线

L6：端接电阻 Rtt 的 Stub 走线

表 5-8 DDR4 地址命令等单端信号走线在 Clamshell 拓扑下的阻抗要求

| 参数 | L0 | L1 | L2 | L3 | L4 | L5 | L6 | 单位 |
|---|---|---|---|---|---|---|---|---|
| 推荐走线层 | Upper inner | Upper inner | Lower inner | Upper inner | Top | Bottom | Bottom | - |
| 单端阻抗 Z0 | 50 | 50 | 50 | 50 | 50 | 50 | 39 | Ω |
| 走线总长 | 0.0~1.5 | 0.0~4.0 | L3+0.2 | 0.45~0.85 | 镜像堆叠，L4 = L5；<br>对于非镜像堆叠，尽可能短 | | ≤0.95 | inch |
| 走线宽度 | 4.0 | 4.0 | 4.0 | 4.0 | 4.0 | 4.0 | 6.0 | mil |
| 组内间隔 | 4.0 | 8.0 | 8.0 | 8.0 | 8.0 | 8.0 | 8.0 | mil |
| 距离时钟的间隔 | 8.0 | 20 | 20 | 20 | 20 | 20 | 20 | mil |
| 距离其他组的间隔 | 8.0 | 30 | 30 | 30 | 30 | 30 | 30 | mil |

表 5-9 DDR4 时钟差分信号走线在 Clamshell 拓扑下的阻抗要求

| 参数 | L0 | L1 | L2 | L3 | L4 | L5 | L6 | 单位 |
|---|---|---|---|---|---|---|---|---|
| 推荐走线层 | Upper inner | Upper inner | Lower inner | Upper inner | Top | Bottom | Bottom | - |
| 差分阻抗 Z0 | 86 | 76 | 90 | 90 | 86 | 86 | 76 | Ω |
| 走线长度 | 0.0~1.5 | 0.0~4.0 | L3+0.2 | 0.45~0.85 | 镜像堆叠，L4 = L5；<br>非镜像堆叠，确保 L4 和 L5 走线尽量短 | | ≤1.0 | inch |
| 差分线宽/线距/线宽 | 4.0/4.0/4.0 | 6.0/6.0/6.0 | 4.0/5.0/4.0 | 4.0/5.0/4.0 | 4.0/4.0/4.0 | 4.0/4.0/4.0 | 6.0/6.0/6.0 | mil |
| 时钟信号到地址/控制/命令信号的间距 | 8.0 | 20 | 20 | 20 | 20 | 20 | 20 | mil |
| 时钟信号到其它信 | 8.0 | 30 | 30 | 30 | 30 | 30 | 30 | mil |

| 参数 | L0 | L1 | L2 | L3 | L4 | L5 | L6 | 单位 |
|---|---|---|---|---|---|---|---|---|
| 号组的间距 | | | | | | | | |

## 5.9 DDR4 数据走线拓扑结构阻抗要求

DDR4 SDRAM 的 DQ,DM,DQS 数据信号组，在 Fly-by 和 Clamshell 两种拓扑下，都采用点对点连接方式，如下图所示。




图 5-13 DDR4 SDRAM 数据信号点对点连接示意图

上图所示信号的具体含义如下：

P0：FPGA 内部封装走线

L0：FPGA 下方走线扇出走线

L1：主要走线长度

L2：SDRAM 颗粒走线扇出走线

DDR4 SDRAM 数据信号包括 DQ,DM,DQS 信号，其走线阻抗，线间距及长度参数参考下表。

表 5-10 数据信号的走线参数表

| 参数 | L0 | L1 | L2 | 单位 |
|---|---|---|---|---|
| 走线类型 | Stripline | Stripline | Stripline | - |
| DQ/DM 信号单端阻抗 Z0 | 50±10% | 39±10% | 50±10% | Ω |
| DQS 差分信号阻抗 ZDIFF | 86±10% | 76±10% | 86±10% | Ω |
| 单端阻抗线宽 | 4.0 | 6.0 | 4.0 | mil |
| 差分阻抗线宽/线距/线宽 | 4.0/4.0/4.0 | 6.0/6.0/6.0 | 4.0/4.0/4.0 | mil |
| 数据组信号走线长度 | 0.0~1.5 | 0.0~4.0 | 0.0~0.1 | inches |
| 每个 BYTE GROUP 数据组内信号线间最小间距 | 4.0 | 8.0 | 4.0 | mil |
| 每个 BYTE GROUP 数据组之间的最小间距 | 4.0 | 20 | 4.0 | mil |
| DQ 与 DQS 信号之间的最小间距 | 4.0 | 20 | 8.0 | mil |
| 数据组与其它信号组之间的最小间距 | 8.0 | 30 | 30 | mil |
| 数据组信号最大过孔数量 | 2 | | | - |

## 5.10 DRR4 等长和总长约束

DDR4 SDRAM 接口中的每组信号需要满足以下两个约束条件，另外需要注意必须将 FPGA 封装引脚 delay 参数考虑进总长和等长约束条件内。

约束条件一：数据、命令和地址信号要求其最大走线总长不超过 7inches。

约束条件二：走线等长约束

PH1P 支持 X8 和 X16 的 SDRAM 颗粒，其信号走线总长/延时及等长约束如下表所列。

表 5-11 DDR4 SDRAM 数据组等长约束

| 信号组类型 | 等长约束（ps） | 等长约束（mil） |
|---|---|---|
| DQ/DM 和 DQS 之间的等长约束 | ±10 | ±58 |
| DQS_P 和 DQS_N 差分对间的等长约束 | 2 | 12 |
| CK 和 DQS 的等长约束 | -149 to 1,796 | -879 mil to 10.6 inches |

表 5-12 DDR4 SDRAM 地址，命令，控制信号组与时钟信号之间等长约束

| 信号类型 | 信号区间 | 等长约束（ps） | 等长约束（mil） |
|---|---|---|---|
| 地址/命令/控制信号和时钟信号之间的等长约束 | FPGA 到每个 SDRAM 颗粒的信号走线 | ±8 | ±47 |
| 差分时钟对内等长约束 | FPGA 到每个 SDRAM 颗粒的信号走线 | 2 | 12 |

注：

1. 对于常规 FR4 板材，其内层走线传播时间约 169.5 ps/in。

# 6 MIPI DPHY 硬件设计规范

PH1P 系列器件对 MIPI DPHY 的支持如下表所示。

表 6-1 PH1P 系列器件 MIPI DPHY 支持表

| 封装 | 是否有 MIPI DPHY | |
|---|---|---|
| | MIPI 输入 | MIPI 输出 |
| PH1P100SBG676 | 无 MIPI_IO | |
| PH1P100SBG677 | 无 MIPI_IO | |
| PH1P100SBG484 | 无 MIPI_IO | |
| PH1P100GEG324 | 无 MIPI_IO | |
| PH1P50SBG484 | 无 MIPI_IO | |
| PH1P50GEG324 | 无 MIPI_IO | |
| PH1P50MEG324A | 支持 | 支持 |
| PH1P35MBG484 | 支持 | 支持 |
| PH1P35MEG324 | 支持 | 支持 |
| PH1P35MEG324A | 支持 | 支持 |
| PH1P35MDG324 | 支持 | 支持 |
| PH1P35MHG324 | 支持 | 支持 |

## 6.1 MIPI DPHY 硬件设计流程

本手册中，将 MIPI DPHY 硬件设计分为两大块，原理设计阶段和 layout 设计阶段。

原理设计阶段主要描述 MIPI DPHY BANK(DPHY0，DPHY1)电源特点，IO 分配注意事项。

Layout 设计阶段主要描述 MIPI DPHY 走线过孔，阻抗，等长等优化方法。

## 6.2 MIPI DPHY 电源要求

表 6-2 PH1P 系列器件 MIPI DPHY 推荐运行条件

| MIPI | 额定电压 | 供电要求 |
|---|---|---|
| VCCDPHY | 1.8V | 必须供电 |
| 设计注意 | VCCDPHY 同时为 DPHY0，DPHY1 供电，不使用 MIPI 接口时也必须供电。相关信息可参考器件手册《DS1300_PH1P_Datasheet》。 | |

## 6.3 MIPI DPHY 约束规则

PH1P 系列部分器件内置了两路 MIPI DPHY，分别为 DPHY0 和 DPHY1，两个 MIPI DPHY 可独立做为 TX 或者 RX 使用。MIPI DPHY 支持 x1-x8 模式，无论使用哪种模式，差分数据对之间可以交换，差分对

内的极性也可交换。

## 6.4 MIPI DPHY 信号完整性

1. MIPI DPHY 差分对阻抗必须为 100Ω。
2. MIPI DPHY 差分对各信号线组内等长须控制在±5mil 内，组间等长须控制在±40mil 内。
3. MIPI DPHY 差分对之间的间距应适当（3W 规则或大于 6 倍 PCB 介质层厚度），以减少差分对之间的串扰。
4. MIPI DPHY 同组信号必须采用相同结构传输线，均为带状线，或均为微带线。
5. 确保信号到地之间的回路最短，添加地过孔时，保证信号回路最短。
6. 走线不得经过不连续覆铜平面和焊盘。
7. 信号返回路径必须为连续的 GND。
8. 高速差分接口信号旁边增加 GND。换层后，可在差分对周围添加 GND 过孔。
9. 对于较长的信号，应仔细选择铜皮的平整度，PCB 基板的均匀性，走线的几何形状（推荐弧形走线），保证信号的插入损耗最小。
10. 差分信号链路的耦合电容端接电阻摆放位置要求不允许走线存在 stub，焊盘应当串入走线，避免走线分叉。




图 6-1 焊盘应当串入走线中，避免走线分叉

11. MIPI TX 和 RX 差分对走线建议分层处理，避免相互串扰。
12. MIPI TX 和 RX 等长处理时，要加上器件的 Pin_Delay 补偿参数。

# 7 PH1P 高速信号设计要求检查表

表 7-1 PH1P 高速信号设计要求检查表

| 编号 | 检查内容 | 影响参数 | 影响结果 |
|---|---|---|---|
| 1 | 确认差分阻抗 100Ω±10%的板材，对应层的线宽，线距。 | 减小阻抗不匹配引起的反射。 | 反射会导致信号完整性问题，导致眼图缩小。 |
| 2 | HXT P/N 之间的长度差异<5mil。 | 减小抖动和减小共模转化。 | 长度差异会引起眼图变小，增加共模噪声。 |
| 3 | HXT P/N 之间的蛇形等长线应该加在靠近引起长度差异的位置。松耦合的地方注意将阻抗变化减小到最低。 | 减小抖动和减小共模转化。 | 长度差异会引起眼图变小，增加共模噪声。 |
| 4 | HXT P/N 对的焊盘和过孔周围铜皮挖空处理。 | 去掉焊盘和过孔周围的覆铜，有利于减少焊盘与参考层之间的耦合电容；有利于减少过孔与焊盘之间的耦合电容。 | 焊盘和过孔的反射会引起信号完整性问题，导致眼图变小。 |
| 6 | HXT 信号线的参考平面必须是完整的，避免跨参考平面布线。 | 跨平面布线会引起 HXT 信号的阻抗不连续，引起反射。 | 跨平面布线会引起反射和串扰，导致眼图变小。 |
| 7 | HXT TX RX 布在不同的层，减少收发对之间的串扰。 | 建议最少间距大于 4 倍的介质厚度或 3 倍线宽（选择间距大的）。 | 近端和远端串扰会使接收端的眼图变小。 |
| 8 | HXT 信号过孔周围增加 GND 过孔，减少回路的等效路径长度，减少串扰。 | 减少信号回路面积，减小串扰。 | 近端和远端串扰会使接收端的眼图变小。 |
| 9 | 确保 HXT TX 和 RX 信号对过孔之间的隔离，减小近端串扰。 | 减少 TX 和 RX 的近端串扰。 | 近端和远端串扰会使接收端的眼图变小。 |
| 10 | 电源要有专用层，且有紧邻参考 GND 层。 | 减少电源回路自感和阻抗。 | 高电源回路阻抗，会增加交流噪声。 |
| 11 | 确保电源足功率和足够的电源过孔。 | 减少电源回路阻抗。 | 高电源回路阻抗，会增加交流噪声。 |
| 12 | HXT 供电电源覆铜远离功率电源的走线和覆铜。减少他们之间的容性耦合引入的噪声。 | 避免引入额外的噪声。 | 引入的外部噪声可能导致 HXT 的误码。 |
| 13 | HXT 供电覆铜不能作为数字信号的参考平面。 | 避免引入额外的噪声。 | 引入的外部噪声可能导致 HXT 的误码。 |

| 编号 | 检查内容 | 影响参数 | 影响结果 |
|---|---|---|---|
| 14 | 电源过孔远离噪声源，电源过孔用 GND 过孔屏蔽。 | 避免引入额外的噪声。 | 引入的外部噪声可能导致 HXT 的误码。 |
| 15 | 选择合适的低损耗 PCB 板材，有利于保证长距离信号的质量。 | 满足当前通讯协议下的插入损耗。 | 板材选错可能导致过大的插入损耗，从而导致插损不满足协议要求。 |
| 16 | 选择铜皮光滑的板材，有利于高速信号的传输。 | 铜皮的光滑程度，影响高速信号的传输。对于高频信号表面越粗糙等效传输距离越大，插入损耗越大。 | 铜皮的粗糙会增加插入损耗，影响接收端信号质量。 |
| 17 | 选择合适走线、板材和生产工艺降低玻纤效应对高速信号带来的影响。 | 玻纤布的相对介电常数和环氧树脂存在较大差异，板面不同位置的介电常数存在差异，从而导致板面不同位置阻抗的差异。 | 玻纤效应会带来板面介电常数的不均匀，局部阻抗的不连续，可能导致眼图塌陷。 |
| 18 | HXT 信号布线的线宽线距要在布线密度和布线插入损耗中折中选择。 | 线宽小，等效传输距离就大，插入损耗就高。 | 不适合的线宽会增加传输路径上的插入损耗，从而导致插损不满足协议要求。 |
| 19 | PCB 过孔周围增加禁止覆铜区域进行保护，减少反射。 | 过孔周围的禁止覆铜区域有利于减小过孔和焊盘之间的等效电容， | 反射会引起信号完整性问题，导致眼图变小。 |
| 20 | 使用盲埋孔，减小过孔上的 stub 长度，如果必须使用通孔，可考虑使用背钻，减小过孔的 stub 长度。 | 过长的过孔会导致反射的增加。 | 过长的过孔会影响信号完整性，导致眼图变小。 |
| 22 | 通过 HXT 信号过孔附近的 GND 过孔做回路，保证信号回路面积最小。提高抗串扰性能。 | 回路面积最小可以有效减少串扰。 | 近端串扰，远端串扰都会使眼图变小。 |
| 24 | 退耦电容应该包含从高频到低频的容值，且小电容靠近电源管脚，大电容可根据具体情况就近放置。 | 退耦电容使电源等效内阻在很宽的频率范围内保持很低的值。 | 高电源等效内阻，可能增加交流噪声。 |
| 25 | 电源布线应该远离噪声源，避免等效电容耦合进额外噪声。 | 避免耦合进额外的噪声。 | 避免耦合进额外的噪声。 |

# 版本信息

| 日期 | 版本 | 修订记录 |
|---|---|---|
| 2023/11/21 | 0.1 | 编写初版本 |
| 2024/04/09 | 0.2 | 1、在表 1-1 PH1P 电源板级退耦电容配置表中，<br>新增 PH1P35MBG484、PH1S35MEG324、PH1X100SBG676 器件退耦电容<br>2、新增第 6 章节 MIPI DPHY 硬件设计规范 |
| 2024/05/16 | 0.3 | 1、器件名称更新<br>PH1X100SBG676 变更为 PH1P100SBG677<br>PH1S35MEG324 变更为 PH1P35MDG324 |
| 2024/08/05 | 0.4 | 1,增加在退耦电容表和 MIPIDPHY 支持表中增加 PH1P35MHG324 器件信息 |
| 2024/10/14 | 0.5 | 1、删除 DDR4 章节 |
| 2024/11/22 | 0.6 | 1、增加 PH1P DDR4 硬件设计规范章节<br>2、在表 1-1 和表 6-1 新增 PH1P50SBG484 器件信息<br>3、在 3.1 章节中增加 HXT 信号线设计考虑因素信息 |
| 2024/12/27 | 1.0 | 1、PH1P100SBG676 器件首次发布正式版 |
| 2025/03/10 | 1.1 | 1、新增 PH1P100SBG484、PH1P50SBG484、PH1P50MEG324A、PH1P35MEG324A、PH1P35MEG324、PH1P35MBG484、PH1P35MDG324、PH1P35MHG324 器件 |
| 2025/04/29 | 1.2 | 1. 新增器件 PH1P100GEG324，PH1P50GEG324，并全文更新 |

**版权所有©2025** 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

# 免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。