# 1 器件简介

随着科技的发展，现有的数字产品已经不能满足人们在通信基础设施、无源光网络接入、移动回程、数据中心网络加速等应用的需求，设计出更高的处理带宽，更广的应用范围、更低的使用功耗的芯片成为芯片厂商的追求。

安路科技 SALPHOENIX®2A（以下简称 PH2A)系列 FPGA 包含更多逻辑单元、高速串行的 I/O、高速串行收发器（HXT）、100G Ethernet MAC、丰富的存储资源(DDR4)和 IP 资源，定位高性能可编程逻辑市场。

针对高带宽和高性能的应用场景，PH2A 能够在保持低功耗的前提下，提供同类最佳的收发器和信号处理功能。同时 PH2A 支持的高性能的数据包处理和数据路径分载功能、高性能的 DSP 资源、高速串行收发器、100G Ethernet MAC 等功能，为无线 MIMO 技术、Nx100G 有线网络、以及数据中心网络和存储加速等应用提供更优的解决方案。

安路科技提供丰富的设计工具帮助用户有效地利用 PH2A 平台实现复杂设计。业界领先的综合和布局布线工具，同时提供各种 IP 资源，方便用户直接调用调试，解决了复杂逻辑带来的资源不足的问题，为用户设计高质量产品提供有力保障。

# 2 器件特性

■ **可配置逻辑模块**

- 自主高效的混合 LUT5 混合结构
- 支持算术逻辑运算
- 支持进位链逻辑
- 专用移位寄存器

■ **支持分布式和嵌入式存储器**

- ERAM20K 存储器容量为 20Kbits
- ERAM20K 伪双口模式支持（深度 X 位宽）16K*1 到 512*40
- ERAM20K 真双口模式支持（深度 X 位宽）16K*1 到 1K*20
- ERAM_144K 存储器容量为 144Kbits
- ERAM_144K 支持两端口模式，每个端口固定位宽为 72
- ERAM20K 和 ERAM_144K 支持 ECC 模式
- 支持分布式 RAM，位宽可配置

■ **高性能数字信号处理单元**

- 可支持两输入预加器、四输入加减器、乘法器和算术逻辑运算单元
- 扩展功能：多位宽运算，级联快速互连实现宽位宽的加法、乘法、逻辑运算

■ **源同步输入/输出接口**

- HD I/O 的输入/输出单元包含 DDR 寄存器支持 DDRx1、x2 模式
- HP I/O 的输入/输出单元支持 SERDES 1:2、1:4 和 1:8 模式

■ **高性能，灵活的输入/输出缓冲器**

- 可配置支持以下单端标准

HD I/O

  - LVTTL33
  - LVCMOS(3.3/2.5/1.8/1.5V)
  - HSTL_I(1.8V)
  - SSTL_I(1.8V)

HP I/O

  - LVCMOS(1.8/1.5/1.2V)
  - HSTL_I(1.8/1.5/1.2V)

  - SSTL(1.5/1.35/1.2V)
  - SSTL_I(1.8V)
  - POD12
  - HSUL12
- 可配置支持以下差分标准

HD I/O

  - LVDS（3.3/2.5/1.8V）输入
  - DIFF_SSTL_I(1.8V)
  - DIFF_HSTL_I(1.8V)

HP I/O

  - LVDS（1.8V）
  - DIFF_HSTL_I(1.8/1.5/1.2V)
  - DIFF_SSTL(1.5/1.35/1.2V)
  - DIFF_SSTL_I(1.8V)
  - DIFF_POD12
  - DIFF_HSUL12
  - 支持差分输入片内 100 欧姆端接电阻
- 可配置弱上拉/下拉模式

■ **时钟资源**

- 提供高效灵活的多时钟区域结构
  - 支持横向时钟布线干道、横向时钟分布干道、纵向时钟分布干道
  - 支持全局时钟缓冲器（CBUF)、单输入全局时钟缓冲器（SBUF）、全局时钟分频器（DBUF）等时钟模块
- 支持 PLL 用于频率合成
  - 单个支持 8 路时钟输出（支持取反输出）
  - 占空比调整
  - 支持小数分频
  - 动态相位调整
  - 时钟展频（SSC）
- 支持 DPLL 用于频率的合成
  - 单个支持 2 路时钟输出

■ **配置模式**

- 从动串行（Slave Serial）
- 从动并行 x8/x16/x32（Slave Parallel）
- 主动 SPI x1/x2/x4(Master Spi)
- 主动串行（Master Serial）
- 主动并行 x8/x16（Master Parallel）
- JTAG 模式

■ **HXT**

- 支持从 1Gbps 到 26.6Gbps 的通道速率
- 支持预设 8 种通道线速率，每个通道可独立切换

- 支持 TX 各 lane 之间 Deskew
- 支持 CPRI、SGMII、JESD204A/B/C、SRIO、XAUI、RXAUI、1000BASE-KX、10GBASE-KX4、100GBASE-CR4、50GBASE-KR4、50GBASE-CR4、25GBASE-KR4、CEI、Interlaken、PCIe Gen1 到 Gen4、GPON、E-PON、OTU 等多种协议

■ **PCIe Controller**

- 集成两个 PCI Express 硬核
- 支持 GEN1/2/3/4，支持 X1、X2 、X4 和 X8 模式
- 支持 Rootport，Endpoint 或者 Legacy Endpoint 模式
- 支持 4 个 PF 与 256 个 VF
- 支持用户时钟(集成跨时钟域，在应用层支持用户选择的频率)
- 支持 4KB 数据 Payload 传输

■ **100G Ethernet MAC**

- 集成持两个 MAC 硬核
- 单个硬核 MAC 支持以太网 4x10GE、4x25GE、2x50GE、1x50GE、1x40GE、1x100GE 等多种速率组合
- 支持 IEEE802.3 定义 MAC 和 PCS 子层功能；同时兼容多种协议，包括 CPRI、OTN、FlexE、Fibre Channel 等
- 支持 RS-FEC (528,514)、RS-FEC (544,514)、Fire Code FEC(2112,2080)
- 支持收发自定义前导码
- 支持高精度 1588v2 1-step 和 2-step 硬件时间戳

■ **External Memory Interface**

- 支持 DDR4 存储接口
- 内嵌多达 4 个 DDRPHY 硬核控制器，最大支持 72-bit DQ

■ **SEU 检错和纠错**

- 支持单 bit 检错和纠错
- 支持双 bit 检错
- 支持错误注入

■ **内置电压温度检测模块**

- 集成高精度电压温度检测模块
- 支持电压和温度的实时监测

■ **增强安全设计保护**

- 每个芯片拥有唯一的 64 位 DNA

■ **多种封装形式**

- FLG676 27mm x 27mm，1mm pitch
- FLG900 31mm x 31mm，1mm pitch

# 3 器件特性一览表

表 3-1 PH2A 器件资源列表

| Device | LUTs | DFFs | Dis-RAM (Kbits) | ERAM | | URAM | | TVS | DSP | PLL | DPLL | CGMAC | MAX user IO (HD/HP) |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| | | | | 20K | Total(Kbits) | 144K | Total(Kbits) | | | | | | |
| PH2A106 | 540，316 | 493，440 | 5370 | 1200 | 24，000 | 120 | 17，280 | 2 | 1800 | 5 | 10 | 2 | 120/260 |

表 3-2 PH2A 器件封装类型

| Device | Package | | | HXT | | PCIE | DDR | | | I/O[3,4] | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| | Type | Size（mm） | Pitch（mm） | Channels | Max Data rate（Gbps） | | DDR4（Mbps） | PPC | Max Width | HD | HP | Total |
| PH2A106 | FLG676 | 27x27 | 1.0 | 16 | 26.6 | GEN1/2/3/4 | 2800 | 4 | x72[2] | 72(36) | 208(96) | 280 |
| | FLG900 | 31x31 | 1.0 | 20 | 26.6[1] | GEN1/2/3/4 | 2800 | 4 | x72[2] | 120(60) | 260(120) | 380 |

注：

1. PH2A106FLG900 器件的 HXT Channel 数据速率，有 16 条最高支持 26.6Gbps，4 条（BANK82）最高支持 12.5Gbps。

2. 单个 PPC 最大支持 40bit，支持 PPC 的级联模式，两个 PPC 级联时最大支持 72bits。

3. PH2A106 器件的 CCLK、DO_MOSI、D1_MISO_DIN、D2_WPN、D3_HOLDN、SPICSN_RDWRN 引脚支持复用 I/O，但不能使用 SDR 和 DDR 模块，表中 HD 和 Total I/O 数量统计未包含。

4. I/O 数量统计中的 72(36)表示：用户可用 I/O 数量个数（用户可用真差分对数量）。

# 4 订购信息

表 4-1 器件号缩写

| 器件名称 | 类别 | 查找表容量 | 封装类型 | 温度等级 | 速度等级 |
|---|---|---|---|---|---|
| PH2 | A | 106 | FLG676 | I | 2 |

■ 产品系列

- PH2 PH2 系列

■ 类别

- A 逻辑器件

■ 查找表容量

- 106 500k 查找表

■ 封装类型：<类型><#>

- FLG676 27mm x 27mm，1mm pitch
- FLG900 31mm x 31mm，1mm pitch
- # 引脚数（676 指 676 个引脚）

■ 温度等级

- I 工业（TJ = -40 ～ 100 ℃）

■ 速度等级

- 1 高速
- 2 中速
- 3 低速

■ 吸湿敏感等级

- MSL4

## 5 器件命名


PH2 A 106 FLG676 I 3
器件名称
PH2 FPGA
类型
A 逻辑器件
查找表容量
106 500K查找表
速度等级
1 高速
2 中速
3 低速
温度等级
I 工业级（TJ = -40°C~100°C）
封装类型
FLG676 27mm×27mm, 1mm pitch
FLG900 31mm×31mm, 1mm pitch

# 版本信息

| 日期 | 版本 | 说明 |
|---|---|---|
| 2022/9/9 | 0.1 | 首次发布初版本 |
| 2022/11/9 | 0.2 | 1.更新 serdes 的最高线速率为 28Gbps；修改 serdes 支持的协议<br>2.删除器件特性中主动串行（Master Serial）和主动并行 x8/x16（Master Parallel）模式；<br>3.更新器件特性中高性能，灵活的输入/输出缓冲器：修改 HD 和 HP 支持的差分和单端的电平属性；<br>4.更新 serdes 支持的协议：PCIe 支持 Gen1 到 Gen4；<br>5.表 3-2 PH2A 器件封装类型：修改 DDR3/DDR4 支持的最大位宽； |
| 2023/02/03 | 0.3 | 1.更新封装类型为：FLG676 FBGA，27mm x 27mm,1mm pitch<br>2.更新器件名称:PH2A106FLG676 器件<br>3.更新第二章节器件特性：增加 PCIE 数量和 MAC 硬核数量;<br>4. 修改全文 URAM 描述为 ERAM_144K；<br>5.删除第 2 章节：删除锁存器描述，增加真正的 LUT6 技术描述；<br>6.修改分布式和嵌入式存储器内容描述；<br>7.更新高性能数字信号处理单元描述，修改输入支持描述；<br>8.HP IO 电平增加 HSTL(1.5V)电平；<br>9.删除时钟资源中 PLL 动态配置的描述；<br>10.修改全文 serdes 为 HXT，修改 HXT 部分功能描述；<br>11.配置模式章节，增加主动串行和主动并行配置；<br>12.修改 External Memory Interface：删除 DDR3 相关描述，修改 DDR4 支持最大 72bit DQ;<br>13.表 3-2 PH2A 器件资源列表:修改 ERAM 总量大小；<br>14.更新表 1-2 PH2A FPGA 封装特性表：增加 PCIE 支持，修改 DDR4 支持位宽为 72bit；<br>15.更新第 5 章节：增加吸湿敏感等级； |
| 2023/08/16 | 0.4 | 1.在第 2 章节器件特性中，可配置支持以下差分标准 HD I/O 中新增 LVDS3.3；配置模式中新增主动 SPI 全称(Master Spi)；External Memory Interface 中新增 DDR3<br>2.封装形式中删除 FBGA<br>3.在表 3-1 PH2A 器件资源列表中，更新 Dis-RAM 的值为 5370，更新 LUT4s 的资源为 542784；在表 3-2PH2A 器件封装类型中，新增 DDR3 速率为 2133Mbps<br>4.删除速度等级 2 |
| 2024/01/25 | 0.5 | 1. 更新 PH2A106 器件 HXT 最高线速率为 26.6Gbps<br>2. 更新 External Memory Interface 的相关描述<br>3. 更新 PH2A106FLG900 封装器件信息 |
| 2024/03/27 | 0.6 | 1.增加 PH2A106 器件分 BIN 信息支持 |
| 2024/09/20 | 1.0 | 首次发布 PH2A106FLG676 器件正式版本 |
| 2024/11/20 | 1.1 | 1. 更新第 2 节 器件特性描述<br>2. 首次发布 PH2A106FLG900 器件正式版本 |
| 2025/05/15 | 1.2 | 更新 2 器件特性一节中 100G Ethernet MAC 模块描述。 |

**版权所有©2025** 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

## 免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。