SALSWORDFISH 2 系列 FPGA
数据手册

上海安路信息科技股份有限公司

DS_1500（v0.2）2024 年 8 月

世健 Confidential NDA 2024 10 Preliminary

Confidential

目 录

目 录 I

1 简介 1

1.1 SALSWIFT®2（以下简称 SF2）器件系列特性 1

1.2 SF2 器件介绍 4

2 SF2 架构介绍 6

2.1 PLB 概述 6

2.1.1 PLB 结构 7

2.2 嵌入式存储器模块（ERAM） 7

2.2.1 ERAM SLICE 架构 7

2.2.2 ERAM20K 功能 8

2.3 时钟资源 10

2.3.1 全局时钟结构 10

2.4 锁相环（PLL） 11

2.4.1 简介 11

2.5 数字信号处理（DSP） 13

2.6 输入输出缓冲器（IOB） 14

2.7 SF2 FPGA 配置说明 15

2.7.1 FPGA I/O 引脚在配置阶段的状态 15

2.7.2 MSPI 配置模式 15

2.7.3 从动串行配置模式 16

2.7.4 从动并行配置模式 17

2.7.5 JTAG 配置模式 19

2.8 SCALER 20

2.9 DSC 模块 21

世健 Confidential NDA 2024.10 Preliminary

2.9.1 DSC_encoder 21
2.9.2 DSC_decoder 21
2.10 PSRAM 23
2.10.1 简介 23
2.11 eDP/MIPI RX 24
2.12 MIPI TX 26
3 直流交流特性 27
3.1 直流电气特性 27
3.1.1 最大绝对额定值 27
3.1.2 推荐基本操作条件 28
3.1.3 基本供电要求 29
3.1.4 器件静态供电电流 29
3.1.5 热插拔规格 30
3.1.6 上下电时序 30
3.1.7 I/O 管脚电容 31
3.1.8 I/O 直流电气特性 31
3.1.9 单端 I/O 直流电学特性 32
3.1.10 差分 I/O 直流电学特性 32
3.1.11 Video Processor 33
3.1.12 eDP/MIPI 34
3.1.13 MIPI TX 35
3.2 交流电气特性 35
3.2.1 时钟性能 36
3.2.2 嵌入数字信号处理模块（DSP）规格 36
3.2.3 锁相环（PLL）规格 36
3.2.4 存储器模块（ERAM）规格 37

芯健 Confidential NDA 2024.10 Preliminary

3.2.5 高速 I/O 接口性能 37
3.2.6 配置模块 38
3.2.7 eDP/MIPI 39
3.2.8 MIPI TX0 41
4 引脚和封装 43
4.1 IO 命名规则 43
4.2 引脚定义和规则 44
4.3 VG90 引脚信息 45
4.4 封装信息 47
4.4.1 VG90 封装规格 47
5 订购信息 48
版本信息 50
免责声明 51

Confidential NDA
2024.10
Preliminary

1 简介

1.1 SALSWIFT®2（以下简称 SF2）器件系列特性

■ 可配置逻辑模块

- 独立的双 LUT4，高效自主的双 LUT5 混合结构
- 能够实现分布式存储器
- 支持算术逻辑运算
- 先进的全加器和进位链结构
- 灵活的组合拼接扩展功能
- 专用移位寄存器资源

■ 支持分布式和嵌入式存储器

- 嵌入块存储器容量为 20Kbits
- 支持单口 RAM、双口 RAM 和简单双口 RAM
- 伪双口模式支持位宽 16K*1 到 512*40
- 真双口模式支持位宽 16K*1 到 1K*20
- 支持分布式 RAM，位宽可配置
- 专用 FIFO 控制逻辑
- 支持 ECC 模式
- 支持 ROM 模式

■ 高性能，灵活的输入输出接口

- GPIO
  - 支持部分复用 I/O 配置
  - 支持上拉电阻配置
  - 支持 LVCMOS18
- HSIO
  - 可配置支持以下单端电平标准：LVCMOS12、LVCMOS15 和 LVCMOS18
  - 可配置支持以下差分电平标准：LVDS18
  - 输出驱动能力调节
  - 输出 Slew Rate 调节
  - 支持弱上拉/下拉电阻选择
  - 支持差分输入片内 100Ω 端接电阻
  - 支持热插拔

■ 源同步的输入/输出接口

- HSIO 支持 BYPASS、SDR、DDRx1、DDRx2 和 DDRx4

■ eDP/MIPI RX

- 可配置 eDP/MIPI RX 模式
- eDP RX 模式
  - Main-Link 包含 4 条 Data Lane，支持 1/2/3/4 Lane 可配置
  - Auxiliary-Channel（以下简称 AUX-CH）包含一组 TX 和 RX
  - 兼容 eDP 1.4b
  - 内置 Controller
  - 支持自定义 Data Rate，最高支持 HBR2 模式
  - 支持解扰，支持 8B/10B 解码
  - Main-Link 和 AUX-CH 支持 AC-Couple 方式

Confidential NDA 2024 10 Preliminary

  - 内置高精度 OSC 参考时钟源，支持 Reference-less 应用
- MIPI RX 模式
  - MIPI RX 包含 1 条 Clock Lane 和 4 条 Data Lane
  - 兼容 MIPI D-PHY 2.0
  - 兼容 DSI 1.2
  - 兼容 DCS 1.3
  - 内置 DSI Controller
  - 内嵌 LP TX 支持 LP 模式反向数据传输
  - HS RX 支持可编程输入终端阻抗
  - HS RX 支持动态 skew 调节、自动 skew 校准
  - LP RX 支持毛刺抑制等级选择

■ **MIPI TX**

- 最多支持 2 组 MIPI TX 接口
- 1 组 MIPI TX 包含 1 条 Clock Lane 和 4 条 Data Lane
- 兼容 MIPI D-PHY 2.0
- 兼容 DSI 1.2
- 兼容 DCS 1.3
- 内置 DSI Controller
- 内嵌 LP RX 支持 LP 模式反向数据传输
- HS TX 支持输出阻抗控制、全摆幅、去加重
- LP RX 支持毛刺抑制等级选择

■ **内置 FLASH**

- 支持快速上电启动

■ **DSC**

- 支持 BYPASS 功能
- 支持 Double buffering APB Registers
- DSC_encoder
  - 支持 2 个 Hard Slice，1 个 Soft Slice
  - 支持两个可编程中断
  - 支持 8bpc/8bpp，RGB888，YUV444
- DSC_decoder
  - 支持 1 个 Hard Slice，2 个 Soft Slice
  - 支持两组错误信息输出
  - 支持 10bpc/10bpp，8bpc/8bpp，8bpc/10bpp，10bpc/8bpp，RGB888，RGB101010，YUV444

■ **SCALER**

- 支持 DOWN-SCALER，缩放系数可配置
- 支持双线性插值算法或区域插值算法，可选择
- 支持可编程中断
- 支持图像锐化
- 支持 BYPASS 功能

■ **DSP**

- 18×18 二进制乘法器
- 支持有符号/无符号运算
- 可拆分为两个 9×9 乘法器
- 支持输入输出寄存器
- 支持数据级联

世健 Confidential NDA 2024 10 Preliminary

- **PSRAM**
  - 2 片内置 32Mbit PSRAM
  - 内置 PSRAM 控制器
- **时钟资源**
  - 左右 2 个时钟区域
  - 16 路全局时钟（GCLK）资源
  - 支持硬核 IP 时钟上全局时钟网络
  - 内置高精度振荡器
  - 多功能锁相环 PLL
    - 单个支持 7 路时钟输出（支持取反输出）
    - 占空比调整
    - 动态相移
    - 动态配置
    - 静态相位调整
- **配置模式**
  - 主动 SPI 模式（MSPI，x1/x2/x4）
  - 从动串行模式（SS）
  - 从动并行模式（SP，x8）
  - JTAG 模式
- **DNA**
  - 每颗芯片包含一个非易失的 64 位器件 ID 识别码
- **封装形式**
  - VG90　3.8mm × 4.5mm,0.4mm pitch

Confidential NDA 2024 10 Preliminary

表 1-1 SF2 系列器件资源列表

Device	LUTs	Dis-RAM (Kbits)	DFFs	ERAM		DSP (18×18)	eDP/MIPI RX	MIPI TX	PLL[1]	Flash (Mbit)	Max User I/O
				20K	Total (Kbits)						
SF2S50	5616	98	6240	16	320	4	1	1	2	4	34

注：

1. SF2 包含 PLL0 和 PLL1 共两个 GPLL，其中 PLL1 可通过原语例化使用，PLL0 仅可通过 VP 间接调用。

表 1-2 SF2 系列器件封装类型

Device	Package			Hard IP				I/O[1]		
	Type	Size (mm)	Pitch (mm)	PSRAM	SCALER	DSC_encoder	DSC_decoder	GPIO[1]	HSIO[2]	Total[1]
SF2S50	VG90	3.8×4.5	0.4	2×32Mbit	1	1	1	6	28（14）	34

注：

1. TMS、TCK、TDO、TDI、JTAGEN 可通过软件设置在用户阶段做普通 I/O 使用，在配置阶段仍为专用 I/O。JTAGEN 和 TCK、TMS、TDI、TDO 引脚功能互斥，当 JTAGEN 引脚作为普通 IO 时，TCK、TMS、TDI、TDO 不支持作为普通 IO，表中 IO 数量不包含 JTAGEN 引脚。
2. 28（14）表示：用户可用 I/O 数量（用户可用真差分对数量）。

1.2 SF2 器件介绍

安路 SALSWORDFISH 2（以下简称 SF2）系列 FPGA 定位低成本、高带宽的视频数据处理可编程逻辑市场。SF2 FPGA 具有低密度的逻辑容量、丰富的存储器和高速的 IO 接口速率，适用于视频监控、消费电子等行业，能够充分满足用户的需求。

世健 Confidential NDA 2024.10 Preliminary

2 SF2 架构介绍

SF2 系列的 FPGA 底层由 I/O、ERAM、时钟、PLL、DSP、CONFIG、SCALER、DSC、PSRAM、eDP/MIPI RX 和 MIPI TX 等模块构成，具体 SF2 器件结构如下图所示。



图 2-1 SF2 器件架构图

2.1 PLB 概述

SF2 系列 FPGA 提供了高性能的 Programmable Logic Block（PLB，可编程逻辑块)结构，主要特点如下：

- 独立的双 LUT4，高效自主的双 LUT5 混合结构
- 能够实现分布式存储器
- 支持算术逻辑运算
- 先进的全加器和进位链结构
- 灵活的组合拼接扩展功能
- 专用移位寄存器资源

Confidential NDA
2024.10
Preliminary

2.1.1 PLB 结构

可编程逻辑阵列如下图所示，主要有 PLB、PMB 和 IP 三类模块。PLB（Programmable Logic Block，可编程逻辑块）和 PMB（Programmable Multi-Function Block，可编程多功能块）带有可编程逻辑功能，IP 具有特定功能，比如 DSP 和 ERAM 等硬件模块。



图 2-2 可编程逻辑阵列单元示意图

PLB 包括 RSB 和 PFU（Programmable Functional Unit，可编程功能单元）。

PMB 包括 RSB 和 PMU（Programmable Memory Unit，可编程功能/存储单元）。

RSB 包含单元间的连线以及互连单元。以实现可编程的连接关系，RSB 只负责实现逻辑单元之间的信号传输，以及逻辑单元和内嵌其它 IP 单元的连接，不带有逻辑功能。

PFU 负责实现用户逻辑中的各种组合/时序功能。包含有查找表、加法器逻辑和 DFF。

PMU 除能够实现所有的 PFU 功能外，还可以实现额外的分布式 RAM 功能/移位器功能。

2.2 嵌入式存储器模块（ERAM）

2.2.1 ERAM SLICE 架构

每个 ERAM SLICE 包含 2 个独立的 ERAM20K 以及一个 FIFO 控制器，每个 ERAM SLICE 可以实现：

- 2 个 ERAM20K
- 1 个 FIFO20K，1 个 ERAM20K
- 1 个 FIFO40K（位宽=2～80）



图 2-3 ERAM SLICE 架构

2.2.2 ERAM20K 功能

ERAM20K 每块容量 20Kbits，可实现：

- 单口 RAM/ROM
- 双口 RAM
- 简单双口 RAM
- ERAM SLICE 内嵌有硬件 FIFO 控制器，支持实时深度指示

ERAM20K 模块支持的功能特色有：

- A/B 口时钟独立，A 口提供写时钟/写地址，B 口提供读时钟/读地址
- 可单独配置 A/B 口数据位宽，支持真双口从 x1 到 x20，简单双口 x40
- 写操作时带有字节使能（Byte enable）控制
- 输出寄存器可选择
- 支持 RAM/ROM 模式下数据初始化
- 支持多种写操作模式，包括：只写（Write Disable Read）、先读后写（Read Before Write）和写穿通（Write Before Read）三种模式。

世楷 Confidential NDA 2024-10 Preliminary

表 2-1 ERAM20K 特性

类别	特性
容量	20K
配置（深度 x 位宽） 真双口	16K x 1 8K x 2 4K x 5 2K x 10 1K x 20 512 x 40 （简单双口 W40R40 模式，支持 ECC）
字节使能（Byte enable）	有且必须 1K x 20 时 2 字节独立选择 512 x 40 时 4 字节独立选择
输入地址/数据寄存器[1]	支持
单口模式（Single-port mode）	x1、x2、x5、x10、x20、x40（AB 口组合）
双口模式（Dual-port mode）	x1、x2、x5、x10、x20
简单双口模式（Simple dual-port mode）	支持 1～40 位宽 A 口写，B 口读
ECC 模式	W40R40（简单双口）：32（DATA）+7（ECC）
ROM 模式	支持
FIFO 模式	只支持读写相同位宽 单个 ERAM20K：1/2/5/10/20/40 2 个 ERAM20K 并联：2/4/10/20/40/80
同步/异步 FIFO 模式	支持标准异步/低延迟同步（读写同一时钟）
数据输出寄存器[2]	支持，orst 可配置同步/异步，复位/置位
写模式	写穿通（Write Before Read） 先读后写（Read Before Write） 只写（Write Disable Read）
工作前 RAM 初始化	支持

注：

1. ERAM 的输入地址和数据需要和输入时钟采用同步设计，否则可能造成 ERAM 内容异常翻转。
2. 输出复位/置位功能需要配合 oce 信号使用才能生效。

世健 Confidential NDA Preliminary 2024-10

2.3 时钟资源

时钟网络主要包含以下时钟资源模块：

- 全局时钟网络（GCLK）：能够提供高扇出的时钟分布。

2.3.1 全局时钟结构

SF2 系列 FPGA 器件具有 16 路 GCLK，位于芯片的中心位置，通过全局时钟互联网络到达各个时钟区域，每个时钟区域入口有 16 路，最多可以通过 16 路 GCLK。

SF2 系列 FPGA 器件芯片划分了左右两个半区各有一个时钟区域。左右两个时钟区域的时钟网络结构完全一致，各有 8 路全局时钟输入口。

时钟架构如下图所示：



图 2-4 SF2 时钟架构示意图

Confidential NDA 2024 10 Preliminary

2.4 锁相环（PLL）

2.4.1 简介

SF2 系列 FPGA 内嵌 2 个多功能锁相环（Phase Locked Loop，简称 PLL），可实现高性能、高精度的时钟管理，同时还可以实现时钟分频、倍频、占空比调整、多相位时钟输出等功能。

PLL 参考时钟输入有：

- 时钟网络输出
- 互连输出
- 内部振荡器输出

PLL 反馈时钟输入有：

- 时钟网络输出
- IOCLK
- 互连输出
- PLL 内部反馈时钟
- 相移时钟 C0～C6

PLL 支持 7 路输出，并且每一路输出的相位和占空比都可以调节，同时支持取反输出。



图 2-5 PLL 架构图

表 2-2 SF2 PLL 特性表

Feature	SF2 PLL
时钟输出端口数	7（支持输出相位取反）
参考时钟分频系数（N）	1 to 128
反馈时钟分频系数（M）	1 to 128
输出时钟分频系数（C0-C6）	1 to 128
带宽	High、Medium、Low
占空比调整	支持
动态配置	支持
动态相移	支持
静态相位调整	支持

Confidential NDA
2024.10
Preliminary

2.5 数字信号处理（DSP）

数字信号处理中将使用大量的乘法运算，在 FPGA 中，如果利用 LUT 实现运算，处理速率将受到较大延迟的限制。而利用 SF2 系列 DSP 实现以上操作，可以很大程度地降低处理延迟。

SF2 系列 DSP 包含一个处理单元：乘法器。

- 支持 18×18 二进制乘法器
- 支持有符号/无符号运算
- 可拆分为两个 9×9 乘法器
- 支持输入输出寄存器
- 支持数据级联

Confidential NDA 2024 10 Preliminary

2.6 输入输出缓冲器（IOB）

SF2 系列 FPGA 具有可配置、高性能的 I/O 驱动器和接收器，可支持丰富的标准输入输出接口。SF2 系列器件有 HSIO 和 GPIO 两种 I/O 类型。

GPIO 支持的电平标准：

- 单端 I/O 标准输出（LVCMOS18）
- 单端 I/O 标准输入（LVCMOS18）

GPIO 支持上述电平标准的同时，也支持以下配置项：

- 支持部分复用 I/O 配置
- 支持上拉电阻配置

HSIO 支持的电平标准：

- 单端 I/O 标准输出（LVCMOS12、LVCMOS15、LVCMOS18）
- 单端 I/O 标准输入（LVCMOS12、LVCMOS15、LVCMOS18）
- 差分 I/O 标准输出（LVDS18、LVDS18_E）
- 差分 I/O 标准输入（LVDS18）

HSIO 支持上述电平标准的同时，也支持以下配置项：

- 输出驱动能力调节
- 输出 Slew Rate 调节（Fast、Slow）
- 弱上拉/下拉/KEEPER 选择配置
- 支持差分输入片内 100Ω端接电阻
- 支持热插拔
- 预加重功能使能
- 输入迟滞默认开启，不支持关闭
- PCI Clamp 使能

注：

1. 对于 HSIO 差分输入，I/O 支持 LVDS18 信号输入，而且对差分和共模信号范围有明确要求。对外部电路发送来的 LVDS18 信号，需要检查信号共模和差分信号有没有超出 I/O 输入范围。如果超过 I/O 输入范围，必须要使用板级电阻电容网络调节差分和共模电平以满足 I/O 信号范围要求，具体参数请参照交直流参数章节。超出 I/O 规定的共模和差分范围会导致 I/O 工作不正常甚至损坏芯片。

世健 Confidential NDA 2024 10 Preliminary

2.7 SF2 FPGA 配置说明

SF2 系列 FPGA 支持 4 种配置模式，分别是主动 SPI（简称 MSPI）、从动串行（Slave Serial，简称 SS）、从动并行（Slave Parallel，简称 SP）和 JTAG 配置模式。配置频率和环形振荡器（简称 OSC）相关，SF2 系列 FPGA 的 OSC 中心频率为 266MHz，精度为±TBD%，配置位流最大 2Mbits。

SF2 系列 FPGA 在码流起始地址（通常情况是地址 0）放置了 32bit 长度 SPI FEATURE，用来存储 SPI 接口配置信息，其中包含 SPI 接口位宽信息（x1/x2/x4）和 SPI 采样时钟沿设定信息。

2.7.1 FPGA I/O 引脚在配置阶段的状态

1. 非配置相关 IO

芯片上电完成后到程序加载完成前：SF2 器件非配置相关 I/O 的状态受 HSWAPEN 信号控制，可以为弱上拉或者高阻态。HSWAPEN 设置为 0 时，用户 I/O 管脚在配置过程中为弱上拉状态；HSWAPEN 为 1 时，用户 I/O 处于高阻态。

进入用户模式之后，用户使用的 I/O 引脚状态受代码控制。SF2 器件未使用的管脚为弱上拉状态。

2. 配置相关引脚跟配置设置相关，如下表所示。

表 2-3 Configuration Pin Termination

Pin	配置成功前		配置成功后
	HSWAPEN=0	HSWAPEN=1	
PROGRAMN	Pull-up to Vccio	Pull-up to Vccio	Pull-up to Vccio
INITN	High-Z	High-Z	Config 专用 I/O 呈现高电平
DONE	Pull-up to Vccio	Pull-up to Vccio	Pull-up to Vccio
CCLK	Pull-up to Vccio	Pull-up to Vccio	User I/O
CSN	Pull-down to Gnd	Pull-down to Gnd	User I/O
TMS TCK TDO TDI JTAGEN	Pull-up to Vccio	Pull-up to Vccio	软件 JtagPin 设置
D[0],DIN	Pull-up to Vccio	Pull-up to Vccio	User I/O
D[7:1]	Pull-up to Vccio	Pull-up to Vccio	User I/O
USRCLK	Pull-up to Vccio	Pull-up to Vccio	User I/O
Others	Pull-up to Vccio	High-Z	User I/O

2.7.2 MSPI 配置模式

SF2 系列 FPGA 器件支持 MSPI x1/x2/x4 Fast Read 模式，可通过 Feature 寄存器设定。在 MSPI 模式下，SF2 通过 4Mbit 的内部 Flash 进行配置。该模式下配置时钟由内部振荡器产生，用户可以选择下

载频率范围。芯片上电时设定为一个默认的低频率值，用户可以通过位流软件频率选项来更改频率。

若用户需要将配置管脚（JTAG 相关管脚/CCLK/USRCLK）复用为 GPIO 使用，或是需要通过逻辑对 FLASH 进行读写操作，则 DONE 信号拉高后至少需要再维持 6us+25 个时钟周期的输出（这里的时钟指各加载模式下对应的时钟）。

SF2 器件 MSPI 配置方式连接图如下图所示，PROGRAMN 信号控制复位 SF2 FPGA 配置，其中 INITN 和 DONE 信号为带内部上拉的开漏输出信号，DONE 信号变高，表示配置成功，芯片开始工作。



图 2-6 MSPI 配置方式

2.7.3 从动串行配置模式

在从动串行（SS）模式下，CCLK 作为输入时钟。使用串行方式通过 DIN 端口将数据写入 FPGA，SF2 FPGA 芯片在每个 CCLK 的上升沿接收数据，数据加载完毕之后，DONE 拉高表示配置完成，如果配置出错，会将 INITN 信号拉低。从动串行模式不支持中断，配置方式如下图所示：



图 2-7 SF2 从动串行配置方式

从动串行配置接口时序如下图所示。



图 2-8 从动串行配置模式时序图

从动串行时序规格如下表所示。

表 2-4 从动串行时序规格表

符号	参数	最小	最大	单位
T_programn	PROGRAMN low pulse width	TBD	TBD	us
T_initn	INITN low pulse width	TBD	TBD	ms
T_clk[1,2]	CCLK period	TBD	TBD	ns
T_ch	CCLK high time	TBD	TBD	ns
T_cl	CCLK low time	TBD	TBD	ns
T_dsu	Data setup time	TBD	TBD	ns
T_dh	Data hold time	TBD	TBD	us

注：

1. FPGA 芯片在每个 CCLK 的上升沿接收数据。
2. 若用户需要将配置管脚（JTAG 相关管脚/CCLK/USRCLK）复用为 GPIO 使用，或是需要通过逻辑对 FLASH 进行读写操作，则 DONE 信号拉高后至少需要再维持 6us+25 个时钟周期的输出（这里的时钟指各加载模式下对应的时钟）。

2.7.4 从动并行配置模式

从动并行配置接口通过 8 位并行数据写入能够达到较快的配置速度。

从动并行配置方式如下图所示，其中多个 CSN 信号可以选择多个配置芯片。



图 2-9 从动并行配置方式

从动并行模式支持非连续码流加载，通过拉高 CSN 可以暂停数据传输。从动并行配置模式时序如下图所示。



图 2-10 从动并行配置时序图

表 2-5 从动并行时序规格表

符号	参数	最小	最大	单位
T_programn	PROGRAMN low pulse width	TBD	TBD	us
T_initn	INITN low pulse width	TBD	TBD	ms
T_clk[1,2]	CCLK period	TBD	TBD	ns
T_ch	CCLK high time	TBD	TBD	ns
T_cl	CCLK low time	TBD	TBD	ns
T_dsu	Data setup time	TBD	TBD	ns
T_dh	Data hold time	TBD	TBD	us

注：

1. FPGA 芯片在每个 CCLK 的上升沿接收数据。
2. 若用户需要将配置管脚（JTAG 相关管脚/CCLK/USRCLK）复用为 GPIO 使用，或是需要通过逻辑对 FLASH 进行读写操作，则 DONE 信号拉高后至少需要再维持 6us+25 个时钟周期的输出（这里的时钟指各加载模式下对应的时钟）。

2.7.5 JTAG 配置模式

SF2 系列 FPGA 还可以通过 JTAG 方式进行配置。JTAG 方式配置是通过配置引脚（TDI，TDO，TMS，TCK，JTAGEN）进行的。在 INITN 信号变高后，JTAG 可以通过指令中断其他模式，进入 JTAG 配置模式。

TDI，TDO，TMS，TCK，JTAGEN 为复用 IO。当 TDI，TDO，TMS，TCK 配置为专用 IO 时，JTAGEN 可配置成用户 IO。当 TDI，TDO，TMS，TCK 配置成用户 IO 时，JTAGEN=1 可以将 TDI，TDO，TMS，TCK 强制变成专用 IO。

JTAG 配置模式时序如下图所示。



图 2-11 SF2 JTAG 时序图

表 2-6 SF2 JTAG 时序规格表

符号	参 数	最 小	最 大	单 位
t_{JCP}	TCK 周期	TBD	TBD	ns
t_{JCH}	TCK 高电平时间	TBD	TBD	ns
t_{JCL}	TCK 低电平时间	TBD	TBD	ns
t_{JPSU_TDI}	TDI 建立时间	TBD	TBD	ns
t_{JPSU_TMS}	TMS 建立时间	TBD	TBD	ns
t_{JPH}	JTAG 端口保持时间	TBD	TBD	ns
t_{JPCO}	JTAG 端口时钟到输出延时	TBD	TBD	ns
t_{JPZX}	JTAG 端口高阻到有效输出转换时间	TBD	TBD	ns
t_{JPXZ}	JTAG 端口有效输出到高阻转换时间	TBD	TBD	ns

注：

1. 若采用 MSPI 加载模式，并且通过 JTAG 非背景升级外部 Flash 数据，TCK 的频率要大于等于 100kHz。

2.8 SCALER

SCALER IP 的主要功能是对输入的视频图像进行硬件缩放处理，具有的特性如下：

- 支持 Down-scaling
- 支持 Bilinear 和 Inter-Area 两种缩放算法
- 支持对图像进行锐化（Sharpneses）处理
- IP 支持 Bypass 操作

SCALER IP 系统结构图如下所示，SCALER IP 的前级是 RGBG2RGB Decode 模块，该模块通过 Display Interface 接口输出数据给 SCALER IP。后级是 DSC Encoder 模块，两个模块之间利用 req/valid 握手机制传输数据。



图 2-12 SCALER IP 系统结构图

世健 Confidential NDA 2024.10 Preliminary

2.9 DSC 模块

DSC（Display Stream Compression）是将影像数据压缩后进行传输，达成低带宽就可以输出高分辨率内容，并且经压缩后的画面在表现上无视觉失真、低延迟的技术。DSC 可以用在各个影像接口，包括 DisplayPort、HDMI、MIPI 等。一个完整的 DSC 系统需要一个编码器和一个译码器，编码器配置在传送端，传输影像数据前将影像压缩；译码器则配置在接收端，将接收到的影像数据解压缩、还原并显示。

2.9.1 DSC_encoder

SF2 系列 DSC_encoder 模块有以下特性：

- 支持 BYPASS 功能
- 支持 Double buffering APB Registers
- 支持 2 个 Hard Slice，1 个 Soft Slice
- 支持两个可编程中断
- 支持 8bpc/8bpp，RGB888，YUV444
- 支持 48 bits 输入（BYPASS 模式 64 bits 有效，工作模式 48 bits 有效），64 bits 输出
- 最大支持 2048×3360 分辨率



图 2-13 DSC_encoder 模块结构

2.9.2 DSC_decoder

SF2 系列 DSC_decoder 有以下特性：

- 支持 BYPASS 功能

Confidential NDA
Preliminary
2024.10

- 支持 Double buffering APB Registers
- 支持输入 Byte enable
- 支持 1 个 Hard Slice，2 个 Soft Slice
- 支持两组错误信息输出
- 支持 10bpc/10bpp，8bpc/8bpp，8bpc/10bpp，10bpc/8bpp，RGB888，RGB101010，YUV444
- 支持 clock gate enable，Gating 状态访问返回 mute 的 ASCII 码



图 2-14 DSC_decoder 模块结构

世健 Confidential NDA 2024.10 Preliminary

2.10 PSRAM

2.10.1 简介



图 2-15 PSRAM 硬核控制器框图

- SF2 系列内嵌 4M×8bits 的两种 PSRAM：
  - 32Mbit HyperBus PSRAM（PSRAM PHY 和 PSRAM IO 支持）
  - 32Mbit OPI PSRAM（PSRAM PHY、PSRAM IO 和 controller 支持）
- 支持 2 块 PSRAM 独立使用或合并使用
- PSRAM 由 26 个 IOL 和 IOB 组成，IOL（DQ）支持灵活映射
- PSRAM 最高读写频率为 233MHz，最高读写带宽为 466Mbps
- 写突发长度最大为 1024 bytes，最小为 4 bytes
- 支持寄存器配置读写初始延迟
- PSRAM PHY Delay Line 可调，APB 可调
- PSRAM CTRL 支持 RX/TX AXIS 传输控制命令和数据流，DSC 传输数据流
- 支持 PSRAM_PHY Loopback Test Control

Confidential NDA 2024.10 Preliminary

2.11 eDP/MIPI RX



图 2-16 eDP/MIPI RX 结构图

SF2 FPGA 支持配置 eDP/MIPI RX，其中，eDP RX 模块具有如下特性：

- 包含 Main-Link、Auxiliary-Channel（以下简称 AUX-CH）
- Main-Link 包含 4 条 Data Lane，支持 1/2/3/4 Lane 可配置
- Auxiliary-Channel（以下简称 AUX-CH）包含一组 TX 和 RX
- Main-Link 和 AUX-CH 支持 AC-Couple 方式
- AUX-CH 只支持曼彻斯特编码模式
- 兼容 eDP 1.4b
- 内置 Controller
- 支持自定义 Data Rate，最高支持 HBR2 模式
- 支持解扰，支持 8B/10B 解码

世健 Confidential NDA 2024-10 Preliminary

- 内置高精度 OSC 参考时钟源，支持 Reference-less 应用

MIPI RX 模块具有如下特性：

- MIPI RX 包含 1 条 Clock Lane 和 4 条 Data Lane
- 兼容 MIPI D-PHY 2.0
- 兼容 DSI 1.2
- 兼容 DCS 1.3
- 内置 DSI Controller
- 内嵌 LP TX 支持 LP 模式反向数据传输
- 支持可编程输入终端阻抗（HS RX）
- 支持动态 skew 调节、自动 skew 校准（HS RX）
- 支持毛刺抑制等级选择（MIPI D-PHY LP RX）

Confidential NDA
2024 10
Preliminary

2.12 MIPI TX

MIPI TX 模块具有如下性能特征：

- 最多支持 2 组 MIPI TX 接口
- 1 组 MIPI TX 包含 1 条 Clock Lane 和 4 条 Data Lane
- 兼容 MIPI D-PHY 2.0
- 兼容 DSI 1.2
- 兼容 DCS 1.3
- 内置 DSI Controller
- 内嵌 LP RX 支持 LP 模式反向数据传输
- HS TX 支持输出阻抗控制、全摆幅、去加重
- 支持毛刺抑制等级选择（MIPI D-PHY LP RX）



图 2-17 MIPI TX 架构示意图

世健 Confidential NDA 2024 10 Preliminary

3 直流交流特性

所有参数指最差的供电电压和结点温度。如无特殊说明，以下信息适用于：同一商业和工业级别规定的交流和直流特性。所有参数均为电压对地时的值。

3.1 直流电气特性

3.1.1 最大绝对额定值

表 3-1 最大绝对额定值

Symbol	参数	最小	最大	单位
V_{CC}	内核电源	TBD	TBD	V
V_{CCAUX}	辅助电源	TBD	TBD	V
V_{CCIO}	I/O 驱动供电电压	TBD	TBD	V
V_{CCA_PHYRX}	eDP/MIPI RX 驱动供电电压	TBD	TBD	V
$V_{CCPSRAM}$	PSRAM 驱动供电电压	TBD	TBD	V
V_I[1]	HSIO 直流输入电压	TBD	TBD	V
	GPIO 直流输入电压	TBD	TBD	V
	eDP/MIPI RX 直流输入电压	TBD	TBD	V
V_{ESDHBM}	人体模型静电放电电压	TBD	TBD	V
V_{ESDCDM}	带电器件模型静电放电电压	TBD	TBD	V
T_{STG}	存储温度	TBD	TBD	℃
T_J	结点温度	TBD	TBD	℃

注：

1. 最大限制适用于直流信号，有关最大下冲和过冲交流规范，请参见表 3-2。
   超过以上最大绝对额定值可能会导致器件永久性损坏。表 3-1 的值仅表示在该额定值下操作不会损坏器件，但不表示器件在此极限值下功能正常。而且器件长期在极值条件下运行，会严重影响器件的可靠性。
   表 3-2 列出了最大允许输入过冲/下冲电压，以及过冲/下冲电压的持续时间占数据 UI 的百分比。如例图所示，T 为数据的 UI 长度，DT 为过冲信号的持续时间。过冲电压超过 V_{CCIO}+TBDV 的时刻即为统计过冲 DT 的起始时刻，过冲电压低于 V_{CCIO}+TBDV 的时刻即为统计过冲 DT 的结束时刻。同样，下冲电压低于 GND-TBDV 的时刻即为统计下冲 DT 的起始时刻，下冲电压超过 GND-TBDV 的时刻即为统计下冲 DT 的结束时刻。表 3-2 中一个直流输入信号意味着过冲信号(例如幅值为 V_{CCIO}+TBDV 的过冲信号)的持续时间（DT）可以占整个数据 UI 的 100%，或者下冲信号(例如幅值为 GND-TBDV 的下冲信号)的持续时间(DT)可以占整个数据 UI 的 100%。而过冲至 V_{CCIO}+TBDV 的过信号的维持时间(DT)，只能占数据 UI 的 TBD%。



图 3-1 输入信号过冲/下冲

表 3-2 10 年使用寿命条件下允许的最大过冲、下冲占比

Parameter	Condition(V)	Under/Overshoot Duration as% of High Time –40°C to 125°C	Unit
VI AC Input Voltage	V_{CCIO}+0.3	TBD	%
	V_{CCIO}+0.4	TBD	%
	V_{CCIO}+0.5	TBD	%
	V_{CCIO}+0.6	TBD	%
	V_{CCIO}+0.7	TBD	%
	V_{CCIO}+0.8	TBD	%
	V_{CCIO}+0.9	TBD	%
	-0.1	TBD	%
	-0.2	TBD	%
	-0.3	TBD	%
	-0.4	TBD	%
	-0.5	TBD	%
	-0.6	TBD	%
	-0.7	TBD	%

3.1.2 推荐基本操作条件

表 3-3 推荐基本操作条件

Symbol	参数	最小	典型	最大	单位
V_{CCAUX}	辅助电源	1.71	1.8	1.89	V
V_{CC}	内核电源	0.873	0.9	0.927	V
V_{CCIO}	HSIO 供电电压 @ 1.8V	TBD	1.8	TBD	V
	HSIO 供电电压 @ 1.5V	TBD	1.5	TBD	V
	HSIO 供电电压 @ 1.2V	TBD	1.2	TBD	V

Symbol	参数	最小	典型	最大	单位
V_{CCIO}	GPIO 供电电压 @ 1.8V	TBD	-	TBD	V
V_{CCA_PHYRX}	eDP/MIPI RX 驱动供电电压	TBD	1.2	TBD	V
$V_{CCPSRAM}$	PSRAM 驱动供电电压	TBD	-	TBD	V
V_I	HSIO 直流输入电压	TBD	TBD	TBD	V
	GPIO 直流输入电压	TBD	TBD	TBD	V
T_J	结点温度	TBD	TBD	TBD	℃
T_{VCCAUX}	上电时间，从 GND 到 90% T_{VCCAUX}	TBD	TBD	TBD	ms
T_{VCC}	上电时间，从 GND 到 90% T_{VCC}	TBD	TBD	TBD	ms
T_{VCCIO}	上电时间，从 GND 到 90% T_{VCCIO}	TBD	TBD	TBD	ms
$T_{VCCPSRAM}$	上电时间，从 GND 到 90% $T_{VCCPSRAM}$	TBD	TBD	TBD	ms
T_{VCCA_PHYRX}	上电时间，从 GND 到 90% T_{VCCA_PHYRX}	TBD	TBD	TBD	ms
I_{IN}	上电或未上电时，PSRAMIO 管脚所允许流过的最大电流	TBD	TBD	TBD	mA

3.1.3 基本供电要求

表 3-4 最小供电要求

电源域标识	基本供电要求	备注
VCC	0.9V	必须供电
VCCAUX	1.8V	必须供电
VCCIO0	1.8V	必须供电[1]
VCCIO11	1.2V～1.8V	选择性供电
VCCIO32	1.2V～1.8V	必须供电[1]
VCCPSRAM	1.8V	必须供电[1]，片内 PSRAM 电源
VCCA_PHYRX	1.2V	选择性供电，片内 eDP/MIPI RX 电源

注：

1. POR 上电检测，必须供电。

3.1.4 器件静态供电电流

表 3-5 静态电源电流

Symbol	参数	器件	典型	单位
I_{VCCIO}	HSIO 组电源，@V_{CCIO}=1.8V	SF2	TBD	mA
	HSIO 组电源，@V_{CCIO}=1.5V	SF2	TBD	mA
	HSIO 组电源，@V_{CCIO}=1.2V	SF2	TBD	mA
I_{VCCIO}	GPIO 组电源，@V_{CCIO}=1.8V	SF2	TBD	mA
I_{VCCAUX}	辅助电源	SF2	TBD	mA

Confidential NDA 2024-10 Preliminary

Symbol	参数	器件	典型	单位
I_{VCC}	内核电压	SF2	TBD	mA
I_{VCCA_PHYRX}	eDP/MIPI RX 电源	SF2	TBD	mA
$I_{VCCPSRAM}$	PSRAM 电源	SF2	TBD	mA

注：

1. 该表中的数值基于通用的推荐操作条件，高温下（Tj = TBD℃）使用典型器件测量得到。
2. 典型值为空白器件，非加载 I/O 无输出电流负载，处于高阻状态下测量得到的电源电流。

3.1.5 热插拔规格

表 3-6 HSIO 热插拔规格

Symbol	参 数	最 大	单 位
$I_{IOPIN(DC)}$	DC 电流，每个 I/O	TBD	uA
$I_{IOPIN(AC)}$	AC 电流，每个 I/O	TBD	mA

3.1.6 上下电时序



图 3-2 器件上电时序图

注：

1. 电源上电过程中（PhaseRAMP）HSIO 处于三态，GPIO 处于弱上拉。
2. TPOR 最大为 TBD ms，T_{PROG} 为 TBD ms，T_{CCLK} 约 TBD us。

3.1.7 I/O 管脚电容

表 3-7 器件管脚电容

Symbol	参 数	电容最大值[1]	单 位
C_{IN}	HSIO 管脚输入电容	5	pF
	GPIO 管脚输入电容	5	pF

注：

1. 该测量值代表芯片 die 上管脚电容，不包括封装。

3.1.8 I/O 直流电气特性

表 3-8 HSIO 推荐基本操作条件

Symbol	参 数	条 件	最 小	典 型	最 大	单 位
I_{IL}	输入漏电电流	$0 \leqq V_I \leqq V_{CCIO}$	TBD	TBD	TBD	uA
I_{IH}	输入漏电电流	$V_{CCIO} \leqq V_I \leqq V_{CCIO}+5\%$	TBD	TBD	TBD	uA
V_{HYST}	Hysteresis for Schmitt Trigger Input	$V_{CCIO}=1.8V$	TBD	TBD	TBD	mV
		$V_{CCIO}=1.5V$	TBD	TBD	TBD	mV
		$V_{CCIO}=1.2V$	TBD	TBD	TBD	mV
I_{PU}	I/O 弱上拉电流	$V_I=0V, V_{CCIO}=1.8V$	TBD	TBD	TBD	uA
		$V_I=0V, V_{CCIO}=1.5V$	TBD	TBD	TBD	uA
		$V_I=0V, V_{CCIO}=1.2V$	TBD	TBD	TBD	uA
I_{PD}	I/O 弱下拉电流	$V_I=1.8V, V_{CCIO}=1.8V$	TBD	TBD	TBD	uA
		$V_I=1.5V, V_{CCIO}=1.5V$	TBD	TBD	TBD	uA
		$V_I=1.2V, V_{CCIO}=1.2V$	TBD	TBD	TBD	uA

表 3-9 GPIO 推荐基本操作条件

Symbol	参 数	条 件	最 小	典 型	最 大	单 位
I_{IL}	输入漏电电流	$0 \leqq V_I \leqq V_{CCIO}$	TBD	TBD	TBD	uA
I_{IH}	输入漏电电流	$V_{CCIO} \leqq V_I \leqq V_{CCIO}+5\%$	TBD	TBD	TBD	uA
I_{PU}	I/O 弱上拉电流	$V_I=0V, V_{CCIO}=1.8V$	TBD	TBD	TBD	uA

Confidential NDA
2024.10
Preliminary

3.1.9 单端 I/O 直流电学特性

表 3-10 IO 单端 I/O 标准规格（HSIO）

标准	V_{IL}(V)		V_{IH} (V)		V_{OL}(V)	V_{OH}(V)	I_{OL}	I_{OH}
	最小	最大	最小	最大	最小	最大	(mA)	(mA)
LVCMOS18	TBD	TBD	TBD	TBD	TBD	TBD	4	-4
							8	-8
							12	-12
							16	-16
LVCMOS15	TBD	TBD	TBD	TBD	TBD	TBD	4	-4
							8	-8
							12	-12
							16	-16
LVCMOS12	TBD	TBD	TBD	TBD	TBD	TBD	4	-4
							8	-8
							12	-12

表 3-11 IO 单端 I/O 标准规格（GPIO）

标准	V_{IL}(V)		V_{IH} (V)		V_{OL}(V)	V_{OH}(V)	I_{OL}	I_{OH}
	最小	最大	最小	最大	最小	最大	(mA)	(mA)
LVCMOS18	TBD	TBD	TBD	TBD	TBD	TBD	8	-8

3.1.10 差分 I/O 直流电学特性

表 3-12 LVDS 直流规格（HSIO）

参 数	描 述	测试条件	最 小	典 型	最 大	单 位
V_{IP}, V_{IN}	输入电平	V_{CCIO}=1.8	TBD	TBD	TBD	V
V_{ID}	输入差分摆幅	$\|V_{IP}-V_{IN}\|$, R_T = 100Ω	TBD	TBD	TBD	mV
V_{ICM}	输入共模电压	V_{CCIO}=1.8	TBD	TBD	TBD	V
R_T	片内端接差分电阻	-	TBD	TBD	TBD	Ω
V_{OD}	标准差分输出摆幅	V_{CCIO}=1.8 $\|V_{OP} - V_{ON}\|$, R_T = 100Ω	TBD	TBD	TBD	mV
V_{OCM}	输出共模电压	V_{CCIO}=1.8	TBD	TBD	TBD	V

注：

1. 当差分输入摆幅大于 500mV 时，只能使用外接 100Ω差分匹配电阻。

Confidential NDA 2024.10 Preliminary

3.1.11 Video Processor

表 3-13 Video Processor 直流规格

参 数	描 述	最 小	典 型	最 大	单 位
apb_pclk	用户 apb pib 配置接口时钟	TBD	TBD	TBD	MHz
rx_vb_in_clk	RX 时钟	TBD	TBD	TBD	MHz
vb_ram_phy_clk	psram io phy 4 分频时钟	TBD	TBD	TBD	MHz
vb_out_clk	dsc decode 工作时钟	TBD	TBD	TBD	MHz
tx_dpi0_clk	MIPI TX0 发送 byte 时钟	TBD	TBD	TBD	MHz
tx_dpi1_clk	MIPI TX1 发送 byte 时钟	TBD	TBD	TBD	MHz
pphy_rsb_clk0	psram0 phy 2 分频时钟源	TBD	TBD	TBD	MHz
pphy_rsb_clk1	psram1 phy 2 分频时钟	TBD	TBD	TBD	MHz
pphy0_dqs_indd	psram0 phy 2 分频时钟源	TBD	TBD	TBD	MHz
pphy1_dqs_indd	psram1 phy 2 分频时钟	TBD	TBD	TBD	MHz
apb_pclk	用户 apb pib 配置接口时钟	TBD	TBD	TBD	MHz
rx_vb_in_clk	RX 时钟	TBD	TBD	TBD	MHz
vb_ram_phy_clk	psram io phy 4 分频时钟	TBD	TBD	TBD	MHz
vb_out_clk	dsc decode 工作时钟	TBD	TBD	TBD	MHz
tx_dpi0_clk	MIPI TX0 发送 byte 时钟	TBD	TBD	TBD	MHz
tx_dpi1_clk	MIPI TX1 发送 byte 时钟	TBD	TBD	TBD	MHz
pphy_rsb_clk0	psram0 phy 2 分频时钟源	TBD	TBD	TBD	MHz
pphy_rsb_clk1	psram1 phy 2 分频时钟	TBD	TBD	TBD	MHz
pphy0_dqs_indd	psram0 phy 2 分频时钟源	TBD	TBD	TBD	MHz
pphy1_dqs_indd	psram1 phy 2 分频时钟	TBD	TBD	TBD	MHz

Confidential NDA
2024 10
Preliminary

3.1.12 eDP/MIPI

3.1.12.1 eDP RX

表 3-14 Data Lane 直流特性

参 数	描 述	最 小	典 型	最 大	单 位
$V_{RX-DIFFp-p}$	RX 封装引脚的差分峰对峰输入电压（HBR）	TBD	TBD	TBD	mV
	RX 封装引脚的差分峰对峰输入电压（RBR）	TBD	TBD	TBD	mV
$I_{RX-SHORT}$	RX 短路电流	TBD	TBD	TBD	mA
Termination Impedance	终端阻抗	TBD	TBD	TBD	Ω

表 3-15 AUX-Channel 直流特性

参 数	描 述	最 小	典 型	最 大	单 位
$V_{AUX-DIFFp-p}$	TX 封装引脚的 AUX 峰对峰电压（TP1）	TBD	TBD	TBD	V
	RX 封装引脚的 AUX 峰对峰电压（TP3）	TBD	TBD	TBD	V
$V_{AUX-DC-CM}$	AUX-CH DC 共模电压	TBD	TBD	TBD	V
$V_{AUX_TERM_R}$	AUX-CH DC 终端电压	TBD	TBD	TBD	V
I_{AUX_SHORT}	AUX 短路电流	TBD	TBD	TBD	mA

3.1.12.2 MIPI RX

表 3-16 MIPI RX 直流特性

参 数	描 述	最 小	典 型	最 大	单 位
HS Receiver					
$V_{CMRX(DC)}$	高速接收模式共模电压	TBD	TBD	TBD	mV
V_{IDTH}	差分输入高阈值（≤1.5Gbps）	TBD	TBD	TBD	mV
	差分输入高阈值（>1.5Gbps）	TBD	TBD	TBD	mV
V_{IDTL}	差分输入低阈值（≤1.5Gbps）	TBD	TBD	TBD	mV
	差分输入低阈值（>1.5Gbps）	TBD	TBD	TBD	mV
V_{IHHS}	单端输入高电压	TBD	TBD	TBD	mV
	单端输入低电压	TBD	TBD	TBD	mV
V_{TERM_EN}	HS 终端使能的单端阈值	TBD	TBD	TBD	mV
Z_{ID}	差分输入阻抗	TBD	TBD	TBD	Ω
Z_{ID_open}	关闭端接的差分输入阻抗	TBD	TBD	TBD	Ω
LP Receiver					
V_{IH}	逻辑 1 输入电压（≤1.5Gbps）	TBD	TBD	TBD	mV

参 数	描 述	最 小	典 型	最 大	单 位
	逻辑 1 输入电压（＞1.5Gbps）	TBD	TBD	TBD	mV
V_{IL}	逻辑 0 输入电压（不处于 ULP 状态）	TBD	TBD	TBD	mV
V_{HYST}	输入迟滞电压	TBD	TBD	TBD	mV
LP Transmitter					
V_{OHLP}	输出高电平	TBD	TBD	TBD	V
V_{OLLP}	输出低电平	TBD	TBD	TBD	mV
Z_{OLP}	输出阻抗	TBD	TBD	TBD	Ω

3.1.13 MIPI TX

表 3-17 MIPI TX 直流特性

参 数	描 述	最 小	典 型	最 大	单 位
HS Transmitter					
V_{CMTX}	HS TX 静态共模电压	TBD	TBD	TBD	mV
$\lvert\triangle V_{CMTX}\rvert$	V_{CMTX} 差分输出摆幅变化	TBD	TBD	TBD	mV
V_{OD}	HS TX 差分电压	TBD	TBD	TBD	mV
$\lvert\triangle V_{OD}\rvert$	V_{OD} 差分输出摆幅变化	TBD	TBD	TBD	mV
V_{OHHS}	HS 输出高电压	TBD	TBD	TBD	mV
Z_{OS}	单端输出阻抗	TBD	TBD	TBD	Ω
$\triangle Z_{OS}$	单端输出阻抗失配	TBD	TBD	TBD	%
LP Transmitter					
V_{OHLP}	LP 模式输出高电平	TBD	TBD	TBD	V
V_{OLLP}	LP 模式输出低电平	TBD	TBD	TBD	mV
Z_{OLP}	LP 模式输出阻抗	TBD	TBD	TBD	Ω
LP Receiver					
V_{IH}	逻辑 1 输入电压	TBD	TBD	TBD	mV
V_{IL}	逻辑 0 输入电压（不处于 ULP 状态）	TBD	TBD	TBD	mV
V_{HYST}	输入迟滞电压	TBD	TBD	TBD	mV

3.2 交流电气特性

本节提供 SF2 核心和周边模块的性能参数，时序参数及其典型值是常规的设计重要参数，也是器件的基本性能参数。这些参数反映了器件在最差条件下的实际性能。

Confidential NDA Preliminary

3.2.1 时钟性能

表 3-18 推荐的最大时钟操作频率

参数	描述	性能	单位
F_{max}	最大频率	400	MHz
Skew	时钟偏移	0.3	ns

3.2.2 嵌入数字信号处理模块（DSP）规格

表 3-19 SF2 嵌入 DSP 规格

模式	性能	单位
M18×18（ALL Register）	500	MHz
M18×18（Without OutputReg）	300	MHz
M18×18（Casdcade）	500	MHz
M18×18（Without all Register）	250	MHz

3.2.3 锁相环（PLL）规格

表 3-20 SF2 器件 PLL 规格

参 数	描 述	最 小	典 型	最 大	单 位
f_{IN}	输入时钟频率	TBD	TBD	TBD	MHz
f_{PFD}	鉴频鉴相器（PFD）输入频率	TBD	TBD	TBD	MHz
f_{VCO}	锁相环内部振荡器频率范围	TBD	TBD	TBD	MHz
f_{OUT}	输出时钟频率	TBD	TBD	TBD	MHz
交流特性					
f_{INDUTY}	输入时钟占空比(10MHz≤f_{IN} ≤49MHz)	TBD	TBD	TBD	%
	输入时钟占空比(50MHz≤f_{IN}≤199MHz)	TBD	TBD	TBD	%
	输入时钟占空比 200MHz≤f_{IN}≤399MHz)	TBD	TBD	TBD	%
	输入时钟占空比(400MHz≤f_{IN}≤499MHz)	TBD	TBD	TBD	%
	输入时钟占空比（500MHz＜f_{IN})	TBD	TBD	TBD	%
$f_{OUTDUTY}$	输出时钟占空比	TBD	TBD	TBD	%
f_{PSCLK}	–	TBD	TBD	TBD	MHz
$t_{INJITTER}$	输入时钟抖动，fPFD ≧ 20MHz	TBD	TBD	TBD	ps p-p
	输入时钟抖动，fPFD ＜ 20MHz	TBD	TBD	TBD	UI
$t_{OUTDUTY}$	输出占空比波动范围（用户设定值基础上波动）	TBD	TBD	TBD	%
$t_{OUTJITTER}$	输出时钟周期抖动(f_{OUT} T_J) fvco>1000MHz	TBD	TBD	TBD	ps

Confidential NDA 2024-10 Preliminary

参 数	描 述	最 小	典 型	最 大	单 位
	输出时钟周期抖动(f_{OUT} T_J) fvco≤1000MHz	TBD	TBD	TBD	ps
	输出时钟相位抖动（Phase Noise） fvco>1000MHz	TBD	TBD	TBD	ps p-p
	输出时钟相位抖动（Phase Noise） fvco≤1000MHz	TBD	TBD	TBD	ps p-p
t_{LOCK}	PLL 锁定时间（TBD MHz≤f_{IN}≤TBD MHz）	TBD	TBD	TBD	us
F_{APB}	动态配置时钟	TBD	TBD	TBD	ms
t_{RST}	复位脉冲最小宽度	TBD	TBD	TBD	ns

注：

1. 参考时钟允许的最大输入抖动。为得到低抖动的输出时钟，必须提供干净的参考时钟。PLL 不会滤掉低频输入噪声，PLL 会滤掉部分高频输入噪声。

3.2.4 存储器模块（ERAM）规格

表 3-21 ERAM20K 存储器模块规格表

参数	描述	性能	单位
ERAM Tco	Clk to dout（无寄存器模式）	TBD	ns
ERAM Tco with ECC	Clk to dout with ECC（无寄存器模式）	TBD	ns
F_{max}	Write through	TBD	MHz
	Write disable Read	TBD	MHz
	RBW-SDP	TBD	MHz
	ECC 模式	TBD	MHz

3.2.5 高速 I/O 接口性能

表 3-22 HSIO 接口性能表

输入/输出标准	描 述	最 大	单 位
最大输入频率			
LVCMOS18	LVCMOS, VCCIO = 1.8V	TBD	Mbps
LVCMOS15	LVCMOS, VCCIO = 1.5V	TBD	Mbps
LVCMOS12	LVCMOS, VCCIO = 1.2V	TBD	Mbps
LVDS18	LVDS, VCCIO = 1.8V	TBD	Mbps
最大输出频率			
LVCMOS18	LVCMOS, VCCIO = 1.8V	TBD	Mbps
LVCMOS15	LVCMOS, VCCIO = 1.5V	TBD	Mbps
LVCMOS12	LVCMOS, VCCIO = 1.2V	TBD	Mbps

Confidential NDA
Preliminary

输入/输出标准	描 述	最 大	单 位
LVDS18	LVDS, VCCIO = 1.8V	TBD	Mbps
LVDS18_E	LVDS, VCCIO = 1.8V	TBD	Mbps

表 3-23 GPIO 接口性能表

输入/输出标准	描 述	最 大	单 位
最大输入频率			
LVCMOS18	LVCMOS, VCCIO = 1.8V	TBD	Mbps
最大输出频率			
LVCMOS18	LVCMOS, VCCIO = 1.8V	TBD	Mbps

3.2.6 配置模块

表 3-24 SF2 器件配置模式时序规格表

下载模式	最小	典型	最大	单位
主模式串行 SPI（MSPI）[1]	TBD	TBD	TBD	MHz
从模式串行（SS）	TBD	TBD	TBD	MHz
从模式并行 x8（SP）	TBD	TBD	TBD	MHz
JTAG	TBD	TBD	TBD	MHz
Multiboot 使能低电平脉冲宽度[2]	TBD	TBD	TBD	us

注：

1. 主动模式（MS、MSPI 和 MP）加载的最高频率为 TBDMHz。此处内部工作时钟最高频率考虑了 OSC + TBD%偏差，OSC 中心频率为 266MHz。
2. Multiboot 使能下降沿触发，但是下降沿后的电平需要保持最少 1us 的长度。

Confidential NDA 2024-10 Preliminary

3.2.7 eDP/MIPI

3.2.7.1 eDP RX

表 3-25 Data Lane 交流特性

参 数	描 述	最 小	典 型	最 大	单 位
Data Rate	数据速率	TBD	TBD	TBD	Gbps
支持的 Frequency 偏差的范围	-	TBD	TBD	TBD	ppm
T_{RX-EYE_CHIP}	最小接收器眼宽度（HBR）	TBD	TBD	TBD	UI
	最小接收器眼宽度（RBR）	TBD	TBD	TBD	UI
$T_{RXTJ_EYE_HBR2}$	最小接收器眼宽度（HBR2）	TBD	TBD	TBD	UI
$T_{RX-EYE-MEDIAN-to-MAX-JITTER_CHIP}$	抖动中值与中值的最大偏差之间的最大时间间隔（HBR）	TBD	TBD	TBD	UI
	抖动中值与中值的最大偏差之间的最大时间间隔（RBR）	TBD	TBD	TBD	UI
$T_{RX-DIFFp-p_HBR2}$	RX 差分峰-峰眼电压（HBR2）	TBD	TBD	TBD	mV
$t_{RX-SKEW-INTRA_LANE_HBR2}$	HBR2 范围内 intra-lane 偏移容差	TBD	TBD	TBD	ps
$t_{RX-SKEW-INTRA_LANE_HBR}$	HBR 范围内 intra-lane 偏移容差	TBD	TBD	TBD	ps
$t_{RX-SKEW-INTRA_LANE_RBR}$	RBR 范围内 intra-lane 偏移容差	TBD	TBD	TBD	ps
$f_{RX-TRACKINGBW_HBR2}$	抖动闭环跟踪带宽（HBR2）	TBD	TBD	TBD	MHz
$f_{RX-TRACKINGBW_HBR}$	抖动闭环跟踪带宽（HBR）	TBD	TBD	TBD	MHz
$f_{RX-TRACKINGBW_RBR}$	抖动闭环跟踪带宽（RBR）	TBD	TBD	TBD	MHz
导热绝缘垫片最大 DJ	-	TBD	TBD	TBD	UI
导热绝缘垫片最大 TJ	-	TBD	TBD	TBD	UI
$RL_{RX-DIFF}$	RX 封装引脚在 0.675GHz 时的差分回波损耗	TBD	TBD	TBD	dB
$RL_{RX-DIFF}$	RX 封装引脚在 1.35GHz 时的差分回波损耗	TBD	TBD	TBD	dB
$C_{RX-INPUT}$	用于计算回波损耗的 RX 输入电容	TBD	TBD	TBD	pF
Receiver Jitter Tolerance	接收端抖动容差	TBD	TBD	TBD	mUI
Eye width after CTLE	CTLE 后的眼宽	TBD	TBD	TBD	UI

Confidential NDA Preliminary

表 3-26 AUX-Channel 交流特性

参 数	描 述	最 小	典 型	最 大	单 位
Data Rate	数据速率	TBD	TBD	TBD	Mbps
UI_{MAN}	曼彻斯特交易单位间隔	TBD	TBD	TBD	us
$T_{cycle-to-cycle\ jitter}$	发射设备连接器引脚在单次交易允许的最大 UI 变化量	TBD	TBD	TBD	UI
	发射设备连接器引脚在相邻比特时间的最大 UI 变化量	TBD	TBD	TBD	UI
	接收设备连接器引脚在单次交易中允许的最大 UI 变化量	TBD	TBD	TBD	UI
	接收设备连接器引脚在相邻比特时间的最大 UI 变化量	TBD	TBD	TBD	UI
SRAUX_20-80	AUX 电压转换速率	TBD	TBD	TBD	mV/ns
C_{AUX}	交流耦合电容	TBD	TBD	TBD	nF

3.2.7.2 MIPI RX

表 3-27 MIPI RX 直流特性

参 数	描 述	最 小	典 型	最 大	单 位
HS Receiver					
Data Rate	数据速率	TBD	TBD	TBD	Mbps
$\triangle V_{CMTX(HF)}$	共模干扰超过 450MHz（Data Rate≤1.5Gbps）	TBD	TBD	TBD	mV
	共模干扰超过 450MHz（Data Rate＞1.5Gbps）	TBD	TBD	TBD	mV
$\triangle V_{CMTX(LF)}$	共模干扰 50MHz-450MHz（Data Rate≤1.5Gbps）	TBD	TBD	TBD	mV
	共模干扰 50MHz-450MHz（Data Rate＞1.5Gbps）	TBD	TBD	TBD	mV
$T_{SETUP[RX]}$	RX 数据到时钟设置时间容差（Data Rate≤1Gbps）	TBD	TBD	TBD	UI_{HS}
	RX 数据到时钟设置时间容差（1Gbps＜Data Rate≤1.5Gbps）	TBD	TBD	TBD	UI_{HS}
$T_{HOLD[RX]}$	RX 数据到时钟保持时间容差（Data Rate≤1Gbps）	TBD	TBD	TBD	UI_{HS}
	RX 数据到时钟保持时间容差（1Gbps＜Data Rate≤1.5Gbps）	TBD	TBD	TBD	UI_{HS}
V_{TERM_EN}	HS 终端使能的单端阈值电压	TBD	TBD	TBD	mV

参 数	描 述	最 小	典 型	最 大	单 位
HS Receiver					
TJ_{RX}	RX 数据到时钟总抖动容差	TBD	TBD	TBD	UI_{HS}
DJ_{RX}	RX 数据到时钟决定性抖动容差	TBD	TBD	TBD	UI_{HS}
RJ_{RX}	RX 数据到时钟随机抖动容差	TBD	TBD	TBD	UI_{HS}
$T_{SKEW[RX]}$ static	RX 静态数据到时钟偏移容差	TBD	TBD	TBD	UI_{HS}
T_{EYE_RX}	眼宽（BER=1e-12）	TBD	TBD	TBD	UI_{HS}
	眼宽（BER=1e-6）	TBD	TBD	TBD	UI_{HS}
V_{DIF_RX}	眼高（BER=1e-12）	TBD	TBD	TBD	mV
	眼高（BER=1e-6）	TBD	TBD	TBD	mV
IL_{MAX}	支持的最大插损	TBD	TBD	TBD	mV
T_{CLK_RDY}	LP 切换到 HS mode，clock lane 的稳定时间	TBD	TBD	TBD	dB
LP Receiver					
F_{max}	最大频率	TBD	TBD	TBD	MHz
e_{SPIKE}	输入脉冲抑制	TBD	TBD	TBD	V*ps
T_{MIN_RX}	最小脉宽响应	TBD	TBD	TBD	ns
V_{INT}	峰值干扰振幅	TBD	TBD	TBD	mV

3.2.8 MIPI TX

表 3-28 MIPI TX 直流特性

参 数	描 述	最 小	典 型	最 大	单 位
HS Transmitter					
Data Rate	数据速率	TBD	TBD	TBD	Gbps
$\triangle V_{CMTX(HF)}$	HS TX 共模电平变化（＞450MHz）	TBD	TBD	TBD	mV
$\triangle V_{CMTX(LF)}$	HS TX 共模电平变化（50MHz-450MHz）	TBD	TBD	TBD	mV
$\lvert\triangle V_{CMTX}\rvert$	V_{CMTX} 差分输出摆幅变化	TBD	TBD	TBD	mV
V_{OD}	HS TX 差分电压	TBD	TBD	TBD	mV
$\lvert\triangle V_{OD}\rvert$	V_{OD} 差分输出摆幅变化	TBD	TBD	TBD	mV
V_{OHHS}	HS 输出高电压	TBD	TBD	TBD	mV
Z_{OS}	单端输出阻抗	TBD	TBD	TBD	Ω
$\triangle Z_{OS}$	单端输出阻抗失配	TBD	TBD	TBD	%
EQ_{TX}	去加重	TBD	TBD	TBD	dB
LP Transmitter					
F_{max}	最大频率	TBD	TBD	TBD	MHz
T_{RLP}/T_{FLP}	上升和下降时间（15%～85%）	TBD	TBD	TBD	ns
T_{REOT}	上升和下降时间（30%～85%）	TBD	TBD	TBD	ns
$T_{LP-PULSE-TX}$	LP 异或时钟的脉冲宽度（停止状态后的第	TBD	TBD	TBD	ns

参 数	描 述	最 小	典 型	最 大	单 位
	一个异或时钟或者停止状态前的最后一个脉冲）				
	LP 异或时钟的脉冲宽度（其他所有脉冲）	TBD	TBD	TBD	ns
$T_{LP-PRE-TX}$	LP 异或时钟的周期	TBD	TBD	TBD	ns
LP Receiver					
F_{max}	最大频率	TBD	TBD	TBD	MHz
e_{SPIKE}	输入脉冲抑制	TBD	TBD	TBD	V.ps
T_{MIN_RX}	最小脉宽响应	TBD	TBD	TBD	ns
V_{INT}	峰值干扰振幅	TBD	TBD	TBD	mV

Confidential NDA 2024 10 Preliminary

4 引脚和封装

4.1 IO 命名规则

表 4-1 引脚命名规则

<table>
<tr><th>Pin 名称</th><th>通用 IO</th><th>差分 IO</th><th>复用 IO</th></tr>
<tr><td>命名规则 1
没有对应功能则
为空白</td><td colspan="3"> 
</td></tr>
<tr><td rowspan="2">示例</td><td colspan="3">（1）IO_R1P_32,D6：此管脚为通用 IO，同时为真差分端口，在封装的 R（Right）位置，是编号为 1 的差分对管脚的 P 端，位于 FPGA 的 BANK32 上，具有 SP 模式的 D6 数据管脚复用功能。</td></tr>
<tr><td colspan="3">（2）IO_5_0：此管脚是编号为 5 的 GPIO 管脚，位于 FPGA 的 BANK0 上。</td></tr>
<tr><th>Pin 名称</th><th>eDP/MIPI 管脚</th><th>BANK 供电管脚</th><th>Pin 名称</th></tr>
<tr><td>命名规则 2</td><td colspan="3"> 
</td></tr>
<tr><td rowspan="4">示例</td><td colspan="3">（1）eDPRX_AUXP,DPHYRX_CLKP：eDP RX AUX-CH 模式的 P（P/N 标识极性）端口，MIPI RX Clock Lane 的 P（P/N 标识极性）端口。</td></tr>
<tr><td colspan="3">（2）eDPRX_D1P,DPHYRX_D1P：eDP RX Data-Lane 模式的 P（P/N 标识极性）端口，MIPI RX Data Lane 的 P（P/N 标识极性）端口。</td></tr>
<tr><td colspan="3">（3）DPHYTX_CLKP：MIPI TX Clock Lane 的 P（P/N 标识极性）端口。</td></tr>
<tr><td colspan="3">（4）DPHYTX_DOP：MIPI TX Data Lane 的 P（P/N 标识极性）端口。</td></tr>
</table>

Pre-Confidential NDA 2024-10 Preliminary

Pin 名称	GND	空白功能管脚（NC）	核心供电管脚
命名规则 4	名称 X1		
示例	（1）GND：电源供电负极，芯片 0 电平参考管脚。		
	（2）NC：空白功能管脚。		
	（3）VCC：FPGA 核心供电管脚。		
	（4）VCCAUX：FPGA 辅助电路的供电电源管脚。		

4.2 引脚定义和规则

表 4-2 引脚定义和规则

功能名称	输入/输出	功能描述
普通 I/O		
GND	-	电源地
VCC	-	内部核心模块电源
VCCA_PHYRX	-	eDP 和 MIPI 模拟电源
VCCAUX	-	辅助电源
VCCPSRAM	-	内置合封 PSRAM 电源
VCCIO	-	I/O 组电源
时钟管脚		
GCLKIOTx	I/O	全局时钟专用输入引脚
JTAG 等配置相关管脚		
TCK	输入	TCK 输入边界扫描时钟
TDI	输入	边界扫描数据输入
TDO	输出	边界扫描数据输出
TMS	输入	边界扫描模式选择
JTAGEN	输入	JTAG 使能
配置专用管脚		
PROGRAMN	输入	全局复位输入，低有效
CSN	输入	并行下载模式片选信号，低有效
CCLK	I/O	配置时钟专用输入引脚
DONE	输出	专用配置状态引脚，在配置完成后会输出高，源端开路
INITN	I/O	专用配置状态引脚，输出高表示 FPGA 准备好配置，源端开路
USRCLK	输入	测试引脚

Confidential 2024-10 Preliminary

4.3 VG90 引脚信息

编号	类型	BANK	SF2S50VG90 引脚名称	编号	类型	BANK	SF2S50VG90 引脚名称
B8	GPIO	0	INITN_0	D7	HSIO	32	IO_R4P_32,D4
A5	GPIO	0	PROGRAMN_0	C7	HSIO	32	IO_R4N_32,D5
B5	GPIO	0	DONE_0	H6	HSIO	32	IO_R5P_32,D2
A8	GPIO	0	IO_0_0,TDO	H5	HSIO	32	IO_R5N_32,D3
B6	GPIO	0	IO_1_0,TDI	K4	HSIO	32	IO_R6P_32,D0,DIN
A6	GPIO	0	IO_2_0,TCK	J4	HSIO	32	IO_R6N_32,D1
A7	GPIO	0	IO_3_0,TMS	A9	HSIO	32	IO_R7P_32,CCLK
B7	GPIO	0	IO_4_0,JTAGEN	B9	HSIO	32	IO_R7N_32,USRCLK
A4	GPIO	0	IO_5_0				
B4	GPIO	0	IO_6_0				
H1	HSIO	11	IO_L0P_11				
H2	HSIO	11	IO_L0N_11				
J1	HSIO	11	IO_L1P_11				
K1	HSIO	11	IO_L1N_11				
J2	HSIO	11	IO_L2P_11,GCLKIOT0				
K2	HSIO	11	IO_L2N_11				
G2	HSIO	11	IO_L3P_11,GCLKIOT1				
G1	HSIO	11	IO_L3N_11				
H3	HSIO	11	IO_L4P_11				
G3	HSIO	11	IO_L4N_11				
J3	HSIO	11	IO_L5P_11				
K3	HSIO	11	IO_L5N_11				
D9	HSIO	32	IO_R0P_32,CSN				
D8	HSIO	32	IO_R0N_32				
J6	HSIO	32	IO_R1P_32,D6				
K6	HSIO	32	IO_R1N_32,D7				
C8	HSIO	32	IO_R2P_32,GCLKIOT2				
C9	HSIO	32	IO_R2N_32				
K5	HSIO	32	IO_R3P_32,GCLKIOT3				
J5	HSIO	32	IO_R3N_32				

Confidential Draft 2024-08-16 Preliminary

编号	类型	BANK	SF2S50VG90 引脚名称	编号	类型	BANK	SF2S50VG90 引脚名称
C1	–	61	eDPRX_AUXP, DPHYRX_CLKN	H7	–	–	VCCAUX
C2	–	61	eDPRX_AUXN, DPHYRX_CLKP	G5	–	–	VCCPSRAM
D2	–	61	eDPRX_D0P, DPHYRX_D0P	G6	–	–	VCCPSRAM
D1	–	61	eDPRX_D0N, DPHYRX_D0N	H4	–	–	VCCPSRAM
B2	–	61	eDPRX_D1P, DPHYRX_D1P	C4	–	–	VCCIO_0
B1	–	61	eDPRX_D1N, DPHYRX_D1N	F4	–	–	VCCIO_11
E2	–	61	eDPRX_D2P, DPHYRX_D2P	G4	–	–	VCCIO_11
E1	–	61	eDPRX_D2N, DPHYRX_D2N	D6	–	–	VCCIO_32
A2	–	61	eDPRX_D3P, DPHYRX_D3P	E7	–	–	VCCIO_32
A1	–	61	eDPRX_D3N, DPHYRX_D3N	A3	–	–	GND
H9	–	62	DPHYTX_CLKP	B3	–	–	GND
H8	–	62	DPHYTX_CLKN	C3	–	–	GND
J9	–	62	DPHYTX_D0P	D4	–	–	GND
J8	–	62	DPHYTX_D0N	D5	–	–	GND
G9	–	62	DPHYTX_D1P	E3	–	–	GND
G8	–	62	DPHYTX_D1N	E8	–	–	GND
K9	–	62	DPHYTX_D2P	E9	–	–	GND
K8	–	62	DPHYTX_D2N	F2	–	–	GND
F9	–	62	DPHYTX_D3P	F5	–	–	GND
F8	–	62	DPHYTX_D3N	G7	–	–	GND
E4	–	–	VCC	J7	–	–	GND
E5	–	–	VCC	K7	–	–	GND
E6	–	–	VCC				
F6	–	–	VCC				
F7	–	–	VCC				
D3	–	–	VCCA_PHYRX				
F1	–	–	VCCA_PHYRX				
F3	–	–	VCCA_PHYRX				
C5	–	–	VCCAUX				
C6	–	–	VCCAUX				

Pre | Imlmary

4.4 封装信息

4.4.1 VG90 封装规格



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.68	0.76	0.84
A1	0.13	0.18	0.23
A2	0.53	0.58	0.63
A3	0.40 BASIC		
c	0.15	0.18	0.21
D	4.42	4.50	4.58
D1	3.60 BASIC		
E	3.72	3.80	3.88
E1	3.20 BASIC		
e	0.40 BASIC		
b	0.20	0.25	0.30
L1	0.175 REF		
L2	0.325 REF		
aaa	0.10		
ccc	0.08		
ddd	0.08		
eee	0.15		
fff	0.05		

Preliminary NDA

5 订购信息

表 5-1 器件号缩写

器件名称	类别	查找表容量	封装类型	温度等级
SF2	S	50	VG90	C

■ 产品系列

- SF2 系列

■ 类别

- S 内部合封 DDR PSRAM

■ 查找表容量

- 50 5616 查找表

■ 封装类型：<类型><#>

- VG90 3.8mm×4.5mm，0.4mm pitch
- # 引脚数（90 指 90 个引脚）

■ 温度等级

- C 商业（TJ = 0 ～ 85 ℃）

■ 吸湿敏感度等级

- MSL3

世健 Confidential NDA 2024 10 Preliminary



Confidential NDA
2024 10
Preliminary

版本信息

日期	版本	修订信息
2024/06/30	0.1	编写初版本。
2024/08/20	0.2	1. 全文变更器件名为“SALSWORDFISH 2”。 2. 表 1-1 新增注释 1，说明 PLL 的调用方式。 3. 更新表 2-3 Configuration Pin Termination 4. 更新图 2-5 PLL 架构图，修改左侧输入时钟信号名为“CLK0～5_INT”。 5. 更新表 2-6 SF2 JTAG 时序规格表中 T_{JPZX} 和 T_{JPXZ} 的描述。 6. 更新 3.1.2 节，修改 V_{CC} 电源规格。 7. 更新 3.1.3 节，新增注释 1 说明 POR 上电检测，必须供电；修改 V_{CC} 电源规格。 8. 更新 3.1.6 节，新增注释 1。 9. 修改表 3-7 中 GPIO 管脚输入电容为 5pF，删除 eDP/MIPI_RX 管脚输入电容。 10. 更新 4.3 节，修改“IO_R6P_32,D0”引脚为“IO_R6P_32,D0,DIN”。 11. 更新 MIPI 和 EDP 相关的直交流参数。

世健 Confidential 2024 Preliminary

世健 Confidential NDA 2024 10 Preliminary

版权所有©2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。