
RTL

```
module fulladder (
    input  logic A_i,
    input  logic B_i,
    input  logic Cin_i,
    output logic Cout_o,
    output logic S_o
);
```

Описание работы

Модуль производит сложение бит A_i и B_i с учетом бита переноса от сложения предыдущих разрядов Cin_i. Сумма S_o, выходной бит переноса Cout_o.

Схема



Временная диаграмма

