

# 计算机组成



## 计算机组成原理课程组

(刘旭东、肖利民、牛建伟、高小鹏、栾钟治)

Tel : 82338174

Mail: liuxd@buaa.edu.cn

liuxd@act.buaa.edu.cn

## 本课讲述：存储系统 Memory & Storage

- 一. 存储系统概述
- 二. 存储单元电路
- 三. 存储器芯片结构
- 四. 存储器扩展 ★
- 五. DRAM的刷新 ✨
- 六. 外部存储器

## 1.1 存储系统概述

### ❖ 存储器分类

#### ➤ 按介质分类：

- 半导体存储器
- 磁介质存储器
- 光盘存储器





#### ➤ 按访问方式分类：

- 随机访问存储器（Random Access Memory—RAM）
- 只读存储器（Read Only Memory—ROM）
- 顺序访问存储器（Tape）
- 直接访问存储器（Disk）



#### ➤ 按功能分类：


- 高速缓冲存储器
- 主存储器
- 辅助存储器
- 控制存储器



3

## 1.1 存储系统概述

### ❖ 存储器的层次结构



二级存储系统指：高速缓冲存储器（Cache）+主存储器

4

## 1.2 半导体存储器

### ❖ 静态随机访问存储器SRAM (Static RAM)


➤ **SRAM**: 静态存储器, 相对动态而言, 集成度低, 但不必刷新。

### ❖ 动态随机访问存储器DRAM (Dynamic RAM)


➤ **DRAM**: 动态存储器, 需要刷新, 相对而言, 集成度高。



SRAM



DRAM



<http://hi.baidu.com/zhonggongxun/blog/item/23438af3deccb21bb07ec583.html>

## 1.2 半导体存储器

### ❖ 目前主流DRAM

➤ **SDRAM (Synchronous DRAM)**: 同步DRAM, 与系统总线时钟同步, 避免了不必要的等待周期, 减少数据存储时间, 数据可在脉冲上升期便开始传输。SDRAM内存又分为PC66、PC100、PC133等不同规格, 相应带宽分别为528MB/S、800MB/S和1.06GB/S。



SDRAM (DIMM)

➤ **DDR (Double Data Rate) SDRAM**: 双倍速率SDRAM。SDRAM只在一个时钟的上升期传输一次数据; 而DDR内存则在一个时钟的上升期和下降期各传输一次数据, 因此称为双倍速率SDRAM。DDR SDRAM可以在与SDRAM相同的总线频率下达到更高的数据传输率。



SDRAM-DDR (DIMM)

## 1.2 半导体存储器

### ❖ 目前主流DRAM

#### ➤ DDR2 (Double Data Rate 2) SDRAM:

DDR2内存拥有两倍于DDR内存预读取能力，换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少。



➤ DDR3 (Double Data Rate 3) SDRAM: 频率在800M以上，8bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工作频率只有100MHz。DDR3是在DDR2基础上采用的新型设计，与DDR2 SDRAM相比具有功耗和发热量较小、工作频率更高、降低显卡整体成本、通用性好的优势。




7

## 1.2 半导体存储器

### ❖ 只读存储器 (ROM)

- 固定掩膜 (Masks) ROM
- PROM (Programmable ROM): 一次性可编程
- EPROM (Erasable PROM): 可擦除可编程 (紫外线擦除)
- EEPROM (Electrically Erasable PROM): 电擦除
- Flash Memory (闪存): 本质上属于电擦除可编程ROM, 如SM (Smart Media) 卡、CF (Compact Flash) 卡, MMC (Multi Media Card) 卡、SD (Secure Digital) 卡和记忆棒 (Memory Stick) 等。



Mask ROM




EPROM



U盘上的Flash memory

8

## 1.2 半导体存储器



9

## 本课讲述：存储系统 Memory & Storage

- 一. 存储系统概述
- 二. 存储单元电路
- 三. 存储器芯片结构
- 四. 存储器扩展
- 五. DRAM的刷新
- 六. 外部存储器

10

## 2.1 存储单元电路


### ❖ 基本要求

- 具有两种稳定（或半稳定）状态，用来表示二进制的 1 和 0 ；
- 可以实现状态写入（或设置）；
- 可以实现状态读去（或感知）。

11

## 2.1 SRAM存储单元电路

### ❖ SRAM存储单元电路（六管单元电路）



#### MOS管功能:

T1, T2: 工作管;

T3, T4: 负载管;

T5, T6: 门控管;

#### 稳定状态:

“1”: T1 截止, T2 导通

“0”: T2 截止, T1 导通


#### 保持状态:

字选线低电平, T5 和 T6截止, 内部保持稳定。

12

## 2.1 SRAM存储单元电路

### ❖SRAM存储单元电路工作原理（读出）



稳定状态:

“1”: T1 截止, T2 导通

“0”: T2 截止, T1 导通

保持状态:

字选线低电平, T5 和 T6 截止, 内部保持稳定。


读出操作:

- 输入条件: 字选线高电平
- T5和T6导通, 如果存储单元原来保存信息是“1”, D线则“读出”了内部状态(A点电平)则为高, 否则为低。

13

## 2.1 SRAM存储单元电路

### ❖SRAM存储单元电路工作原理（写入）



稳定状态:

“1”: T1 截止, T2 导通

“0”: T2 截止, T1 导通

保持状态:

字选线低电平, T5 和 T6 截止, 内部保持稳定。


写入操作:

- 写 1: D线高电平,  $\overline{D}$  线低电平, 字选线高电平, T5 和 T6 导通, T1截止, T2导通, 写入 1。
- 写 0: D线低电平,  $\overline{D}$  线高电平, 字选线高电平, T5 和 T6 导通, T2截止, T1导通, 写入 0。

14

## 2.2 DRAM存储单元电路

### ❖ DRAM存储单元电路（单管单元电路）




- $C_s$  电容  $\ll C_d$  电容
- $C_s$  上有电荷表示 ‘1’
- $C_s$  上无电荷表示 ‘0’
- 保持状态：字选线低电平，T截止，理论上内部保持稳定状态。

注意：在保存二进制信息“1”的状态下， $C_s$ 有电荷，但 $C_s$ 存在漏电流， $C_s$ 上的电荷会逐渐泄放，状态不能长久保持，在电荷泄放到威胁所保存的数据性质之前，需要补充所泄放的电荷，以保持数据性质不变。这种电荷的补充称之为刷新（或再生）。

15

## 2.2 DRAM存储单元电路

### ❖ DRAM存储单元电路工作原理（读出）



读出时：D线先预充电到  $V_{pre}=2.5V$ ，然后字选线高电平，T导通


- 若电路保存信息1， $V_{cs}=3.5V$ ，电流方向从单元电路内部向外；
- 若电路保存信息0， $V_{cs}=0.0V$ ，电流方向从外向单元电路内部；
- 因此根据数据线上电流的方向可判断单元电路保存的是1还是0。
- 读出过程实际上是 $C_s$ 与 $C_d$ 上的电荷重新分配的过程，也是 $C_s$ 与 $C_d$ 上的电压重新调整的过程。 $C_d$ 上的电压，即是D线上的电压。

16



## 2.2 DRAM存储单元电路

### ❖ DRAM存储单元电路工作原理（写入）




写入操作：D 线加高电平（1）或低电平（0），字选择线置高电平，T导通；

- 写1时，D线高电平，对Cs充电；
- 写0时，D线低电平，Cs放电；


17

## 2.3 ROM存储单元电路


### ❖ 固定掩膜ROM单元电路



含二级管的电路  
表示1，不含电  
路表示0



含三级管的电路  
表示1，不含电  
路表示0




含MOS管的电路  
表示0，不含电  
路表示1

18

## 2.3 ROM存储单元电路

### ❖ 可编程的PROM单元电路




- 出厂时所有位均为1。
- 编程时（写入数据），对写0的单元加入特定的大电流，熔丝被烧断，变为另一种表示0的状态，且不可恢复。
- 工作时，加入正常电路。

19

## 2.3 ROM存储单元电路

### ❖ 紫外线擦除可编程的EPROM单元电路




- 出厂时所有位均为 1，FAMOS（浮空栅极MOS）G极无电荷，处于截止状态。
- 编程时（写入数据），对写0的单元加入特定的电压，FAMOS上的G极与D极被瞬时击穿，大量电子聚集到G极上，撤销编程电压后，G极上的聚集的电子不能越过隔离层，FAMOS导通，表示0。
- 工作时，加入正常电压，FAMOS的状态维持不变。
- 擦除时，用紫外线照射，FAMOS聚集在G极上的电子获得能量，越过隔离层泄漏，FAMOS恢复截止状态。

20

## 2.3 ROM存储单元电路

### ❖ EEPROM单元电路




➤与EPROM相似，它是在EPROM基本单元电路的浮空栅的上面再生成一个浮空栅，前者称为第一级浮空栅，后者称为第二级浮空栅。第二级浮空栅引出一个电极，接某一电压 $V_G$ 。

➤若 $V_G$ 为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一浮空栅极，即编程写入。

➤若使 $V_G$ 为负电压，强使第一级浮空栅极的电子散失，即擦除。擦除后可重新写入。

21

### ❖ 存储单元的符号表示



22

# 本课讲述：存储系统 Memory & Storage


- 一. 存储系统概述
- 二. 存储单元电路
- 三. 存储器芯片结构
- 四. 存储器扩展
- 五. DRAM的刷新
- 六. 外部存储器

23

## 3.1 存储芯片内部结构

### ❖ 存储芯片结构（一维地址结构）

1024×2：1024 个字单元，每个字单元 2 个二进制位。




24

### 3.1 存储芯片内部结构

❖ 问题：如何识别这些字单元？

- $1024 \times 2$ ：1024 个字单元，需要1024个不同的标示。
- 地址编码：译码电路使得字选择线  $W_i$  处于工作状态的输入信号（二进制信号），称为  $W_i$  所选中字单元的地址编码（简称地址）。
- 对于每一个字单元，地址是唯一的。




25

### 3.1 存储芯片内部结构

❖ 二维地址结构（SRAM）

- 芯片示例： $4096 \times 4$ （4096 个字，每个字 4 位）
- $4096 \times 4 = 2^{14}$  个位单元
- 存储矩阵： $2^7 \times 2^7$ （128 行  $\times$  128 列）




26

### 3.1 存储芯片内部结构

❖ 二维地址结构（SRAM）：4096×4：4096 个字，每个字 4 位

➢ 存储矩阵：2<sup>7</sup>×2<sup>7</sup> (128行×128列)

➢ 行译码：行地址 7 位，一行含 32 个字共 128 位，任一时刻只有 1 个字（4 位数据线）被选中。




27

### 3.1 存储芯片内部结构

❖ 二维地址结构（SRAM）：4096×4：4096 个字，每个字 4 位

➢ 存储矩阵：2<sup>7</sup>×2<sup>7</sup> (128行×128列)


➢ 一行包括 32 个字，要进行 32 选 1 的译码（Y 译码），列地址 5 位



28

### 3.1 存储芯片内部结构

❖ 二维地址结构 (SRAM)：4096×4：4096 个字，每个字 4 位。




29

### 3.1 存储芯片内部结构

❖ DRAM芯片结构


- 芯片示例：4096×4 DRAM（4096 个字，每个字 4 位）
- 4096 个字 =  $2^{12}$ ，12 位地址
- DRAM 芯片封装的特殊：行列地址管脚复用，行列地址各 6 位。
- 存储矩阵： $2^6 \times (2^6 \times 4)$  (64 行 × 256 列)



30

## 存储芯片结构示例


### ❖ SRAM 2114(1024×4)芯片结构



31

## 存储芯片结构示例

### ❖ DRAM 4M×4 DRAM芯片结构(内部包含刷新电路)




32



## 存储芯片结构示例

### ❖ DRAM 2164A 芯片结构 (64K×1)



33

## 本课讲述：存储系统 Memory & Storage

- 一. 存储系统概述
- 二. 存储单元电路
- 三. 存储器芯片结构
- 四. 存储器扩展**
- 五. DRAM的刷新
- 六. 外部存储器

34

## 4.1 存储器芯片的扩展 (位扩展)

例：1Kx4 SRAM芯片构成1Kx8的存储器

➤ 1Kx4 芯片管脚：


- 10个地址管脚 **A9~A0**
- 4个数据管脚 **D3~D0**
- 1个片选输入管脚 **CS#**
- 1个读写控制管脚 **WE#**
- 芯片地址空间：**000H~3FF H**

➤ CPU访问存储器需提供：

- 地址总线10根：**AB9~AB0**
- 数据总线8根：**DB7~DB0**
- 读写控制信号：**MemW**
- 存储器地址空间：**000H~3FF H**

➤ 需要芯片： $(1K \times 8) / (1K \times 4) = 2$ 片


- 地址管脚：都连接到**AB9~AB0**
- 数据管脚：分别连接到 **DB7~DB4**和 **DB3~DB0**
- 芯片读写控制管脚：连接**MemW**



35

## 4.1 存储器芯片的扩展 (位扩展)

例：1K x 4的SRAM存储芯片构造1K x 8的存储器



36

## 4.2 存储器芯片的扩展 (字扩展)

例：1Kx8 SRAM芯片构成4Kx8的存储器

➤ 1Kx8 芯片管脚：

- 10个地址管脚 **A9~A0**
- 8个数据管脚 **D7~D0**
- 1个片选输入管脚 **CS#**
- 1个读写控制管脚 **WE#**
- 芯片地址空间：**000H~3FF H**

➤ CPU访问存储器需提供：


- 地址总线10根：**AB11~AB0**
- 数据总线8根：**DB7~DB0**
- 读写控制信号：**MemW**
- 存储器地址空间：**000H~FFF H**

➤ 需要芯片数： $(4K \times 8) / (1K \times 8) = 4$ 片

- 地址管脚：都连接到**AB9~AB0**
- 数据管脚：都连接到**DB7~DB0**
- 芯片读写控制管脚：连接**MemW**

➤ 一个2-4译码器产生4个片选信号


- 译码器输入：**AB11~AB10**
- 译码器输出：分别接4个芯片片选管脚



37

## 4.2 存储器芯片的扩展 (字扩展)

例：1Kx8 SRAM存储芯片构成4Kx8的存储器



38

### 4.3 存储器芯片的扩展 (混合扩展)

例：4Kx4 SRAM存储芯片构成16Kx8的存储器

➤ 4K×4芯片：

- 12个地址管脚 **A11~A0**
- 4个数据管脚 **D3~D0**
- 1个片选输入管脚 **CS#**
- 1个读写控制管脚 **WE#**
- 芯片地址空间：**000H~FFF H**

➤ CPU向存储器提供：


- 地址总线14根：**AB13~AB0**
- 数据总线8根：**DB7~DB0**
- 读写控制信号：**MemW**
- 存储器地址空间：**0000H~3FFF H**

➤ 需要芯片数：(16K×8) / (4K×4) = 8片

- 分4组（字扩展），每组2个芯片（位扩展）

➤ 一个2-4译码器产生4个片选信号



- 译码器输入：**AB13~AB12**
- 译码器输出：分别接4组芯片片选管脚



39

### 4.3 存储器芯片的扩展 (混合扩展)


4Kx4 SRAM存储芯片构成16Kx8的存储器地址空间划分



40


### 4.3 存储器芯片的扩展 (混合扩展)

4Kx4 SRAM存  
储芯片构成  
16Kx8的存储  
器连接图




41


### 存储器芯片的扩展示例 (续)



RAM 2114 与 CPU 的连接



74LS138 引脚图



74LS138 逻辑符号

42

## CPU与主存的连接（示例）

CPU地址线A15~A0，数据线D7~D0， $\overline{WR}$ 为读/写信号， $\overline{MREQ}$ 为访存请求信号。0000H~3FFFH为系统程序区，4000H~FFFFH为用户程序区。用8K×4位ROM芯片和16K×8位RAM芯片构成该存储器，要求说明地址译码方案，并将ROM芯片、RAM芯片与CPU连接。

解：因为0000H~3FFFH为系统程序区，ROM区高两位总是00，低14位为全译码。

ROM区大小为： $2^{14} \times 8 \text{位} = 16\text{K} \times 8 \text{位} = 16\text{KB}$

ROM芯片数为： $16\text{K} \times 8 \text{位} / 8\text{K} \times 4 \text{位} = 2 \times 2 = 8$ ，字方向扩展2倍，位方向扩展2倍


ROM芯片内地址位数为13位，连到CPU低13位地址线A12~A0

因为4000H~FFFFH为用户程序区，RAM区高两位是01、10、11，低14位为全译码。

RAM区大小为： $3 \times 2^{14} \times 8 \text{位} = 3 \times 16\text{K} \times 8 \text{位} = 48\text{KB}$

RAM芯片数为： $48\text{K} \times 8 \text{位} / 16\text{K} \times 8 \text{位} = 3 \times 1 = 3$ ，字方向上扩展3倍，位方向上不扩展。

RAM芯片内地址位数为14位，连到CPU低14位地址线A13~A0。



43

## 存储器的符号表示

### ❖ 读操作

#### ➤ 输入

- 读单元地址：Address
- 读控制信号：MemRead

#### ➤ 输出


- 读出数据：Readdata

### ❖ 写操作

#### ➤ 输入

- 写单元地址：Address
- 写入数据：Writedata
- 写控制信号：MemWrite

#### ➤ 输出：无



44


# 本课讲述：存储系统 Memory & Storage

- 一. 存储系统概述
- 二. 存储单元电路
- 三. 存储器芯片结构
- 四. 存储器扩展
- 五. DRAM的刷新
- 六. 外部存储器

45

## 5.1 DRAM存储单元电路的刷新

### ❖ DRAM单管单元电路的工作特征



$V_d'$ : D线在读出调整后的电压

$V_{cs}$ :  $C_s$ 原来的电压

$\Delta V$ : D线上读出过程前后的变化量

$$\Delta V = V_d' - V_{pre} = (V_{cs} - V_{pre}) \times C_s / (C_s + C_d)$$

由于 $C_d$ 要比 $C_s$ 大一两个数量级，所以

$\Delta V$ 不会太大（1%到10%），一般为100mV左右。

D线上的电压在读出过程中的变化量实例计算：

假定  $C_s = 1\text{pf}$ ,  $C_d = 50\text{pf}$ ,  $V_{pre} = 2.5\text{V}$

存储1时,  $V_{cs} = 3.5\text{V}$ , 存储0时,  $V_{cs} = 0\text{V}$

则：


$$\Delta V(1) = (3.5\text{v} - 2.5\text{v}) \times 1\text{pf} / (1\text{pf} + 50\text{pf}) = 19.6\text{mv}$$

$$\Delta V(0) = (0\text{v} - 2.5\text{v}) \times 1\text{pf} / (1\text{pf} + 50\text{pf}) = -49\text{mv}$$

46

## 5.1 DRAM存储单元电路的刷新

### ❖ DRAM存储单元电路的信号刷新问题




1. 由于读出过程D线电压变化量较小，需要对变化量进行放大才能得到有效的数据，所以单管存储单元电路中D线上必须增加传感放大器(Sense Amplifier)。

1. （没有感应放大器时）读出操作是一种破坏性操作，读1时，Cs放电；读0时，Cs充电；所以读出操作后，原保存在Cs上的数据（电荷）被破坏，应该立即进行恢复（重写或刷新）。
2. 在保持状态下，T管截止，Cs与外部隔开，但Cs两级间存在漏电流，所以，Cs上的电荷也会出现变化，必须在一个时间内重写数据，这个时间称为单元电路的刷新周期，一般为4ms、8ms。
2. 刷新由传感放大器在读出过程中同时完成。在D线上增加了传感放大器后读过程实际上就是一次刷新过程。事实上，DRAM的刷新就是通过这样的读操作来实现的。

47

## 5.1 DRAM存储单元电路的刷新

### ❖ 读“1”过程中的D线电压变化情况（刷新过程）




48



## 5.1 DRAM存储单元电路的刷新


❖ 读“0”过程中的D线电压变化情况（刷新过程）



49

## 5.2 DRAM存储芯片的刷新

❖ DRAM芯片: 4096×4 DRAM



按行刷新, 每次刷新1行

50

### 5.3 DRAM的刷新方式

#### ❖ DRAM的刷新


- 刷新操作：读操作；
- 按行刷新、所有芯片同时进行；
- 刷新操作与CPU访问内存分开进行；
- 刷新周期：2ms, 4ms, 8ms,...,64ms；
- 刷新地址及刷新地址计数器

51

### 5.3 DRAM的刷新方式

#### ❖ 集中刷新方式

- 将刷新周期分成两部分，在一个时间段内刷新存储器所有行，另一个时间段CPU访问内存，刷新电路不工作。
- 集中刷新时间长，此时存储器不能正常读写（访存死区）。很少使用该方法。
- 集中刷新间隔 = 刷新周期




52

### 5.3 DRAM的刷新方式

#### ❖ 分散刷新方式

- 一个存储周期分为两段：前一段用于正常读写，后一段用于刷新操作。一个存储周期刷新1行，下一存储周期刷新另一行，直至最后1行后，又开始刷新第1行。
- 存储周期加长，效率降低，**很少使用**。
- 分散刷新闻隔 = 刷新行数 × 存储周期 ≤ 刷新周期




53

### 5.3 DRAM的刷新方式

#### ❖ 异步刷新方式

- 结合前两种方式，保证在一个刷新周期内将存储芯片内的所有行刷新一遍，且只刷新一遍。
- **异步刷新闻隔 = 刷新周期**
- 以128行为例，在2ms时间内必须轮流对每一行刷新一次，即每隔  $2\text{ms}/128=15.5\mu\text{s}$  刷新一行。这时假定读/写与刷新操作时间都为  $0.5\mu\text{s}$ ，则可用前  $15\mu\text{s}$  进行正常读/写操作，最后  $0.5\mu\text{s}$  完成刷新操作。



54


## 非易失性存储器

### ❖ 非易失性内存 (Nonvolatile RAM, NVRAM)

- 铁电存储器: FRAM
- 电阻式存储器: ReRAM
- 磁阻存储器: MRAM, SRAM的高速读写性能, DRAM的集成度, ROM的非易失性特征, 功耗低



FRAM



MRAM

## 本课讲述: 存储系统 Memory & Storage

- 一. 存储系统概述
- 二. 存储单元电路
- 三. 存储器芯片结构
- 四. 存储器扩展
- 五. DRAM的刷新
- 六. 外部存储器

## 磁表面存储原理

### ❖ 磁表面存储器

- 磁头：体积小，重量轻；
- 软盘采用接触方式，硬盘采用浮动方式（浮动磁头，薄膜磁头）
- 磁记录材料：极细的 $\gamma\text{-Fe}_2\text{O}_3$ 颗粒，涂在（或喷射）在盘面上，形成细密、均匀、光滑的磁膜。
- 片基（载体）：塑料（软盘），金属（硬盘）



### ❖ 记录原理


- 通过磁头与介质的相对运动完成读写操作。
- 写入：根据写入代码确定写入驱动电流的方向，使磁表面被磁化的极性方向不同，以区别“0”和“1”；
- 读出：磁头相对磁化单元做切割磁力线运动，磁化单元的极性决定了感应电势的方向，以此区别“0”和“1”。



57

## 磁记录编码方式

### ❖ 磁记录编码方式实际上是写入电流的变化方式



58

## 磁记录编码方式

### ❖ 评价记录方式的主要指标

- 可靠性：归零制低，调相制高；
- 编码效率：用记录一位信息的最大磁化翻转次数表示；FM与PM为2，NRZ为1；
- 自同步能力：能否直接从读出的信号中提取同步信号；NRZ没有自同步能力，PM，FM等都具备自同步能力；

59

## 硬磁盘基本结构

### ❖ 结构

- 全密封：浮动磁头组件、磁头驱动机构、盘片和主轴组件和前置控制电路等密封在一起。
- 磁头：非接触式浮动磁头，盘面分启停区和数据区。不工作时，磁头停留在启停区；工作时，磁盘高速旋转带动气流使磁头漂浮在磁表面上方，头盘间隙仅有0.1微米~0.3微米；
- 读写电路：安装在磁头臂接近磁头的地方，以减少干扰；
- 旋转速度：3600RPM，7200RPM，10000RPM，15KPRM；一般等角速度旋转。




60

## 硬磁盘基本结构

### ❖ 磁盘存储结构

- ▶ 盘面：一个磁盘包含若干盘片，每盘片分上下两个盘面，每个盘面由一磁头负责读写
- ▶ 磁道：磁盘表面的同心圆环
- ▶ 扇区：每个磁道包含若干扇区，扇区是磁盘数据读写的最小单位，扇区容量一般为512 ~ 4096 字节（**默认为512字节，默认每个磁道包含的扇区数是相同**）
- ▶ 柱面（cylinder）：不同盘面相同半径磁道构成的圆柱



磁盘上的磁道、扇区和簇

### ❖ 扇区的地址表示：

扇区地址：


Cylinder #	Head #	Sector #
------------	--------	----------

61

## 硬磁盘基本结构

### ❖ 补充：现在的硬盘都使用ZBR（


Zoned Bit Recording分区记录）技术，盘片表面从里向外划分为数个区域，不同区域的磁道扇区数目不同，同一区域内各磁道扇区数相同，盘片外圈区域磁道长扇区数目较多，内圈区域磁道短扇区数目较少，大体实现了等密度，从而获得了更多的存储空间。大多数产品划分了16个区域，最外圈的每磁道扇区数正好是最内圈的一倍（373~746正是啦）。这样的话，当磁盘主轴马达按一定角速度（每秒N转）旋转的时候，越往外，线速度越大，单位时间内读取的扇区数就越多，传输率就越高。（是不是也可以稍微理解通常把系统盘数据放在磁盘最外圈的原因了）



62

## 硬盘基本结构

### ❖ 扇区数据格式示例（Segate ST506 磁盘扇区格式）



63

## 磁盘的性能参数

### ❖ 性能指标

- 记录密度
  - 道密度：磁盘沿半径方向单位长度的磁道数；
  - 位密度：单位长度磁道记录二进制的位数。
- 存储容量：磁头数×磁道（柱面）数×每道扇区数×每扇区字节数
- 寻道时间  $T_S$ ：磁头从当前位置定位到目标磁道所需时间（用平均值表示）；
- 寻区时间  $T_w$ ：磁头定位到目标磁道后，等待目标扇区旋转到磁头下所需的时间（用平均值表示）；
- 访问时间（也称寻址时间） $T_A$ ： $T_A = T_S + T_w$
- 数据传输率  $D_r$ ：单位时间内传输的数据位数（b/s）

64



## 软磁盘

### ❖ 软盘（Floppy Disk）

- 尺寸：5.25 inch, 3.5 inch
- 容量：360KB, 1.2MB, 720KB, 1.44MB



65

## 硬磁盘的类型

### ❖ IDE 硬盘

- IDE（Integrated Drive Electronics）：80年代出现，主要为 IBM PC 兼容机所用的低价磁盘，由BIOS处理磁盘的读写等操作。

### ❖ SCSI 硬盘

- SCSI (Small Computer System Interface)：接口与IDE不同，具有更高的数据传输率。
- SCSI接口上所有设备（不一定是磁盘）可以同时操作，这是与IDE和最大的不同之处。

Name	Data bits	Bus Mhz	MB/Sec
SCSI-1	8	5	5
SCSI-2	8	5	5
Fast SCSI-2	8	10	10
Fast & Wide SCSI-2	16	10	20
Ultra SCSI	16(32)	20	40
Ultra2 Wide SCSI	16		80
Ultra-160m/Ultra-320m	16		160/320

66

## 硬磁盘的类型

### ❖ RAID


- **Redundant Array of Independent Disks**（独立冗余磁盘阵列）
- RAID由多个物理构成，但被操作系统当成一个逻辑磁盘，数据分布在不同的物理磁盘上，冗余磁盘用于保存数据校验信息，校验信息保证在出现磁盘损坏时能够有效的恢复数据；
- RAID特点
  - ❑ 通过把多个磁盘组织在一起作为一个逻辑卷提供磁盘跨越功能
  - ❑ 通过把数据分成多个数据块（**Block**）并行写入/读出多个磁盘以提高访问磁盘的速度
  - ❑ 通过镜像或校验操作提供容错能力
- RAID包括六种不同模式：**RAID 0, RAID1, RAID2, RAID3, RAID4和 RAID 5**。

67

## 硬磁盘的类型

### ❖ RAID 0：无差错控制的带区组

- 实际上不应属于RAID家族成员，完全没有冗余；
- 数据条带（Strip）化分布在不同的物理磁盘上。Strip可以是物理磁盘上的一块存储区（扇区或其他单位）。
- 磁盘组中每一个磁盘同一位置的磁盘区构成一个逻辑上的带区，所以一个带区分布在多个磁盘上。
- 单个I/O 操作访问的数据分布在一个带区上时，可实现I/O操作的并行处理，改善数据传输性能。




68

## 硬磁盘的类型

### ❖ RAID 1: 镜像结构

- 简单镜像磁盘冗余方案，成本太高；
- 与RAID 0类似，用户数据和系统数据条带（Strip）化分布在不同的物理磁盘上（包括镜像磁盘）。
- 读操作同时在两组磁盘中进行，数据从访问时间小的磁盘组中获得，所以，读操作性能得到改善。
- 写操作同时在两组磁盘中进行，写操作的访问时间以速度慢的为准，所以，写操作性能指标不高。
- 出现磁盘损坏时，数据恢复简单。




69

## 硬磁盘的类型

### ❖ RAID 2: 带海明校验

- 采用完整的并行访问技术，所有磁盘在任何时刻都并行地响应I/O 请求；磁盘组中物理磁盘处于完全同步状态，以保证任何时刻，所有磁盘的磁头都处于相同位置。
- 数据按较小的条带（一个字或一个字节）分布在不同的磁盘上。
- 根据磁盘数据计算错误校验码（比如海明码），校验码按位分布在冗余磁盘对应位置上。
- 数据传输率高；访问效率高；
- 成本比较高（比RAID1稍低）




70

## 硬磁盘的类型

### ❖ RAID 3: 带奇偶校验码的并行传送

- 与RAID2一样，采用并行访问技术；
- 数据按较小的条带（一个字或一个字节）分布在不同的磁盘上。
- 校验码是简单的奇偶校验码（1位），保存在独立的冗余磁盘对应位置上。
- 一个磁盘损坏，可以方便地实现数据恢复；
- 数据传输率高；访问效率高；




71

## 硬磁盘的类型

### ❖ RAID 4: 带奇偶校验码的独立磁盘结构

- 采用独立访问技术，每个磁盘独立工作，分散的I/O请求将得到很好的并行处理
- 数据按较大的条带分布在不同的磁盘上。
- 校验码是奇偶校验码，保存在独立的冗余磁盘对应位置上。
- 一个磁盘损坏，可以方便地实现数据恢复；
- 写操作效率较低，需要计算奇偶校验位，磁盘组中一个磁盘写操作，均需要读取原检验信息，重新计算校验信息，再写校验信息。




72

## 硬磁盘的类型

### ❖ RAID 5: 分布式奇偶校验的独立磁盘结构

- 与RAID 4的差别仅在于校验信息的保存位置；数据校验码作为条带的一部分保存在磁盘组不同的磁盘



73


## 光盘存储器

### ■ CD-ROM

- 规格：直径120mm，厚度1.2mm，中心孔径15mm
- 结构：树脂片基，铝反射层，保护膜，印刷层
- 数据记录区：32mm宽的环形记录带。
  - ❑ 等线速度方式：一个螺旋环环绕22188次（600环/mm，总长度约5.6km长）
  - ❑ 等角速度方式

### ■ 数据记录


- 凹点（Pit）表示0
- Land表示1



74

## 光盘存储器

### ❖ CD-ROM的数据格式




- **Symbol:** 14位, 8位数据, 6位海明校验位(看成一个Bytes);
- **Frame:** 42个连续Symbol (588bits), 其中192位 (24字节) 存储数据, 其余396位用于错误纠正与控制;
- **Sector:** 98个frame构成一个Sector (总计2352Bytes)。
- **总容量:** 650MB
- **等线速度旋转时:** 单速: 120cm/s (最内圈530RPM, (最外圈200RPM), 75 Sectors/Sec (150KB/S)。
- **制作过程:** 母板压模
- **读机制:** 0.78微米波长红外激光, 根据反射光的强度判断是0还是1;

75

## 光盘存储器

### ❖ CD-R (Recordables)

- 在片基(树脂)与反射层(金)中增加了一层染料层作为数据记录层, 初始状态下, 染料层透明, 在写入状态时, 高能量 (8-16mw) 使照射处的染料变色, 变成不透明点, 不可再恢复成透明状态。读出状态下(0.5mw), 根据透明不透明判断是0还是1。



76

## 光盘存储器

### ❖ CD-RW (Rewritables)

- 与CD-R的差别是采用合金层代替染料层。一般采用银、铜、锑、碲合金。该合金具有两种稳定状态：透明状态（晶体结构）和不透明状态（无序结构），初始时为晶体结构。
- CD-RW工作时采用三种不同功率的激光：
  - ❑ 大功率（写）：合金熔化，由晶体结构变为无序结构；
  - ❑ 中等功率（擦除）：合金熔化，由无序结构变为晶体结构；
  - ❑ 小功率（读）

77

## 光盘存储器

### ❖ DVD (Digital Video Disk)

与CD-ROM的差别：

- Pit直径更小（0.4微米）；
- 环绕密度更高（0.74微米，CDROM是1.6微米）；
- 0.65微米波长红色激光（CDROM是0.78微米的红外激光）；
- 容量：单面单层4.7GB，单面双层8.5GB，双面单层9.4GB，双面双层17GB。
- 数据传输率：单速DVD 1.4M Bytes/Sec。

78