计算机组成


MIPS单周期控制


高小鹏

北京航空航天大学计算机学院

目录

- □ 实现控制
- □ 时钟方法





合成各指令的控制信号取值矩阵

□ 示例: addu指令

环节	步骤	语义	连接关系	功能部件	控制信号取值
		读取指令	<pc.do,im.a></pc.do,im.a>	IM	
1	读指令	计算下条指令地址	<pc.do,npc.pc></pc.do,npc.pc>	PC	NPCOp:PC+4
	更新PC	<npc.npc, pc.di=""></npc.npc,>	NPC		
2	读操作数		<im.d[25:21],rf.a1></im.d[25:21],rf.a1>	RF	
-	以 法 计 数		<im.d[20:16],rf.a2></im.d[20:16],rf.a2>	T/I	
3	执行	 ALU 执行加法	<rf.rd1,alu.a></rf.rd1,alu.a>	ALU	ALUOp: ADD
3 17(1)		ALU 17(1 J JJH /A	<rf.rd2,alu.b></rf.rd2,alu.b>	ALU	ALOOP: ADD
4 回写		计算结果回写至rd寄	<alu.c,rf.wd></alu.c,rf.wd>	RF	RFWr:1
4 四写	存器	<im.d[15:11],rf.a3></im.d[15:11],rf.a3>	L.F	KEWI:I	

- ◆ 对于不涉及的组合逻辑功能部件,如EXT,其控制信号可以设置为X
 - X有助于化简。一般来说,令其为0会得到更简单的控制信号表达式
- 对于不涉及的存储功能部件,如DM,其写使能必须设置为□
 - 如果DM的写使能不设置为0,则意味着addu指令也会导致DM被写入

指令	NPCOp	RFWr	EXTOp	ALUOp	DMWr	M1Sel	M2Sel	M3Sel
addu	PC+4	1	Х	ADD	0	?	?	?

计算机组成与实现


合成各指令的控制信号取值矩阵

□ 完整的控制信号取值矩阵(不包含MUX的控制信号)

指令	NPCOp	RFWr	EXTOp	ALUOp	DMWr	M1Sel	M2Sel	M3Sel
addu	PC+4	1	Х	ADD	0	?	?	?
subu	PC+4	1	х	SUB	0	?	?	?
ori	PC+4	1	0	OR	0	?	?	?
lw	PC+4	1	1	ADD	0	?	?	?
sw	PC+4	0	1	ADD	1	?	?	?
beq	0b01	0	х	SUB	0	?	?	?
jal	0b10	1	Х	Х	0	?	?	?
jr	0b11	0	Х	Х	0	?	?	?

合成各指令的控制信号取值矩阵

- □ 构造MUX控制信号真值表
 - 根据指令与输入信号关系及端口与输入源关系,就可以"自动"确定控制信号表达式。以sw指令为例
 - ①指令的20:16位指定寄存器堆的回写编号,由此可以查出MUX的端口编号
 - ②MUX的端口编号与控制信号取值是一一对应的



合成各指令的控制信号取值矩阵

□ 完整的控制信号取值矩阵(包含MUX的控制信号)

指令	NPCOp	RFWr	EXTOp	ALUOp	DMWr	M1Sel	M2Sel	M3Sel
addu	PC+4	1	Х	ADD	0	00	00	0
subu	PC+4	1	Х	SUB	0	00	00	0
ori	PC+4	1	0	OR	0	01	00	1
lw	PC+4	1	1	ADD	0	01	01	1
sw	PC+4	0	1	ADD	1	XX	XX	1
beq	0b01	0	Х	SUB	0	XX	XX	0
jal	0b10	1	Х	Х	0	10	10	Х
jr	0b11	0	Х	Х	0	XX	XX	Х

• 对比NPCOp/ALUOp与M1Sel/M2Sel/M3Sel,显然宏定义的表达方式 更好:不仅易于理解,而且有利于工程维护

合成各指令的控制信号取值矩阵

□ 完整的控制信号取值矩阵(包含MUX的控制信号)

指令	NPCOp	RFWr	EXTOp	ALUOp	DMWr	M1Sel	M2Sel	M3Sel
addu	PC+4	1	Х	ADD	0	00	00	0
subu	PC+4	1	Х	SUB	0	00	00	0
ori	PC+4	1	0	OR	0	01	00	1
lw	PC+4	1	1	ADD	0	01	01	1
sw	PC+4	0	1	ADD	1	XX	XX	1
beq	0b01	0	Х	SUB	0	XX	XX	0
jal	0b10	1	Х	Х	0	10	10	Х
jr	0b11	0	Х	Х	0	XX	XX	Х

□ Q: 该如何将这个表格转换为组合逻辑表达式?

计算机组成与实现

构造控制信号的布尔表达式

- □ 第1步: 将每条指令用一个变量与之对应
 - ◆ 使用指令的opcode与funct产生变量
 - ◆ 为了提高可读性,变量名就是指令名
 - ◆ 由于R型指令的opcode都为0, 因此需产生一个单独变量Rtype
- □ 示例

指令	opcde	funct
addu	000000	100000
beq	000100	

构造控制信号的布尔表达式

- □ 第1步:将每条指令用一个变量与之对应
 - 使用指令的opcode与funct产生变量
 - ◆ 为了提高可读性,变量名就是指令名
 - ◆ 由于R型指令的opcode都为0,因此需产生一个单独变量Rtype
- □ 示例: Verilog表达式

```
assign beq = (op==`BEQ)

assign Rtype = (op==6'b0000000);

assign add = Rtype&(funct==`ADDU);
```

指令	opcde	funct
addu	000000	100000
beq	000100	

计算机组成与实现


构造控制信号的布尔表达式


- □ 第2步: 使用指令变量构造控制信号
 - ◆ ※构造控制信号表达式时,要确保包含了所有取值为1的指令
- □ 示例


DMWr = sw

RFWr = add + sub + ori + lw + jal

指令	NPCOp	RFWr	EXTOp	ALUOp	DMWr	M1Sel	M2Sel	M3Sel
addu	PC+4	1	Х	ADD	0	00	00	0
subu	PC+4	1	х	SUB	0	00	00	0
ori	PC+4	1	0	OR	0	01	00	1
1w	PC+4	1	1	ADD	0	01	01	1
SW	PC+4	0	1	ADD	1	XX	XX	1
beq	0b01	0	Х	SUB	0	XX	XX	0
jal	0b10	1	х	Х	0	10	10	Х
jr	0b11	0	Х	Х	0	XX	XX	Х








寄存器时序术语

- 建立时间(Setup Time):输入信号在时钟上升沿之前就必须有效的时间
- □ 保持时间(Hold Time):输入信号在时钟上升沿之后仍然必须保持有效的时间
- 输出延迟(CLK-to-Q):输出信号在时钟上升沿之后输出有效值的时间

计算机组成与实现


最大时钟频率


- □ 如何计算电路的最大频率?
 - 最大频率取决于最大延迟
 - 最大延迟取决于为了确保寄存器的正确输入所需要的时间



关键路径

- □ 关键路径: 电路中的任意2个寄存器之间的最大延迟
- 电路的时钟周期必须大于关键路径,否则信号将不能正确的传递 到下一个寄存器





单周期性能

- □ 假设: RF的读写延迟均为100ps, 其他部件延迟为200ps
- □ 最大时钟频率是多少?
 - lw延迟最大,即关键路径为800ns。因此,最大时钟频率为1.25GHz

指令	读取指令	读寄存器	ALU	数据存取	写寄存器	理想执行时间	实际执行时间
addu	200	100	200		100	600	800
subu	200	100	200		100	600	800
ori	200	100	200		100	600	800
lw	200	100	200	200	100	800	800
sw	200	100	200	200		700	800
beq	200	100	200			500	800
jal	200				100	300	800
jr	200	100				300	800

□ 如何提高时钟频率?