

Exercice 1

Construire la table de vérité de la proposition suivante :

$$p \Leftrightarrow (p \oplus r)$$

Exercice 2

Ecrire la négation, la réciproque et la contraposée de la proposition :

- S'il fait beau et si je suis en vacances alors j'irai à la plage.

Exercice 3

Décider si le raisonnement suivant est valide :

Jean est fatigué ou malade

S'il est fatigué alors il est contrarié

Jean n'est pas contrarié

Donc Jean est malade.

Exercice 4

Retrouver une proposition simple vérifiant la table de vérité. On simplifiera l'expression obtenue.

p	q	r	f(p;q;r)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Exercice 5

Simplifier les propositions suivantes puis indiquer les éventuelles tautologies

- $(p \Rightarrow p) \Rightarrow q$
- $(p \wedge q) \Rightarrow (p \vee q)$

Exercice 6

Ecrire la négation des propositions suivantes

$$p \Leftrightarrow q \quad ; \quad p \vee (q \wedge r) \quad ; \quad (\neg p \vee q) \Rightarrow r$$

Exercice 7

On construit le connecteur binaire $|$ appelé connecteur de Sheffer par

$$p | q \Leftrightarrow (\bar{p}) \vee (\bar{q})$$

- Construire la table de vérité de $p \mid q$.
- Calculer $p \mid p$, $\overline{p \mid q}$, $\overline{p} \mid \overline{q}$
- En déduire l'écriture des propositions : \overline{p} , $p \wedge q$, $p \vee q$, $p \implies q$ uniquement à l'aide du connecteur de Sheffer.

]

Exercice 8

Le demi-additionneur

Un additionneur est un circuit logique permettant de réaliser une addition. Ce circuit est très présent dans les ordinateurs pour le calcul arithmétique mais également pour le calcul d'adresses.

Pour additionner deux nombres binaires, il faut d'abord additionner les 2 bits de poids faible, puis additionner les bits suivants sans oublier les retenues.

Un demi-additionneur ou *Half Adder (HA)* est un circuit qui additionne les 2 bits de poids faibles pour lesquelles la retenue propagée n'est pas prise en compte.



1. Compléter la table suivante pour $A + B$:

A	B	Sum	Carry
0	0		
0	1		
1	0		
1	1		

1. Compléter par une expression *logique* simple :

$S =$

$C =$



Additionneur complet 1 bit

Pour additionner les bits de poids supérieur $a_i, b_i (0 < i < n)$ et tenir compte de la retenue r_{i-1} propagée depuis le rang $i - 1$, il faut avoir recours à un *Full Adder* ou additionneur complet.

Un *Full Adder* peut additionner 2 bits avec un report, soit trois entrées et deux sorties.

Un additionneur complet nécessite donc une entrée supplémentaire : une retenue. L'intérêt de celle-ci est de permettre le chaînage des circuits.

1. Compléter la table de vérité d'un additionneur complet ($A + B + C_{in}$):

A	B	C_{in}	Sum	C_{out}
0	0	0		
0	0	1		
0	1	0		

0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

1. Vérifier que :

$$S = A \oplus B \oplus C_{in}$$

1. Puis que :

$$C_{out} = (A \wedge B) \vee (C_{in} \wedge (A \oplus B))$$

