Cognoms: Nom:	
2on Control Arquitectura de Computadors	Curs 2010-2011 Q2
Problema 1. (4 puntos)	
A pleno rendimiento, una CPU funciona a una frecuencia de 3 GHz y está alimentada a la CPU funciona a una frecuencia de 1 GHz y está alimentada a 1 V. Hemos medido que rendimiento es de 120W y en modo bajo consumo es de 27,5 W. En estos datos solo se a conmutación y la debida a fugas. Tanto la corriente de fugas (I) como la carga capa mismas en ambos modos.	e el consumo de la CPU en alto e considera la potencia debida
a) Calcula la corriente de fugas (I) y la carga capacitiva equivalente (C) de la CPU (usa	r prefijo más adecuado del SI)
Hemos simulado la ejecución de un programa en esta CPU con un sistema de memoria a memoria tardan 1 ciclo sean aciertos o fallos (denominaremos CPU _{IDEAL} a esta con obtenido que el programa se ejecuta en 15x10 ⁹ ciclos, ejecuta 5x10 ⁹ instrucciones, rea y de estos, 500x10 ⁶ son fallos de cache. Durante la ejecución de un programa la CPU es b) Calcula el CPI, el numero de accesos por instrucción, la tasa de fallos y el tiempo de accesos por instrucción.	mbinación simulada) y hemos aliza 6x10 ⁹ accesos a memoria stá en modo alto rendimiento.
la CPU _{IDEAL} .	
Queremos integrar esta CPU con una cache unificada (instrucciones+datos) multibanco en 4 bancos. Esta cache no está segmentada y su tiempo de acceso es de 0,6 ns. Obsér es mayor que el tiempo de ciclo del procesador, por lo que al acceder a cache, el procesa ciclos, y por tanto se produce una pequeña penalización respecto a la CPU _{IDEAL} (inclused que el acceso sea un fallo de cache, hay una penalización adicional de 20 ciclos más	vese que el tiempo de acceso ador se bloquea durante unos o en caso de acierto). En caso
c) Calcula los ciclos de penalización en caso de acierto y de fallo.	
d) Calcula el CPI, y el tiempo de ejecución cuando ejecutamos el programa con la ca	ache multibanco.

5 September 2011 11:17 am

Nuestra CPU es capaz de continuar ejecutando instrucciones mientras se accede la cache, sin embargo en el apartado d) bloqueamos la CPU en cada acceso para evitar lanzar un segundo acceso a la cache antes de que acabe el acceso anterior. Una posible mejora, que denominaremos control de bloqueos de cache, consiste en no bloquear la CPU en cada acceso, sino solamente si se inicia un acceso antes de que el anterior haya terminado. La CPU no soporta loads no bloqueantes, por lo que en caso de fallo siempre bloquearemos la CPU mientras se trae el bloque del siguiente nivel de la jerarquía (ciclos de penalización adicional). Sabemos que la probabilidad de realizar un acceso es la misma en todos los ciclos y es independiente de lo sucedido en ciclos anteriores. Durante los ciclos que no está bloqueada, la CPU se comporta exactamente igual que en el caso ideal.

e)	Calcula el tiempo medio entre accesos (en ciclos), la probabilidad de acceder a memoria en un ciclo determinado y la probabilidad de que al realizar un acceso la cache esté ocupada.
f)	Calcula el CPI, y el tiempo de ejecución cuando ejecutamos el programa en la CPU con control de bloqueos de cache.
	una cache organizada en bancos el acceso a cada banco es independiente, por lo que es posible acceder a un
en l cad acce sien	co aunque otro este ocupado. Una posible mejora, que denominaremos control de bloqueos de banco, consiste bloquear la CPU solamente en caso de que accedamos a un banco ocupado. En nuestro caso, sabemos que en a acceso la probabilidad de acceder a cualquiera de los 4 bancos es la misma, y que es independiente de los esos anteriores. Como en el caso anterior, la CPU no soporta loads no bloqueantes, por lo que en caso de fallo apre bloquearemos la CPU mientras se trae el bloque del siguiente nivel de la jerarquía (ciclos de penalización cional).
g)	Calcula la probabilidad de que al realizar un acceso el banco accedido esté ocupado.
h)	Calcula el CPI, y el tiempo de ejecución cuando ejecutamos el programa en la CPU con control de bloqueos de banco.

5 September 2011 11:17 am 2/6

Cognoms:		Nom:
2on Control	Arquitectura de Computadors	Curs 2010-2011 Q2
Problema 2. (3 pu	untos)	
Dado el siguiente c	ódigo en ensamblador:	
	movl \$0, %esi movl \$0, %ebx movl v(,%esi,4), %eax addl %eax, %ebx incl %esi cmp \$200000000,%esi	
fins	<pre>: jne for movl %ebx, resultado</pre>	
Suponiendo un pro 0,4 y una frecuenci		eso de un ciclo), un IPC (Instrucciones Por Ciclo) de
a) Calcula cuanto	o tiempo tarda en ejecutarse el bucle anterior.	
		ria real con una cache de datos que tiene una tasa
	 Suponemos que la cache de instrucciones s rama y obtenemos 3,75s. 	siempre acierta. Medimos de nuevo el tiempo de
b) Calcula la pen "INDEFINIDO"		nos incorporado. Si no se puede calcular contestac
	guientes características de la cache a partir de no puede averiguarse escribid "INDEFINIDO".	e la tasa de fallos para el bucle anterior. Si alguna
en vuelo aunque s		NON-BLOCKING que puede soportar hasta 16 fallos r ejecuta las instrucciones en orden y se bloquea
	rucciones hay entre la que provoca el fallo de che NON-BLOCKING?	cache y la que necesita el dato? ¿cual es el nuevo

5 September 2011 11:17 am 3/6

Para mejorar el rendimiento del programa se decide incorporar al bucle anterior el siguiente código de prefetch software (además de la caché NON-BLOCKING). Para ello se inserta una línea de código con la instrucción "prefetch" que hace que la línea con la dirección indicada se cargue en cache si no estaba en ella.

movl \$0, %esi
movl \$0, %ebx

for: prefetch v+64(,%esi,4) // carga la línea indicada en cache
movl v(,%esi,4), %eax
addl %eax, %ebx
incl %esi
cmp \$200000000,%esi

fin: jne for
movl %ebx, resultado

	<pre>fin: jne for movl %ebx, resultado</pre>
	MOVI (CDII, ICDII)
e)	Calcula el tamaño mínimo que debería tener la cache para poder aprovechar el código del bucle anterior?
7	2 líneas de cache / 128bytes
f)	¿Cuantas instrucciones se ejecutan desde que el procesador tiene en %eax el dato de una línea de cache hasta que necesita en %eax el primer dato de la siguiente línea de cache? ¿Cuantos ciclos tarda en ejecutarlas sabiendo que en esas instrucciones no tiene fallos en cache? ¿Es suficiente para esconder la latencia de un fallo de cache?
g)	Calcula cual es el nuevo tiempo de ejecución con el código de prefetch.
Para	a mejorar aún más el programa se decide desenrollar el bucle un factor 2.
h)	¿Cuantas iteraciones tendrá el bucle? ¿Cuantas instrucciones se ejecutarán en cada iteración (suponed que NO usamos instrucciones SIMD)?
i)	En este nuevo caso: ¿Cuantas instrucciones se ejecutan desde que el procesador tiene en %eax el dato de una línea de cache hasta que necesita en %eax el primer dato de la siguiente línea de cache? ¿Cuantos ciclos tarda en ejecutarlas sabiendo que en esas instrucciones no tiene fallos en cache? ¿Es suficiente para esconder la latencia de un fallo de cache? ¿Cual será el nuevo tiempo de ejecución en este caso?

5 September 2011 11:17 am 4/6

Cognoms:	. Nom:
2on Control Arquitectura de Computadors	Curs 2010-2011 Q2

Problema 3. (2 puntos)

En el pasado control, programamos en ensamblador x86 la rutina Xprob3 que llamaba a la rutina Exa. En la siguiente figura se muestra el código C de las rutinas Xprob3 y Exa, y parte de las traducción a x86 de la rutina Xprob3:

```
int Exa(int v[], int x) {
                                          Xprob3: ...
  int i;
                                          for:
                                                 movl 12(%ebp), %eax
  i = v[x];
                                                 pushl (%eax)
 return v[i];
                                                 pushl %ebx
                                                 call Exa
int XProb3(int v[], int *p, int m){
                                                 addl $8, %esp
                                                 addl %eax, (%ebx, %esi, 4)
 for (i=0; i<1000000; i++)
                                                 incl %esi
    v[i] += Exa(v, *p);
                                                 cmpl $1000000, %esi
 return *p + m;
                                                 jl for
}
                                          endfor: ...
```

a) Traduce a ensamblador del x86 la subrutina Exa. Dibujad el bloque de activación de la rutina Exa.

Supongamos que en nuestro procesador todas las instrucciones tardan 1 ciclo en ejecutarse. Además, cada acceso a memoria de datos (lectura o escritura) cuesta 1 ciclo adicional.

b) **Completa** la siguiente tabla la siguiente tabla:

	#instrucciones ejecutadas	#accesos a memoria de datos	# ciclos
1 iteración del for (Xprob3) sin contar la rutina Exa	9		
rutina Exa (estimación)	9	7	
1 iteración del for (Xprob3) contando la rutina Exa	18		

5 September 2011 11:17 am 5/6

Suponiendo que nuestro procesador funciona a 2 GHz.

c)	Calcula (considerando las 10 ⁶ iteraciones del bucle for) el número total de instrucciones ejecutadas, el número total de accesos a memoria de datos, el CPI, el tiempo de ejecución, los MIPS.
Supo	oniendo que cada instrucción ocupa 4 bytes y que todos los accesos a memoria de datos son de 4 bytes.
d)	Calcula el ancho de banda consumido por esta subrutina (instrucciones y datos), considerando las 10 ⁶ iteraciones del bucle for.
Pro	blema 4. (1 punto)
Disp	onemos de un DIMM de memoria DRAM síncrona (SDRAM) con las siguientes características:
	3 chips de 1 byte cada uno por DIMM; Latencia de fila: 4 ciclos; Latencia de columna: 3 ciclos; Latencia de precarga: 2 ciclos; Frecuencia de reloj: 200 MHz.
	ta memoria realizamos un acceso en lectura en el que leemos un paquete de 32 bytes. Para indicar la ocupación os distintos recursos utilizaremos la siguiente nomenclatura:
f	ACT: comando ACTIVE; RD: comando READ; PRE: comando PRECHARGE; @F: ciclo en que se envía la dirección de fila; @C: ciclo en que se envía la dirección de columna; Di: ciclo en que se transmite el paquete de datos i (D0, D1, D2,)
a)	Rellena el siguiente cronograma indicando la ocupación de los distintos recursos para una operación de lectura de 32 bytes.
CL Cic	
Cor	
@ Dat	
Dαι	05
b)	Calcula el tiempo de ciclo de la memoria (en ns.) y el ancho de banda real suponiendo que somos capaces de iniciar un nuevo acceso a un bloque de 32 bytes tan pronto hemos completado el acceso anterior.
	militar un nuevo acceso a un proque de 32 systes tan pronto nemos cempretado el acceso antenes.

5 September 2011 11:17 am 6/6