Apellidos y nombre: Grupo: DNI:

- Duración del examen: 1 hora 45 minutos.
- La solución a cada ejercicio debe escribirse en el espacio reservado para ello en el propio enunciado.
- No podéis utilizar calculadora, móvil, apuntes, ...
- La solución al examen se publicará mañana en Atenea y las notas se publicarán en una semana


Ejercicio 1 (2 puntos)

Sea $X=1111\ 0001$ un vector de 8 bits. Para cada uno de los siguientes casos, determinad un vector Y de 8 bits que cumpla la condición indicada. Si existen diversos vectores Y que satisfagan una condición, en la respuesta debe indicarse **el que tenga** Y_s **menor**.


- a) $X_u + Y_u$ no representable como natural de 8 bits
- b) $X_u Y_u$ no representable como natural de 8 bits
- c) $X_s + Y_s$ no representable como entero de 8 bits
- d) $X_s Y_s$ no representable como entero de 8 bits
- a) Y =
- b) Y =
- c) Y =
- d) Y =

Ejercicio 2 (2 puntos)

Implementad un half adder (Ha), CLC que calcula la suma de dos bits utilizando puertas lógicas. A continuación, implementad un full adder (Fa) utilizando half adders y puertas lógicas. Se



valorará que **el número de puertas utilizado sea mínimo**. No olvidéis etiquetar entradas y salidas.




Ejercicio 3 (2 puntos)

Un CLS tiene una señal de entrada de un bit (x) y una señal de salida de un bit (w). El CLS reconocerá que el valor de la entrada x haya permanecido constante durante tres ciclos consecutivos.

- La salida w valdrá 1 durante un ciclo (i) si, en los 3 ciclos anteriores (i-3,i-2,i-1), la entrada x no ha variado. En el ciclo siguiente (i+1), w mostrará el valor de x durante esos ciclos.
- En cualquier otro caso, w valdrá 0.
- El reconocimiento será sin solapamiento.

Se adjunta un ejemplo de funcionamiento del CLS; cada columna corresponde a un ciclo.

Dado el grafo de estados incompleto del CLS (faltan salidas, arcos y etiquetas), se pide que lo completéis.



\boldsymbol{x}	(0_	0	0)	1	0	(1	1	1)	(<u>1</u>	1	1)	0	1	1	0	(1	1	1)	(0	0	<u>(ō</u>	1	0	
\overline{w}	0	0	0	(1_	0)	0	0	0	(1_	1)	0	(1_	1)	0	0	0	0	0	$(1_{-}$	1)	0	(1_	0)	

Ejercicio 4 (4 puntos)


Sea un PPE que calcula el producto de dos números complejos. Dados los números complejos a + bi y c + di, retorna el número complejo (ac - bd) + (ad + bc)i.

El PPE tiene un bus de entrada de datos, D, de 16 bits y otra señal de entrada, Begin, de un bit. Las partes reales e imaginarias de los números a multiplicar (a, b, c, d) se recibirán codificadas como enteros por el bus D. La parte real del primer complejo (a) se recibirá el ciclo siguiente al ciclo en el que la señal Begin vale 1. Los tres ciclos siguientes, el PPE recibirá por el bus D, y en ese orden, b, c y d.

El PPE tiene como señales de salida un bus de datos W de 16 bits y una señal End de un bit. Para mostrar el resultado, el PPE pone a 1 la señal End durante dos ciclos consecutivos y en el bus W se muestran los resultados (la parte real ac - bd en el primer ciclo y la parte imaginaria ad + bc en el segundo).

Si *Begin* vuelve a tomar el valor 1 desde que se ha recibido a hasta que se presenta la parte real del resultado, el proceso será abortado y se iniciará un nuevo cálculo con los datos que se reciban a partir del próximo ciclo. Véase el grafo de estados **incompleto** de la Unidad de Control y el diseño **completo** de la UP del PPE. El CLC MUL calcula el producto de dos enteros. **Podéis asumir que no habrá overflows en los cálculos.**

Grafo incompleto de la UC



a) Indicad el tamaño de la ROM y del multiplexor de buses que implementan la UC. (1 punto)

ROM: Num. bits de entrada= Num. bits de salida= Tamaño (en bits)=
MUX: Num. buses entrada= Anchura cada bus (en bits)= Num. bits selección=

- b) Indicad el camino crítico del PPE (o uno de ellos si hay varios) listando los dispositivos por los que pasa y el tiempo de este camino. ¿Cuál es el tiempo de ciclo mínimo? Suponed que:
 - la UC se implementa con los mínimos biestables, una ROM (ROM UC) y un Multiplexor de buses,
 - todas las entradas del PPE están estables pasadas 300 u.t. del inicio de ciclo,
 - todas las salidas del PPE deben estar estables al menos 600 u.t. antes del final de ciclo,
 - el tiempo de propagación de todos los biestables es de 100 u.t.
 - los tiempos de propagación de los combinacionales, desde cualquier entrada a cualquier salida, son: $T_p(\text{Not}) = 10 \text{ u.t.}, \ T_p(\text{And-2}) = T_p(\text{Or-2}) = 20 \text{ u.t.}, \ T_p(\text{ADD}) = T_p(\text{SUB}) = 500 \text{ u.t.}, \ T_p(\text{MUL}) = 800 \text{ u.t.}, \ T_p(\text{MUX-2-1}) = 50 \text{ u.t.}, \ T_p(\text{MUX-4-1}) = 120 \text{ u.t.}, \ T_p(\text{MUX-8-1}) = 180 \text{ u.t.} \ \text{y} \ T_p(\text{ROM_UC}) = 60 \text{ u.t.} \ \text{(Recorded que un registro con señal Ld tiene algo más que biestables en su implementación interna)} \ (1 \text{ punto})$

Camino crítico=

Tpo. camino crítico=

Tpo. ciclo mínimo=

c) Completad el grafo de estados de la UC, al que le faltan arcos y las etiquetas de los arcos así como el valor de las salidas en cada nodo, que se deben indicar en la tabla. (2 puntos)

S6