Tema 3

Circuitos lógicos combinacionales

Juan J. Navarro juanjo@ac.upc.edu

Tel: 93 4016983 Despacho D6-205

Copyright ® Juan J. Navarro. Departament d'Arquitectura de Computadors. Universitat Politècnica de Catalunya

3.1. Introducción

- 3.1.1. Circuito Lógico Combinacional (CLC)
- 3.1.2. De la descripción a la tabla de verdad
- 3.1.3. Puertas Lógicas
- 3.1.4. Interconectando CLCs
- Actividad #3.1(a)

3. Circuitos Lógicos Combinacionales

- 3.1. Introducción
- 3.2. Análisis de circuitos combinacionales
- 3.3. Síntesis de circuitos combinacionales
- 3.4. Completando el modelo de un circuito combinacional. Tiempos de propagación
- Apéndice. Álgebra de conmutación.
 Circuitos equivalentes. Minimización.

_ _


Copyright © Juan J. Navarro. Departament d'Arquitectura de Computadors. Universitat Politècnica de Catalunya.

3.1.1. Circuito Lógico Combinacional

Motivación


En un computador, los CLC son los encargados de procesar (transformar) las señales binarias (información digital)

Ejemplo: parte del PPE que realiza un filtro paso bajo



Procesado: $W(c)_{u} = int(X(c)_{u} + X(c-1)_{u}) / 2)$

Definición, CLC: Sin memoria e Instantáneo



Modelado matemático









$$w(t) = f(x(t), y(t))$$



$$w = f(x, y)$$

función lógica

Formulación exhaustiva:






6

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Tabla de verdad

x₂, x₁, x₀, w₁ y w₀ son variables lógicas binarias




$$\mathbf{w}_0 = \mathbf{f}(\mathbf{x}_2, \, \mathbf{x}_1, \, \mathbf{x}_0)$$

$$w_1 = g(x_2, x_1, x_0)$$

formulación exhaustiva de f y g:

Posibles combinaciones de los valores de las señales de entrada (8 = 2³), ordenados según el convenio establecido




3.1.2. De la descripción a la TV

Ejemplo: Sistema de llenado automático de un depósito de agua


 \mathbf{x} : 0 = noche, 1 = día

y, z: 0 = sensor seco, 1 = sensor mojado


 \mathbf{w} : 0 = no bombea, 1 = bombea




Del texto a la Tabla de verdad









_		-		
C)	0	0	1
C)	0	1	1
C)	1	0	X
1)	1	1	0 0
1		0	0	1
_1		0	1	0
1		1	0	0 X 0
1		1	1	0

x y z w

3.1.3. Puertas Lógicas

Puertas lógicas: los circuitos combinacionales más simples (de momento 1 o 2 entradas y 1 salida)

¿Cuántas puertas/funciones lógicas distintas hay con una sola entrada?

4 posibles funciones lógicas de 1 entrada



 $w = g_i(x)$


10

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Puertas lógicas de dos entradas

¿Cuántas puertas/funciones lógicas distintas hay con dos entradas?

16 posibles funciones lógicas de 2 entradas



Cualquier circuito combinacional se puede implementar interconectando adecuadamente puertas Not, And y Or (como veremos en este capítulo))


Puertas Lógicas Not, And y Or

Nombre	Símbolo	Expresión lógica	Tabla de verdad	Explicación
Not	X — >>>—	$w = !x$ $(w = \overline{X})$ $(w = x')$	x w 0 1 1 0	La salida es la inversa (o el complemento) de la entrada
And-2	x y	$w = x y$ $(w = x \cdot y)$ $(w = x & y)$	x y w 0 0 0 0 1 0 1 0 0 1 1 1	La salida vale 1 cuando todas las entradas valen 1 (La salida vale 0 cuando alguna entrada vale 0)
Or-2	x y	w = x + y (w = x + y) (w = x y)	x y w 0 0 0 0 1 1 1 0 1 1 1 1	La salida vale 1 cuando alguna entrada vale 1 (La salida vale 0 cuando todas las entradas valen 0)

3.1.4. Interconectando CLCs

Diseño modular multinivel:

Implementación de dispositivos combinacionales grandes interconectando dispositivos pequeños





Circuito interno del dispositivo

Símbolo del dispositivo

13

15


Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Reglas de interconexión


Implementación de CLC grandes interconectando CLCs pequeños

Reglas de interconexión:


No conectar directamente salidas entre sí



 No dejar entradas sueltas (sin valor) (Alta impedancia, Z, el valor lógico depende de la tecnología)



 No ciclos (inestabilidad o memoria –secuencial)





14


Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.


Reglas de interconexión

Simulación de circuitos con Z, X o C










Actividad #3.1(a)

- Individual
- En una hoja suelta (para toda la actividad #3.1 (a, b, c, d y e). Nombre. Fecha. En el primer 1/3 de la hoja:
- Dibuja el esquema lógico de un CLC que tiene 3 entradas (x, y, z) y dos salidas (w1, w0), usando de 6 a 8 puertas Not, And y Or interconectadas como tu desees, pero siguiendo las reglas anteriores.

Ejemplo de solución de la Actividad #3.1(a)

Un posible esquema:



17

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

3.2. Análisis de circuitos combinacionales

- 3.2.1. Análisis de un CLC: T.V. por filas Actividad #3.1(b)
- 3.2.2. Análisis de un CLC: T.V. por columnas Actividad #3.1(c)


18

Copyright © Juan J. Navarro. Departament d'Arquitectura de Computadors. Universitat Politècnica de Catalunya.

3.2.1. Análisis de un CLC, T.V. por filas

- Dado el esquema de un circuito lógico combinacional encontrar la tabla de verdad que especifica su funcionamiento.
 - Circuito con pocas entradas/salidas
 (tabla de verdad con pocas filas/columnas)
 - El circuito esta formado por puertas interconectadas.
 (más adelante ejemplos con circuitos formados por bloques combinacionales interconectados).

Ejemplo de análisis, T.V. por filas



x y v 0 0 0 0 0 0 0 1 1 1 1 0 1 1 1 0 0

Xor
La salida vale 1 cuando las dos
entradas tienen distinto valor
(La salida vale 1 cuando hay un número
impar de unos en las entradas)

Actividad #3.1(b)

- Individual
- Intercambiad la hoja de la actividad anterior con vuestro compañero.
- Poned vuestro nombre. En el segundo 1/3 de la hoja:
- Obtén la tabla de verdad del CLC que dibujo tu compañero por el procedimiento anterior (caso por caso, T.V. por filas).

21


Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

3.2.2. Análisis de un CLC, T.V. por columnas


Obtención de la TV de las variables lógicas intermedias usando la TV de la Not, And y Or







		x•y	!x	!y	b-c	a+d	!e
Х	у	а	b	С	d	е	W
0	0	0	1	1	1	1	0
0	1	0	1	0	0	0	1
1	0	0	0	1	0	0	1
1	1	1	0	0	0	1	0




Χ	У	Z	W_1	\mathbf{w}_0	
0	0	0	0	0	
0	0	1	0	0	
0	1	0	0	0	
0	1	1	1	1	
1	0	0	0	1	
1	0	1	0	1	
1	1	0	0	0	
1	1	1	0	0	


22

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Ejemplo de análisis de un CLC por columnas. Enunciado



Ejemplo de análisis de un CLC. Solución



Solución:

X	у	!y	!x	x∙!y	!x∙y	W
0	0	1	1	0	0	0
0	1	0	1	0	1	1
1	0	1	0	1	0	1
1	1	0	Ō	0	0	0


Convright @ Juan 1 Navarro Universitat Politècnica de Catalunya

Actividad #3.1(c)

- Individual
- Pasad la hoja de la actividad anterior a vuestro compañero.
- En el tercer 1/3 de la hoja (pon tu nombre):
- Obtén la tabla de verdad del CLC que dibujaste ahora por columnas.

Copyright © Juan J. Navarro, Universitat Politècnica de Catalunya

Solución de la actividad #3.1(c)



			x-!y	!x•y	a + b	!y + z	d•b	c•d
Х	у	Z	а	b	С	d	W ₁	\mathbf{w}_0
0	0	0	0	0	0	1	0	0
0	0	1	0	0	0	1	0	0
0	1	0	0	1	1	0	0	0
0	1	1	0	1	1	1	1	1
1	0	0	1	0	1	1	0	1
1	0	1	1	0	1	1	0	1
1	1	0	0	0	0	0	0	0
1	1	1	0	0	0	1	0	0

T.V. de cada variable lógica intermedia (salida de cada puerta)


3.3. Síntesis de circuitos

- 3.3.1. Síntesis. Definición. Dificultad.
- 3.3.2. Casos sencillos en suma de minterms
- 3.3.3. Algunas propiedades de la And y Or. Puertas n entradas.
- 3.3.4. Síntesis en suma de minterms. Caso general Actividad #3.1.(d) Del problema al circuito vía TV
- 3.3.5. Síntesis con decodificador y puertas Or
- 3.3.6. Síntesis con ROM Actividad #3.1 (e) y Actividad #3.2

Copyright © Juan J. Navarro. Departament d'Arquitectura de Computadors. Universitat Politècnica de Catalunya

3.3.1. Síntesis. Definición. Dificultad

Síntesis: de la TV al esquema lógico (de momento con Not, And y Or)



Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya

Dificultad

Síntesis: de la TV al esquema lógico con Not, And y Or



La salida vale 1 cuando las dos entradas son iguales

Х	У	W
0	0	1
0	1	0
1	0	0
1	1	1



¡Sintetizar el circuito con puertas Not, And y Or!
⇒ muy dificil sin herramientas



30

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

3.3.2. Casos sencillos en suma de minterms

x y w 0 0 0 0 1 0 1 0 0 1 1 1



$$y = m_3(x,y) = x \cdot y$$



Caso del minterm 2 de dos variables









Х	у	!y	x∙!y
0	0	1	0
0	1	0	0
1	0	1	1
1	1	0	0

Todos los minterms de dos variables

~	V	!x	lv	m ₃ x∙v	m ₂ x∙!y	m₁ !x∙y	m ₀ !x.!\
^	у	٠.٨	. у	л у	ху	.A y	٠,٨٠٠,
0	0	1	1	0	0	0	1
0	1	1	0	0	0	1	0
1	0	0	1	0	1	0	0
1	1	0	0	1	0	0	0

33

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

3.3.3. Algunas propiedades de la And y Or. Puertas de n entradas.


- Conmutatividad: $x \cdot y = y \cdot x$ (0·1=1·0=0)
- Asociatividad: $(x \cdot y) \cdot z = x \cdot (y \cdot z)$

X	У	Z	х•у	(x·y)·z	y∙z	$x \cdot (y \cdot z)$
0	0	0	0	0	0	0
0	0	1	0	0	0	0
0	1	0	0	0	0	0
0	1	1	0	0	1	0
1	0	0	0	0	0	0
1	0	1	0	0	0	0
1	1	0	1	0	0	0
1	1	1	1	1	1	1
			•			


Idem para la Or

La suma de minterms





Síntesis en suma de minterms



34


Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Puertas And y Or de n entradas

• Conmutatividad y asociatividad de la And y de la Or:


$$(x \cdot y) \cdot z = x \cdot (y \cdot z) = x \cdot y \cdot z = x \cdot z \cdot y = y \cdot x \cdot z = y \cdot z \cdot x = z \cdot x \cdot y = z \cdot y \cdot x$$


 \Rightarrow Puerta And de n entradas



- (x+y)+z=x+(y+z) = x+y+z = x+z+y = ... = z+y+x
 - ⇒ Puerta Or de n entradas








Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya

Puertas de n-1 entradas a partir de puertas de n entradas

- Elemento neutro del producto lógico (And):
 - $\mathbf{x} \cdot \mathbf{1} = \mathbf{x} \Rightarrow \mathbf{x} \cdot \mathbf{y} \cdot \mathbf{z} \cdot \mathbf{1} = \mathbf{x} \cdot \mathbf{y} \cdot \mathbf{z}$
 - ⇒ Puerta And-3 a partir de una And-4



- Elemento neutro de la suma lógica (Or):
 - $x+0 = x \Rightarrow x+y+z+0 = x+y+z$
 - ⇒ Puerta Or-3 a partir de una Or-4



37

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya

Puertas de n-1 entradas a partir de puertas de n entradas

- Idempotencia del producto lógico (And):
 - $\mathbf{x} \cdot \mathbf{x} = \mathbf{x} \Rightarrow \mathbf{x} \cdot \mathbf{y} \cdot \mathbf{z} \cdot \mathbf{z} = \mathbf{x} \cdot \mathbf{y} \cdot \mathbf{z}$
 - ⇒ Puerta And-3 a partir de una And-4



- Idempotencia de la suma lógica (Or):
 - $X+X=X \Rightarrow X+y+Z+Z=X+y+Z$
 - ⇒ Puerta Or-3 a partir de una Or-4



38

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

3.3.4. Síntesis en suma de minterms

Síntesis de funciones minterm


- Una función minterm vale 1 sólo para una combinación concreta de las entradas, para el resto de combinaciones vale 0
- Función minterm i de las variables x₂, x₁, x₀: m_i(x₂, x₁, x₀) La salida vale 1 para la fila i de la tabla de verdad

$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	
1 0 0 0 0 0 0 1 0 0 0 1 1 1	
1 0 0 0 0 0 0 1 0 0 0 1 1 1	
1 0 1 0 0 0 0 0 1 0 0 _x 1 1	
1 1 0 0 0 0 0 0 0 0 1 0 x_1 1 $m_3(x_2, x_1)$	
1 1 1 0 0 0 0 0 0 0 0 1 $\frac{\lambda_1}{\lambda_2}$	

Síntesis en suma de minterms

Ejemplo:

Х	у	w
0	0	0
0	1	1
1	0	1
1	1	0




$$w(x,y) = \sum_{m} (1,2) = m_1(x,y) + m_2(x,y) = !x \cdot y + x \cdot !y$$

Ejemplo con 4 variables

$w(x_3, x_2, x_1, x_0) = \sum m(2,12,15)$






Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Actividad #3.1(d)

- Individual
- Intercambiad la hoja de la actividad #3.1 con vuestro compañero.
- En la parte de atrás de la hoja (segundo 1/3):
- A partir de la tabla de verdad de las salidas w0 y w1 de la actividad #3.1(b) o (c) (si las T.V. de los dos apartados no coinciden elige la que consideres correcta), dibuja el esquema lógico del circuito que se obtiene directamente de las expresiones en suma de minterms de las salidas.

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Solución de la actividad #3.1(d)



Del problema al circuito vía TV

Problema: detector de códigos


 Dibujar el esquema lógico interno, de la implementación directa en suma de minterms, de un CLC que detecta, activando la salida w, cuando en la entrada de 4 bits se encuentra codificado en binario el número natural 3, 4 o 13.



Solución detector de códigos

$$w(x_3, x_2, x_1, x_0) = \sum m(3,4,13)$$

X	3 X	2 X	1 X ₀	w
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0




Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Ejemplo. Multiplexor. Funcionalidad


Paso 1. De la descripción funcional a la TV
 a) Descripción funcional:

if (s=0) $w=x_0$ else $w=x_1$;





b) Tabla de verdad




46


Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Ejemplo. Multiplexor. Síntesis

• Paso 2. Síntesis

De la TV a la expresión/circuito en suma de minterms





 $w(s,x_1,\,x_0)=m_1+m_3+m_6+m_7=!s\cdot!x_1\cdot x_0+!s\cdot x_1\cdot x_0+s\cdot x_1\cdot!x_0+s\cdot x_1\cdot x_0$


47

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

3.3.5. Síntesis con decodificador y puertas Or

Un decodificador de n entradas y 2ⁿ salidas (Dec-n-2ⁿ) implementa cada uno de los 2ⁿ minterms de n entradas

a_2	a ₁	\mathbf{a}_0	d ₀	d ₁	d_2	d_3	d_4	d_5	d_6	d ₇
0	0	0	1 0 0 0 0 0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1




Síntesis con decodificador y puertas Or

Un decodificador de n entradas y 2ⁿ salidas (Dec-n-2ⁿ) implementa cada uno de los 2ⁿ minterms de n entradas

												$\mathbf{a}_2 \mathbf{a}_1 \mathbf{a}_0$
a ₂	a ₁	a ₀	d ₀	d ₁	d ₂	d ₃	d ₄	d ₅	d_6	d ₇		
0	0	0	1	0	0	0	0	0	0	0	\Longrightarrow	d_0
0	0	1	0	1	0	0	0	0	0	0	\Longrightarrow	d_1
0	1	0	0	0	1	0	0	0	0	0	\Longrightarrow	d_2
0	1	1	0	0	0	1	0	0	0	0	$\qquad \Longrightarrow \qquad$	d_3
1	0	0	0	0	0	0	1	0	0	0	$\qquad \Longrightarrow \qquad$	d_4
1	0	1	0	0	0	0	0	1	0	0	\Longrightarrow	d_5
1	1	0	0	0	0	0	0	0	1	0	$\qquad \Longrightarrow \qquad$	d ₆
1	1	1	0	0	0	0	0	0	0	1	\Longrightarrow	d ₇₄₉

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya

Síntesis con decodificador y puertas Or




Copyright © Juan J. Navarro, Universitat Politècnica de Catalunya.

Síntesis con decodificador y puertas Or

• Ejemplo: Multiplexor if s=0 then w=x₀ else w=x₁




S	x ₁	\mathbf{x}_0	w
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1



3.3.6. Síntesis con ROM

Una ROM de n entradas de dirección y m salidas de datos puede implementar m funciones lógicas cualesquiera de n entradas (en suma de minterms). Ejemplo con n=2 y m=3:

posible conexión





Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Síntesis con ROM

Una ROM de n entradas de dirección y m salidas de datos puede implementar m funciones lógicas cualesquiera de n entradas (en suma de minterms)


Ejemplo con n=2 y m=3: Incrementador





Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Síntesis con ROM



Copyright © Juan J. Navarro, Universitat Politècnica de Catalunya.

Ejemplo de síntesis con ROM

Enunciado:

Pi	Xk	Zf	An	Ро	Mt
0	0	0	1	1	0
0	0	1	1	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	0	0
1	0	1	0	1	0
1	1	0	0	0	1
1	1	1	1	0	0




Ejemplo de síntesis con ROM


Solución:

1 1 1

¡ojo con el etiquetado de los nombres!



(ROM como memoria de solo lectura)



ROM: Puede almacenar 2n palabras cualesquiera de m bits (previamente grabadas por el fabricante, PROM en el lab, ... –proceso lento)

Entrega, al cabo de un tiempo de propagación proporcional al número de bits de la ROM, la palabra almacenada en la dirección indicada.

Con señal de Cs (Chip select), e (Enable),...

57

Convright @ Juan 1 Navarro Universitat Politècnica de Catalunya

Actividad #3.1(e)


- Individual
- Intercambiad la hoja de la actividad #3.1 con vuestro compañero.
- En la parte de atrás de la hoja (tercer 1/3):
- A partir de la tabla de verdad de las salidas w0 y w1 de la actividad #3.1(b) o (c) (si las T.V. de los dos apartados no coinciden elige la que consideres correcta), dibuja el esquema lógico que las implementa (a) con un decodificador y puertas Or y (b) con una memoria ROM.

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya

Solución de la actividad #3.1(e). (a)

Х	у	Z	W_1	W_0
0	0	0	0	0
0	Ō	1	Ō	0
0	1	0	0	0
0	1	1	1	1
1	0	0	0	1
1	0	1	0	1
1	1	0	0	0
1	1	1	0	0


(a) Con Decodificador y puertas Or



Solución de la actividad #3.1(e). (b)

Х	у	Z	W_1	\mathbf{w}_0
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	1	1
1	0	0	0	1
1	0	1	0	1
1	1	0	0	0
1	1	1	0	0

(b) Con una ROM



3.3.9. Actividad #3.2(a)

- Individual
- En una hoja. Nombre. Fecha.
- Escribid la tabla de verdad del siguiente CLC e implementad el CLC con un decodificador y puertas Or.
- En grupo de 3 estudiantes. Comparad vuestras soluciones y acordar una solución correcta.

61

63

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Funcionamiento del sistema

- El CLC a diseñar recibe Si y Sd y genera W1 y W0 que van al subsistema electromecánico que gobierna la dirección del avión y A (Alarma) que va a un sistema de alarma. Las señales W1 y W0 le indican al sistema electromecánico si debe dirigir el avión recto, hacia la derecha o hacia la izquierda, según el código de la tabla.
- El piloto visualiza la recepción de las frecuencias de radio y cuando el avión está situado en la línea de aterrizaje (Fi = 1 y Fd = 1) activa la señal Automático/Manual .
- Pueden venir vientos racheados que desplacen el avión hacia una dirección distinta de la deseada. Si no se recibe ninguna frecuencia el CLC debe sacar un 1 en la señal A para que se emita una alarma y el piloto aterrice manualmente. Cuando A vale 1, las señales W1 y W0 deben indicarle al sistema electromecánico de dirección que vaya recto. Cuando el piloto tome el control manual, el sistema electromecánico hará caso omiso de las señales W1 y W0.


Funcionamiento del sistema

- Descripción del CLC: Diseñar el CLC del piloto automático de un avión encargado de controlar la dirección del avión durante el aterrizaje.
- Para que el aterrizaje sea seguro, el avión debe estar situado sobre una línea recta, prolongación de la pista de aterrizaje, unos cuantos kilómetros antes de llegar a la pista.
- Para que el piloto automático sepa la posición del avión respecto de esta línea imaginaria, se disponen dos filas de antenas, una a cada lado de esta línea. Emiten muy direccionales hacia el cielo.
- Las antenas de la izquierda emiten una señal de radio con frecuencia
 Fi y las de la derecha con frecuencia Fd.
- Dos receptores de radio, I y D, sintonizados a Fi y Fd generan las señales binarias Si y Sd, que se activan al recibir su frecuencia.

62

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Dibujo de la pista y sistema a grandes bloques



61


Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya

Solución actividad #3.2



Objetivo: dado un texto que describe un CLC encontrad su tabla de verdad

Objetivo: dada una tabla de verdad dibujar el esquema del CLC con Decodificador y Or



¡En este caso concreto no hacen falta puertas Or!

65

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

3.4. Completando el modelo de un CLC: Tiempo de propagación

- 3.4.1. Tiempo de propagación.
- 3.4.2. Cronogramas. Ejercicio
- 3.4.3. Camino crítico
 - Actividad #3.3
- 3.4.4. Una curiosidad: Glitches


Actividad #3.4

66

Copyright © Juan J. Navarro. Departament d'Arquitectura de Computadors. Universitat Politècnica de Catalunya.

3.4.1. Tiempo de propagación

Modelo lógico:




En un CLC real la respuesta no es inmediata.

Tiempo de propagación de la entrada $\bf e$ a la salida $\bf s$, $\bf Tp_{e-s}$:

Tiempo desde que se produce un cambio en la entrada **e** hasta que la salida **s** se estabiliza al valor que indica la tabla de verdad para la nueva combinación de los valores de las entradas.

Tiempo de propagación de **e** a **s**: **Tp**_{e-s}



En nuestro modelo de tiempos

Tp_{x-w} es el mismo cuando w
pasa de 0 -> 1 que cuando
pasa de 1 -> 0

pasa de 1 -> 0 (la realidad puede no ser así. V.g. TTL:
$$TpHL_{x-w} \neq TpLH_{x-w}$$
)

- Cuando $Tp_{x-w} = Tp_{y-w} \rightarrow Tp$ **Tp: Tiempo de propagación**
- (Modelo simplificado: Tp = max (Tp_{x-w} , Tp_{y-w}))

69

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya

Puertas Lógicas, modelo completo

Nombre	Símbolo	Expresión lógica	Tabla de verdad	Tiempo de propagación
Not	X — >>>	w = !x	x w 0 1 1 0	Tp(Not) = 10 u.t.
And-2	х у	$W = X \cdot y$	x y w 0 0 0 0 1 0 1 0 0 1 1 1	Tp(And-2) = 20 u.t.
Or-2	x y	W = X + Y	x y w 0 0 0 0 1 1 1 0 1 1 1 1	Tp(Or-2) = 20 u.t.


Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.


3.4.2. Cronogramas de CLC

Cronograma de una puerta = comportamiento lógico retardado Tp

Cronograma de un circuito con puertas

Cronograma de un CLC formado por puertas = cronograma de la salida de cada puerta







y 1 1 0 0 cambia $1 \rightarrow 0$ 1 1 1 ca

debe cambiar

Cronograma de un circuito con puertas





Convright @ Juan 1 Navarro Universitat Politècnica de Catalunya

3.4.3. Camino crítico

Tp_{x-w} de un CLC formado por CLC interconectados

Camino de la entrada x a la salida w: trayectoria (recorrido) de x a w pasando por CLC interconectados. Al pasar por un CLC se entra por una entrada y se sale por una salida:







Camino crítico de la entrada x a la salida w: el camino más largo de x a w. La longitud se mide como la suma de los Tp de cada entrada a cada salida de los CLC atravesados por el camino. Puede haber varios.

Tiempo de propagación de x a w (Tp_{x-w})

Tiempo (longitud) del camino crítico de x a w.

7.1

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.


Actividad #3.3

Cálculo del Tp_{x-w} de un CLC:

Tp de los CLC internos que forman el CLC:




Тр	d	е
а	20	25
b	10	15
С	15	20





Caminos de x a w: hay 10 caminos diferentes ¡Encontradlos! (y sus tiempos)




 $T = Tp_{c-d}(CLC1) + Tp_{f-d}(CLC2) + Tp_{c-d}(CLC3) + Tp(And-2) = 15+5+15+20 = 55$

75

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.


Solución Actividad #3.3



Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

3.4.4. Una curiosidad: Glitches

Si hay dos caminos con distinto retardo de una entrada a una salida puede ocurrir que antes de que la salida se estabilice al valor que indica la T.V. se produzcan pulsos indeseados: ¡Glitches!




Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.

Tp y glitches: ino son un problema!

Consideramos que la señal es correcta después de pasado el tiempo de propagación, cuando la salida es estable al valor correcto.


¿Cómo?

- Trabajaremos con circuitos secuenciales síncronos.
- La señal de salida de un subcircuito combinacional se almacena en un biestable cuando llega la señal del flanco ascendente del reloj.
- Nos aseguraremos, al diseñar el tiempo de ciclo, que el flanco ascendente del reloj no llegue antes de que las señales en las entradas D de los biestables estén estabilizadas.





Copyright © Juan J. Navarro, Universitat Politècnica de Catalunya

¿Por qué aparecen Glitches?



Dos caminos convergentes con distinto retardo





Tp_{y-w}: 50 u.t. (salida estable)

Copyright © Juan J. Navarro. Universitat Politècnica de Catalunya.