

GEBZE TEKNİK ÜNİVERSİTESİ

ELEKTRONİK MÜHENDİSLİĞİ

ELM235

LOJİK DEVRE TASARIM LABORATUVARI

LAB 1 Deney Raporu

Lojik Devreler ve Tasarım Laboratuvarı Dersine Hazırlık

Hazırlayanlar
1) 200102002059 – Rümeysa Çiftçi
2) 210102002808 – Fouad Aladhami

İçindekiler

1 Giriş 3

2 Problemler 3

2.1 Problem 1 – İstenmeyen Darbe Sinyalleri Glitchler 3

2.1.1 Verilen denklem için module kodunun yazılması 3

2.1.2 Testbench kodunun yazılması ve simülasyon 4

2.1.3 Glitch durumu ve açıklaması 5

2.1.4 Doğruluk tablosu ve k-map ile glitch arasındaki ilişki 6

2.1.5 Glitch durumunun giderilmesi 7

2.2 Problem 2 – Decoder ve uygulamaları 8

2.2.1 Doğruluk Tablosunun oluşturulması 8

2.2.2 K-map ile fonksiyonların en sade halini oluşturulması 9

2.2.3 Decoder devresinin modüle kodunun yazılması 10

2.2.4 Testbench kodunun yazılması ve simülasyon 12

2.2.5 Quartus ile Sentez 13

2.2.6 Devre 1 sentez 16

2.2.7 Sonuçların karşılaştırılması 18

3 Özet ve sounçlar 18

1 Giriş

Bu projede çeşitli amaçlar hedeflenmiştir:

1- Lojik kapılar arasında olan gecikmelerden meydana gelen glitch yapısı gözlemlenmesi ve bunu düzeltmek adına çözüm üretilmesi.
2- K-map ile denklemlerin sadeleştirilmesi ve glitch ile bağlantısının kurulması.
3- Özel fonksiyonları gerçekleştirebilen decoder tasarlanması.
4- "Don't care" koşulunun sağladığı kolaylığın ve denklemlerin sadeleştirmesine etkisinin gözlemlenmesi.

2 Problemler

2.1 Problem 1 – İstenmeyen Darbe Sinyalleri Glitchler

2.1.1 Verilen denklem için module kodunun yazılması

```
/* lab2_g5_p1.sv */


`timescale 1ns/1ns

module lab2_g5_p1(

input logic A,B,C,D,

output logic Y,X


);


assign #2 n1 = ~B;

assign #2 n2 = A & C;

assign #2 y1 = n1 & n2;

assign #2 n3 = ~C;

assign #2 y2 = n3 & D;

assign #2 Y = y1 | y2;


assign #2 n4 = A & D;

assign #2 y3 = n1 & n4;

assign #2 x2 = y2 | y3 ;

assign #2 X = x2 | y1;


endmodule
```

Bu kodunun açıklaması aşağıdaki gibidir:

Y = AB' C +C' D

İlk terimi B' AC olarak ele alınsın. İlk önce B nin değili alınmalıdır buna n1 denilsin -> n1 = B' olacak. Sonra A ve C nin AND i alınacak buna da n2 denilecek ve Y nın ilk terimini oluşturmak için n1 ve n2 nin AND i alınacak. Bu işlem y1 = n1 n2 şeklinde gösterilebilir. İkinci terim C' D olarak ele alınsın. İlk önce C nin değili alınmalıdır buna n3 denilsin. sonrasında ise D ile AND i alınmalıdır. Bu işlem y2 = n3 D şeklinde gösterilebilir. Son olarak y1 ve y2 nin OR u alınarak Y nin değeri bulunur. Y = y1 + y2. Her işlem sırasında 2ns gecikme koyulacaktır.

2.1.2 Testbench kodunun yazılması ve simülasyon

```
/* tb_lab2_g5_p1.sv */

`timescale 1ns/1ns

module tb_lab2_g5_p1();

    logic A,B,C,D;

    logic Y,X;

    lab2_g5_p1 dut3(A,B,C,D,Y,X);

    initial begin

        A=0;B=0;C=0;D=0;#10;

        A=0;B=0;C=0;D=1;#10;

        A=0;B=0;C=1;D=0;#10;

        A=0;B=0;C=1;D=1;#10;

        A=0;B=1;C=0;D=0;#10;

        A=0;B=1;C=0;D=1;#10;

        A=0;B=1;C=1;D=0;#10;

        A=0;B=1;C=1;D=1;#10;

        A=1;B=0;C=0;D=0;#10;

        A=1;B=0;C=0;D=1;#10;

        A=1;B=0;C=1;D=0;#10;

        A=1;B=0;C=1;D=1;#10;

        A=1;B=1;C=0;D=0;#10;

        A=1;B=1;C=0;D=1;#10;

        A=1;B=1;C=1;D=0;#10;


        A=1;B=1;C=1;D=1;#10;



        $stop;


end

endmodule
```



Şekil 1: Kodun simülasyonu ve waveform

2.1.3 Glitch durumu ve açıklaması



Şekil 2: Glitch oluşması (kırmızı okla gösterilmiştir)

Yukardaki şekilde kırmızı ile görüldüğü üzere glitch oluşmaktadır. Bu bizim için istenmeyen bir durumdur.

2.1.4 Doğruluk tablosu ve k-map ile glitch arasındaki ilişki

A	B	C	D	Y = AB'C+C'D
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

AB\CD	00	01	11	10
00	0	1	0	0
01	0	1	0	0
11	0	1	0	0
10	0	1	1	1

Bu şekilde sadeleştirirsek gelecek çıkış fonksiyonu Y = AB'C +C'D elde edilir


Şekil 3 : Doğruluk tablısu ve verilen denklemin k-map üzerinde gösterimi

2.1.5 Glitch durumunun giderilmesi

Glith durumun giderilmesi için 2.1.1 deki kodta X fonksiyonuna bakılmalıdır.

X = AB' C +C' D+ AB' D


Bu fonksiyon Glitch sıkıntısı gidermek amacıyla kullanılmıştır. Y fonksiyonuna ek olarak X fonksiyonu da tanımlanmıştır. X fonksiyonu Y fonksiyonuna ek olarak AB' D terimini de içermektedir. Bu terim y3 olarak adlandırılacaktır. n4 = AD olacak şekilde tanımlanırsa y3 = n1 n4 şeklinde gösterilebilir. Yine buradaki her yeni kapı için 2ns gecikme koyulacaktır. Ve X = y1 + y2 + y3 şeklinde gösterilebilir.



Şekil 4: k-map ile yeni denklemin üretilmesi (Glitch durmunun çözümü)

2.2 Problem 2 – Decoder ve uygulamaları

2.2.1 Doğruluk Tablosunun oluşturulması



Şekil 5: 7 segment display desenleri ve hangi ledlerin yanması gerektiği

x3	x2	x1	x0	A	B	C	D	E	F	G	Desen
0	0	0	0	0	0	0	0	0	0	1	-
0	0	0	1	x	x	x	x	x	x	x	x
0	0	1	0	1	0	0	1	1	1	1	E
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	x	x	x	x	x	x	x	x
0	1	0	1	0	0	0	1	1	1	0	L
0	1	1	0	x	x	x	x	x	x	x	x
0	1	1	1	x	x	x	x	x	x	x	x
1	0	0	0	x	x	x	x	x	x	x	x
1	0	0	1	x	x	x	x	x	x	x	x
1	0	1	0	x	x	x	x	x	x	x	x
1	0	1	1	x	x	x	x	x	x	x	x
1	1	0	0	1	0	0	1	1	1	0	C
1	1	0	1	1	1	0	1	1	0	1	2
1	1	1	0	1	0	1	1	0	1	1	5
1	1	1	1	x	x	x	x	x	x	x	x

Şekil 6: Decoder doğruluk tablosu

2.2.2 K-map ile fonksiyonların en sade halini oluşturulması


x3x2\x1x0	00	01	11	10	Y = AB + C
00	0	x	1	1	A = x3 x2 + x1
01	x	0	x	x	
11	1	1	x	1	
10	x	x	x	x	

x3x2\x1x0	00	01	11	10	Y = AD + CD
00	0	x	1	0	B = x3 x0 + x1 x0
01	x	0	x	x	
11	0	1	x	0	
10	x	x	x	x	

x3x2\x1x0	00	01	11	10	Y = CD + BC
00	0	x	1	0	C = x1 x0 + x2 x1
01	x	0	x	x	
11	0	0	x	1	
10	x	x	x	x	

x3x2\x1x0	00	01	11	10	Y = A + C + D
00	0	x	1	1	D = x3 + x1 + x0
01	x	1	x	x	
11	1	1	x	1	
10	x	x	x	x	

Şekil 7: k-map ile fonksiyonların sadeleşmesi -1



Şekil 8: k-map ile denklemlerin sadeleşmesi -2

2.2.3 Decoder devresinin modüle kodunun yazılması

```
/* lab2_g5_p1.sv */


`timescale 1ns/1ns

module lab2_g5_p2(

input logic x3,x2,x1,x0,

output logic A,B,C,D,E,F,G


);


assign A = x3 & x2 | x1;

assign B = x3 & x0 | x1 & x0;

assign C = x1 & x0 | x2 & x1;

assign D = x3 | x1 | x0;

assign E = x2 & ~x1 | ~x3 & x1 & ~x0;

assign F = x2 & ~x0 | ~x3 & x2 | x1 & ~x0;

assign G = x1 | x3 & x0 | ~x3 & ~x2;



endmodule
```

7 segment display elemanının ABCDEFG bölmelerindeki LEDlere bağlı

7 tane girişi olduğunu ve her bir girişe lojik 1 gönderildiğinde kendi bölmesini LEDi yakacak şekilde tasarlandığı kabul edilmiştir.

Bu elemanın aşağıda gösterilen giriş kombinasyonları için belli desenler veren devre tasarlanacaktır.

7 segment display elemanının girişlerinin isimleri x3,x2,x1,x0 olarak kabul edilmiştir.

7 segment display elemanının A,B,C,D,E,F,G bölmelerindeki LEDlerin sırasıyla isimleri olarak kabul edilmiştir.

Gerçeklenecek çıkışlar bu şekildedir:

Girişler | Çıkış deseni

0000 | -

0010 | E

0011 | 3

0101 | L

1100 | C

1101 | 2

1110 | 5

Diğer durumlar önemsiz olarak ele alınabilir. Çıkış fonksiyonlarının en sade hali bu şekilde bulunmuştur.

A = x3 x2 + x1

B = x3 x0 + x1 x0

C = x1 x0 + x2 x1

D = x3 + x1 + x0

E = x2 x1' + x3' x1 x0'

F = x2 x0' + x3' x2 + x1 x0'

G = x1 + x3 x0 + x3' x2'

2.2.4 Testbench kodunun yazılması ve simülasyon

```
`timescale 1ns/1ns

module tb_lab2_g5_p2();

    logic x3,x2,x1,x0;

    logic A,B,C,D,E,F,G;

    lab2_g5_p2 dut1(x3,x2,x1,x0,A,B,C,D,E,F,G);

    initial begin



        x3=0; x2=0; x1=0; x0=0; #10;

        x3=0; x2=0; x1=0; x0=1; #10;

        x3=0; x2=0; x1=1; x0=0; #10;

        x3=0; x2=0; x1=1; x0=1; #10;

        x3=0; x2=1; x1=0; x0=0; #10;

        x3=0; x2=1; x1=0; x0=1; #10;

        x3=0; x2=1; x1=1; x0=0; #10;

        x3=0; x2=1; x1=1; x0=1; #10;

        x3=1; x2=0; x1=0; x0=0; #10;

        x3=1; x2=0; x1=0; x0=1; #10;

        x3=1; x2=0; x1=1; x0=0; #10;

        x3=1; x2=0; x1=1; x0=1; #10;

        x3=1; x2=1; x1=0; x0=0; #10;

        x3=1; x2=1; x1=0; x0=1; #10;


        x3=1; x2=1; x1=1; x0=0; #10;

        x3=1; x2=1; x1=1; x0=1; #10;


        $stop;


    end


endmodule
```




Şekil 9: Decoder wave form grafiği

2.2.5 Quartus ile Sentez



Şekil 10: Lojik Devre 2'nin RTL şeması



Şekil 11: Lojik Devre 2'nin eşleştirme ardı teknoloji şeması

Analysis & Synthesis Resource Usage Summary

<<Filter>>

	Resource	Usage
1	Estimated Total logic elements	7
2		
3	Total combinational functions	7
4	Logic element usage by number of LUT inputs	
1	-- 4 input functions	3
2	-- 3 input functions	4
3	-- <=2 input functions	0
5		
6	Logic elements by mode	
1	-- normal mode	7
2	-- arithmetic mode	0
7		
8	Total registers	0
1	-- Dedicated logic registers	0
2	-- I/O registers	0
9		
10	I/O pins	11
11		
12	Embedded Multiplier 9-bit elements	0
13		
14	Maximum fan-out node	x1~input
15	Maximum fan-out	7
16	Total fan-out	42
17	Average fan-out	1.45

Şekil 12: Devre 2 'nin Analiz ve Sentez Kaynak Kullanım Özeti


Flow Summary

<<Filter>>


Flow Status	Successful - Thu May 04 21:56:55 2023
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	lab2_g5_p2
Top-level Entity Name	lab2_g5_p2
Family	MAX 10
Device	10M08DAF484C8G
Timing Models	Final
Total logic elements	8 / 8,064 (< 1 %)
Total registers	0
Total pins	11 / 250 (4 %)
Total virtual pins	0
Total memory bits	0 / 387,072 (0 %)
Embedded Multiplier 9-bit elements	0 / 48 (0 %)
Total PLLs	0 / 2 (0 %)
UFM blocks	0 / 1 (0 %)
ADC blocks	0 / 1 (0 %)

Şekil 13: Devre 2 'nin Analiz ve Sentez Özeti

2.2.6 Devre 1 sentez



Şekil 14: Devre 1'in RTL Şeması



Şekil 15: Devre 1'in teknoloji ardı şeması

Analysis & Synthesis Resource Usage Summary

<<Filter>>

	Resource	Usage
1	Estimated Total logic elements	1
2		
3	Total combinational functions	1
4	Logic element usage by number of LUT inputs	
1	-- 4 input functions	1
2	-- 3 input functions	0
3	-- <=2 input functions	0
5		
6	Logic elements by mode	
1	-- normal mode	1
2	-- arithmetic mode	0
7		
8	Total registers	0
1	-- Dedicated logic registers	0
2	-- I/O registers	0
9		
10	I/O pins	6
11		
12	Embedded Multiplier 9-bit elements	0
13		
14	Maximum fan-out node	Y~0
15	Maximum fan-out	2
16	Total fan-out	12
17	Average fan-out	0.92

Şekil 16: Devre 1'in Analiz ve Sentez Kullanım özeti

Flow Summary

<<Filter>>

Flow Status	Successful - Thu May 04 22:02:24 2023
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	lab2_g5_p1
Top-level Entity Name	lab2_g5_p1
Family	MAX 10
Device	10M08DAF484C8G
Timing Models	Final
Total logic elements	2 / 8,064 (< 1 %)
Total registers	0
Total pins	6 / 250 (2 %)
Total virtual pins	0
Total memory bits	0 / 387,072 (0 %)
Embedded Multiplier 9-bit elements	0 / 48 (0 %)
Total PLLs	0 / 2 (0 %)
UFM blocks	0 / 1 (0 %)
ADC blocks	0 / 1 (0 %)

Şekil 17: Devre 1'in Analiz ve Sentez Özeti

2.2.7 Sonuçların karşılaştırılması

2. devrenin teknolojik şemasında açıkça decoder yapısı görünmektedir , 4 giriş 7 çıkış olduğu gözükmektedir. Ve her çıkış fonksiyonunu gerçekleştirmek için bir hücre kullanılmıştır. Devre 1'de ise bir fonksiyon gerçekleşmiştir ve onun için bir lojik hücre hücre kullanılmıştır.

3 Özet ve sounçlar

Bu proje kapsamında glitch'ın ne olduğu , k-map ile ilişkisi , ve nasıl gidirileceği öğrenildi. Aynı zamanda decoder tasarlandı. Bu decoder sayesinde istenilen özel fonksiyonları üretebilmektedir. En verimli şekilde tasarlanabilmesi için önemsenmeyen durumlar denklemlerin sadeleşmesinde kullanıldı. Ayrıca decoder devresinin hafızasız olduğu yani RAM kullanımı 0 olduğu gözlemlendi.