

[9] Power - Sequencing


BOOST SOFT-START · SIMULATION 01



COURANT DANS L1 AU DÉMARRAGE · SIMULATION 01




RAILS ANALOGIQUES · SIMULATION 02




RIPPLE SUR +6V EN RÉGIME ÉTABLI · SIMULATION 03



PSRR +6V → RAILS ANALOGIQUES · SIMULATION 04



+2.5VA DANS LA FENÊTRE DE L'AD7606C · SIM 02



SÉQUENCE DES RAILS (APRÈS APPLICATION DU +3.3V)

NOM	SOURCE	NIVEAU	TEMPS (après application du +3.3V)
+3.3V	Hôte, par J4 (page 7)	3.3 V	t = 0
+6V	IC5 LT8362 boost, 2 MHz, soft-start C24 = 10 nF	5.96 V	90 % après 0.88 ms
+5VA	IC7 LTC6655-5 -> R8 -> SET of IC8 LT3045-1	5.000 V	1 % après 48 ms, 0.1 % après 71 ms (τ = 9.8 ms)
+2.5VA	IC3 LTC6655-2.5 -> R11 -> SET of IC9 LT3045-1	2.500 V	même constante de temps que +5VA

DESIGN NOTE · SEUILS DE DÉMARRAGE

- LT8362 : EN/UVLO = VIN, démarre à 1.68 V sur EN (VIN ≥ 2.8 V), s'arrête sous 1.6 V.
- LT3045-1 : EN/UV = +6V, actif au-dessus de 1.24 V (hystérésis 130 mV).
- LTC6655-5 : VIN ≥ VOUT + 0.5 V = 5.5 V pour ±0.1 % sous ±5 mA : +5VA n'est juste qu'avec +6V > 5.5 V.
- LTC6655-2.5 : VIN ≥ 3.0 V.
- LT3045-1 : dropout 260 mV typ. à 500 mA.

DESCRIPTION

Ordre et temps d'établissement des rails après l'arrivée du +3.3V (simulations LTspice 01 à 04). Le boost monte en premier : +6V à 90 % en 0.88 ms. Les références et les LDO suivent avec la constante de temps du filtre SET (9.8 ms) : +5VA et +2.5VA arrivent ensemble, à 0.1 % après 71 ms.
Aucun signal Power-Good : c'est l'hôte qui doit attendre.

DESIGN NOTE · +2.5VA ET R12

R12 = 24.9 kΩ : 100 µA × 24.9 kΩ = 2.49 V, +2.5VA = 2.4996 V, dans la fenêtre 2.495–2.505 V de l'AD7606C. L'ancienne valeur 49.9 kΩ donnait 2.549 V (corrigé, README Design review).


DESIGN NOTE · DÉMARRAGE

Pas de signal Power-Good (PGFB relié à IN) : attendre au moins 100 ms après la mise sous tension avant le reset de l'AD7606C, puis jusqu'à 2 s pour la première conversion (datasheet, Table 3). Le fast start-up des LT3045-1 est désactivé par le même branchement.

CALCULS & BUDGET

Boost : soft-start C24 = 10 nF chargé à 2 µA, +6V à 90 % en 0.88 ms
Rails : τ = (R8 // R14) × C13 = 980 Ω × 10 µF = 9.8 ms
1 % : ln(100) × τ = 45 ms (sim : 48 ms) ; 0.1 % : ln(1000) × τ = 68 ms (sim : 71 ms)
Appel : 3.03 A crête dans L1 / D2 (front du +3.3V en 100 µs) < Isat 4.6 A

CHRONOLOGIE DU DÉMARRAGE (ÉCHELLE LOG)



SÉQUENCE CÔTÉ HÔTE (RECOMMANDÉE)

1. Appliquer le +3.3V : le boost démarre seul (EN/UVLO = VIN).
2. Attendre ≥ 100 ms : rails à 0.1 %, pas de Power-Good.
3. Reset complet de l'AD7606C : RESET haut ≥ 3.2 µs. Première conversion 2 s au plus tôt après la mise sous tension (datasheet, Table 3).
4. Mode logiciel (câblé) : CONFIG 0x02 = 0x10 (4 lignes DOUT), plages ±5 V différentielles (0x03–0x06 = 0x88), suréchantillonnage.
5. Mesurer le zéro des 4 courants à courant nul (offset 15 mV, Design review 5), puis lancer CONVST.

Comments:	Company: OPEN THRUST LAB		Variant:	Git Hash: 04dd92c
	Board Name: PHASETRACKER		Project Name: OPEN_PHASE	
Sheet Title: Power - Sequencing	File Name: Power - Sequencing.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-06	Revision: + (Unreleased)
Sheet Path: /Power - Sequencing/		Reviewer:	Size: A3	Sheet: 9 of 10