PHASETRACKER


2026-10-25

Variant:


Rev + (Unreleased)

Page	Index	Page	Index	Page	Index	Page	Index
1	Cover Page	11	.....	21	.....	31	.....
2	Block Diagram	12	.....	22	.....	32	.....
3	Project Architecture	13	.....	23	.....	33	.....
4	AD7606C-18_ADC	14	.....	24	.....	34	.....
5	INA241_Phase_Sense	15	.....	25	.....	35	.....
6	Power_Supply	16	.....	26	.....	36	.....
7	Connectors	17	.....	27	.....	37	.....
8	Holes, Fiducials	18	.....	28	.....	38	.....
9	Power - Sequencing	19	.....	29	.....	39	.....
10	Revision History	20	.....	30	.....	40	.....

TOP VIEW



BOTTOM VIEW



NOTES

3-phase current and voltage sensing: INA241A2 + AD7606C-18

Not fitted components are marked as ✗

DRAFT - Very early stage of schematic, ignore details.
PRELIMINARY - Close to final schematic.
CHECKED - There shouldn't be any mistakes. Contact the engineer if you find any.
RELEASED - A board with this schematic has been sent to production.

Date: 25-Oct-2026

DESIGN CONSIDERATIONS

DESIGN NOTE: Current: 2.5 V - 20 mV/A x I(J1->J2). Voltage: 0.198 V/V.

DESIGN NOTE: No Power-Good: rails within 0.1 % after 71 ms.

DESIGN NOTE: AD7606C digital pins and +3.3V input not wired yet.


DESIGN NOTE: +2.5VA: R12 = 49.9k gives 2.55 V, 24.9k gives 2.50 V. See README.


LAYOUT NOTE: Kelvin-route the shunt sense pads to each INA241.

	Comments:	Company: OPEN THRUST LAB	Variant:	Git Hash: 04dd92c
		Board Name: PHASETRACKER	Project Name: OPEN_PHASE	
	Sheet Title: OPEN_PHASE - PHASETRACKER	File Name: OPEN_PHASE.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-06 / Revision: + (Unreleased)
	Sheet Path: /		Reviewer:	Size: A3 / Sheet: 1 of 10

[2] Block Diagram

SCHÉMA BLOC · CHAÎNE DE MESURE (BATTERIE, PHASES) ET ALIMENTATION






SPÉCIFICATIONS CIBLES

Supply:	3.3 V, 130 mA
Phase current:	35 A continuous (MR60PW)
Phase current max:	60 A peak (MR60PW)
Battery current:	30 A continuous (XT60PW)
Current range:	+/-115 A, 20 mV/A
Voltage range:	0 - 50 V, 0.198 V/V
Bandwidth:	17.5 kHz (I), 48.5 kHz (V)
ADC:	8 x 18 bit, 1 MSPS

Comments:	Company: OPEN THRUST LAB		Variant:	Git Hash: 04dd92c
	Board Name: PHASETRACKER		Project Name: OPEN_PHASE	
Sheet Title: Block Diagram	File Name: Block Diagram.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-11	Revision: + (Unreleased)
Sheet Path: /Block Diagram/		Reviewer:	Size: A3	Sheet: 2 of 10

[3] Project Architecture

Sheet hierarchy and signal flow. Click a block or its page number to open the sheet.



LEGEND

- Power conductor: phases 35 A, battery 30 A
- Power rail
- Analog signal, differential pairs
- Digital interface (J4)
- Supply input from the host (J4)


DOCUMENT INDEX

[1] Title Page
[2] Block Diagram
[3] Project Architecture
[4] AD7606C-18 ADC
[5] INA241 Phase Sensing
[6] Power Supply - Analog Rails
[7] Connectors
[8] Holes, Fiducials
[9] Power Sequencing
[10] Revision History

Comments:	Company: OPEN THRUST LAB		Variant:	Git Hash: 04dd92c
	Board Name: PHASETRACKER		Project Name: OPEN_PHASE	
Sheet Title: Project Architecture	File Name: Project Architecture.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-11	Revision: + (Unreleased)
Sheet Path: /Project Architecture/		Reviewer:	Size: A3	Sheet: 3 of 10

[4] AD7606C-18 - ADC

AD7606C-18 · ADC 8 VOIES SIMULTANÉES, 18 BITS, 1 MSPS



DESCRIPTION

IC1 AD7606C-18 : ADC 8 voies, 18 bits, 1 MSPS, échantillonnage simultané.
Les 8 entrées différentielles reçoivent les 4 courants (sorties INA241 filtrées) et les 4 tensions (ponts 40.2 kΩ / 10 kΩ) de la page 5.
Pourquoi cet ADC : les 8 voies sont prises au même instant (front montant de CONVST), donc le courant et la tension d'une même ligne n'ont aucun décalage d'échantillonnage et la puissance V × I est juste en instantané. Entrées tamponnées (1 MΩ min.) avec clamp ±21 V, filtre anti-repliement interne (25 kHz), suréchantillonnage jusqu'à ×256, calibration gain / offset / phase par voie.
Alimentations : AVCC = +5VA (4.75–5.25 V), VDRIVE = +3.3V (niveau logique de l'hôte), référence externe +2.5VA (fenêtre 2.495–2.505 V) sur REFIN/REFOUT.
Interface : série, mode logiciel, vers le connecteur hôte J4 (page 7). Les 11 lignes passent par 100 Ω en série : RN1 et RN2 (réseaux 4 × 100 Ω, comme sur OPEN_WEIGHT), R39, R40, R41. Pull-up 100 kΩ sur CS (R42) et pull-down 100 kΩ sur CONVST (R43) et RESET (R44), comme R8 sur OPEN_WEIGHT : lignes dans un état connu tant que l'hôte ne les pilote pas.

DESIGN NOTE · CANAUX

V1 : tension batterie (ADC_BAT_V±)
V2 : courant batterie (ADC_BAT_I±)
V3 : tension phase W (ADC_W_V±)
V4 : courant phase W (ADC_W_I±)
V5 : tension phase V (ADC_V_V±)
V6 : courant phase V (ADC_V_I±)
V7 : tension phase U (ADC_U_V±)
V8 : courant phase U (ADC_U_I±)
• Courant et tension d'une même ligne sur deux voies voisines.
• Entrées câblées en différentiel (filtre entre V+ et V−) : les plages différentielles (±5 V…) ne sont accessibles qu'en mode logiciel (registres 0x03–0x06). En mode matériel, RANGE ne donne que ±10 V ou ±5 V single-ended sur les 8 voies.
• Chaque entrée : 1.2 MΩ vers un nœud interne à 2 V, I = (VIN − 2 V) / RIN : d'où les 9.1 kΩ de retour sur V− (page 5).

DESIGN NOTE · RÉFÉRENCE, DÉCOUPLAGE, CONFIGURATION

• REFIN/REFOUT = +2.5VA, C41 100 nF. REF SELECT doit être à 0 pour prendre cette référence externe (à 1 : référence interne).
• REFCAPA + REFCAPB reliés, C39 10 µF faible ESR (tampon de référence à 4.4 V).
• REGCAP : C36 et C37 1 µF chacun, séparément (LDO internes 1.9 V).
• AVCC : C20, C35, C38 100 nF. VDRIVE : C21 100 nF.
• Mode logiciel : OS0–OS2 = 1 (Table 14). Plages, suréchantillonnage et calibration par registres. STBY et RANGE ignorés mais tirés à +3.3V (Figure 123), WR à +3.3V (écriture parallèle seulement).
• Série : PAR/SER SEL = 1. Vers J4 : CONVST, BUSY, $\overline{CS}$, SCLK, SDI, DOUTA–D, RESET, FRSTDATA. DOUTE–H en l'air (mode 8 lignes, Table 23). DB2–DB4, DB14, DB15, DB16/DB0, DB17/DB1 à AGND (Table 9).
• REF SELECT à AGND : référence externe +2.5VA. AGND broche 26 et REFGND broche 46 à GND.
• RESET : impulsion ≥ 3.2 µs, 10 ms au moins après des alimentations stables. Première conversion 2 s au plus tôt après la mise sous tension (Table 3, note 3).
• C39 : symbole 4 broches sur une empreinte 2 pads (Design review 7).

LAYOUT NOTE

• Plan de masse plein sous l'AD7606C, sans séparation analogique / numérique (datasheet).
• Un via (ou plusieurs) par broche de masse, jamais un via partagé.
• C39, C36/C37, C41 et les 100 nF d'AVCC collés à leurs broches.
• Aucune piste numérique sous le boîtier ; CONVST et les horloges entourées de masse, loin des entrées V1–V8 ; pas de croisement analogique / numérique, couches voisines à angle droit.
• AVCC et VDRIVE en pistes larges. Entrées en paires V+ / V−, filtres RC de la page 5 près des broches.
• RN1, RN2, R39–R41 sur la face bottom, en ligne sur les bus vers J4 ; TP15 / TP16 restent côté AD7606C. R42 (pull-up CS) : via +3.3V vers la branche +3.3V de L3 sous IC1.

CALCULS & BUDGET

Plage ±5 V différentielle (mode logiciel)
  1 LSB = 10 V / 2^18 = 38.1 µV
  Courant : 38.1 µV / 20 mV/A = 1.9 mA par LSB ; 35 A = ±0.7 V = 14 % de la plage
  Tension : 38.1 µV / 0.1977 = 0.19 mV par LSB ; 5 V / 0.1977 = 25.3 V max
  (6S chargée : 25.2 V → 4.98 V, juste sous la limite)

Entrées
  RIN = 1.2 MΩ typ (1 MΩ min) vers 2 V : I = (VIN − 2 V) / RIN = −1.7 µA à 0 V
  Filtre interne : 25 kHz (mode basse bande), en série avec les RC de la page 5

Débit et bruit
  1 MSPS sur les 8 voies à la fois
  SNR 93 dB (±20 V diff.), 102 dB en suréchantillonnage ×32

Consommation (datasheet)
  AVCC : 8.5 mA à 10 kSPS, 45 mA à 1 MSPS (+5VA)
  VDRIVE : < 2 mA (+3.3V)

TEST POINTS

Pastilles de test CMS Ø1,5 mm (TestPoint_Pad_D1.5mm), face avant, hors BOM. REFIN (+2.5VA) au plus près de l'AD7606C. TP15 (CONVST) et TP16 (BUSY), côté AD7606C (avant les 100 Ω série) : début et fin de conversion, pour déclencher l'oscilloscope.




Comments: **References:** AD7606C-18 datasheet (Rev. B) AN5346 STM32G474 Datasheet p.81 J. Pieper ADC investigation	Company: **OPEN THRUST LAB**		Variant:	Git Hash: 04dd92c
	Board Name: **PHASETRACKER**			Project Name: **OPEN_PHASE**
Sheet Title: AD7606C-18 - ADC	File Name: AD7606C-18 - ADC.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-05	Revision: + (Unreleased)
Sheet Path: /Project Architecture/AD7606C-18_ADC/		Reviewer:	Size: **A3**	Sheet: **4** of **10**

[5] INA241 - Phase Sensing


INA241A2 + SHUNT 1 mΩ · 4 VOIES : U, V, W, BATTERIE

PHASE U




Voie 1 · shunt R1 · IC2
ADC V8 courant · V7 tension

PHASE V




Voie 2 · shunt R4 · IC4
ADC V6 courant · V5 tension

PHASE W




Voie 3 · shunt R7 · IC6
ADC V4 courant · V3 tension


BATTERIE





Voie 4 · shunt R9 · IC10
ADC V2 courant · V1 tension

FILTRES · VOIES COURANT









DESCRIPTION

Mesure du courant des trois phases (U, V, W) et de la batterie (B), et de la tension des mêmes lignes.
Le courant traverse un shunt 4 fils de 1 mΩ (R1 / R4 / R7 / R9, Isabellenhütte PBV). L'INA241A2 lit la tension entre les deux broches de mesure du shunt (Kelvin) et l'amplifie 20 fois autour du +2.5VA : V = 2.5 V − 20 mV/A × I(J1→J2), J3→J5 pour la batterie.
Pourquoi l'INA241 : la tension de mode commun d'une phase saute de 0 à VBAT à chaque front du PWM de l'ESC. L'INA241 accepte −5 V à 110 V de mode commun, a un rejet PWM renforcé (CMRR 166 dB DC, 104 dB à 100 kHz), ±10 µV d'offset et ±0.01 % d'erreur de gain (version A).
Un pont 40.2 kΩ / 10 kΩ par ligne ramène la tension (côté J2 / J5) dans la plage de l'AD7606C.
Noms des signaux, x = U, V, W ou BAT : SHUNT_x± prises Kelvin du shunt vers IN± de l'INA241 → INA_x sortie de l'INA241 (TP3 à TP6) → filtre RC → ADC_x_I± (courant). Pont → ADC_x_V± (tension). Vers l'AD7606C page 4.

DESIGN NOTE · GAIN ET SHUNT


INA241A1 : 10 V/V
INA241A2 : 20 V/V (monté)
INA241A3 : 50 V/V
INA241A4 : 100 V/V
INA241A5 : 200 V/V
• Avec 1 mΩ et 20 V/V : 20 mV/A, saturation vers ±115 A. 35 A n'utilise que ±0.7 V des ±2.5 V : un A3 (50 V/V, ±46 A) donnerait 2.5 × plus de résolution (Design review 4).
• REF1 = REF2 = +2.5VA : zéro au milieu, mesure dans les deux sens (freinage, récupération).
• Shunt PBV-R001 : 1 mΩ 4 fils, < 75 ppm/K, Rth < 15 K/W, inductance < 10 nH (openEMS : 2.3 à 2.7 nH sur ce routage).
• NC (broche 4) laissée ouverte : la datasheet demande GND (Design review 3).

DESIGN NOTE · VOIES VERS L'AD7606C

• Courant : R15 33 Ω isole la sortie de l'INA241 de la capacité. Filtre différentiel : C25 1 nF C0G entre V+ et V−, V− à la masse par R16 9.1 kΩ → 17.5 kHz.
• R16 et le courant d'entrée de l'ADC donnent 15 mV d'offset (≈ 0.75 A) : calibration du zéro ; ne pas réduire R16 sans recalculer le filtre (Design review 5).
• Tension : R17 40.2 kΩ / R18 10 kΩ → 0.1992 (25 V → 4.98 V). Re1 1 kΩ + R19 9.1 kΩ + C31 180 pF C0G : 48.5 kHz. V+ et V− voient ~9 kΩ : les courants d'entrée de l'ADC s'annulent.
• Gain réel 0.1977 (−0.75 %, entrée 1.2 MΩ de l'ADC) : à calibrer (Design review 6).
• C0G : capacité stable en tension et en température, le filtre ne bouge pas.
• Courant à 17.5 kHz, tension à 48.5 kHz : retard entre les deux voies à mesurer sur la 1re carte (Design review 8).
• VS : C17 0.1 µF + C18 1 µF par INA241.

LAYOUT NOTE

• IN+ / IN− pris sur les broches de mesure 2 et 3 du shunt (Kelvin), pas sur le cuivre de puissance ; paire serrée jusqu'à l'INA241.
• Boucle de mesure la plus petite possible : 1 nH vaut R = 1 mΩ à 160 kHz.
• C17/C18 au plus près de VS / GND. Filtres près des entrées de l'AD7606C.
• Shunt : 1.2 W à 35 A, refroidi par le cuivre des phases.
• Exemple TI ci-contre (INA240-Q1, même brochage) : ici REF1/REF2 vont au +2.5VA, pas à la masse.



CALCULS & BUDGET

Voie courant (×4)
V = 2.5 V − G × Rs × I = 2.5 V − 20 V/V × 1 mΩ × I = 2.5 V − 20 mV/A × I
35 A → ±0.7 V ; saturation vers ±115 A
fc = 1 / (2π × R16 × C25) = 1 / (2π × 9.1 kΩ × 1 nF) = 17.5 kHz
Offset : I(V−) = (0 − 2 V) / 1.2 MΩ = −1.7 µA → V− = 1.7 µA × 9.1 kΩ = 15 mV ≈ 0.75 A
Shunt : P = I² × Rs = 35² × 1 mΩ = 1.23 W → +18 K (Rth < 15 K/W)
Inductance : R = 2π f L → f = 1 mΩ / (2π × 2.4 nH) ≈ 66 kHz

Voie tension (×4)
k = R18 / (R17 + R18) = 10 / 50.2 = 0.1992 → 25 V × 4.98 V
Source : R17 // R18 + Re1 = 8.01 kΩ + 1 kΩ = 9.01 kΩ ≈ R19 = 9.1 kΩ
fc = 1 / (2π × (9.01 + 9.1) kΩ × 180 pF) ≈ 48.8 kHz (sim 05 : 48.5 kHz)
Gain réel : 0.1992 × 1.2 MΩ / (1.2 MΩ + 9.01 kΩ) = 0.1977 (−0.75 %)

Budget
4 × INA241A2 × 2.5 mA = 10 mA sur +5VA
Pertes : 1.23 W par shunt à 35 A

TEST POINTS


Pastilles de test CMS Ø1,5 mm (TestPoint_Pad_D1.5mm), face avant, hors BOM. Sorties INA241 avant le filtre RC vers l'ADC ; à 0 A elles valent +2.5VA (REF1 = REF2).




Comments: **References:** INA241A datasheet (SBOSA30D) Isabellenhütte PBV datasheet README : Design review 3–8 openEMS : inductance du shunt	Company: **OPEN THRUST LAB**		Variant:	Git Hash: 04dd92c
	Board Name: **PHASETRACKER**		Project Name: **OPEN_PHASE**	
Sheet Title: INA241 - Phase Sensing	File Name: INA241 - Phase Sensing.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-05	Revision: + (Unreleased)
Sheet Path: /Project Architecture/INA241_Phase_Sense/		Reviewer:	Size: **A3**	Sheet: **5** of **10**

[6] Power Supply - Analog Rails

BOOST 3.3 V → 6 V · IC5 LT8362, 2 MHz



+5VA PRÉCISION · IC7 LTC6655-5 + IC8 LT3045-1




C14 / C15 : Don't panic

it's just a regular capacitor with a slightly modified footprint to better cover the 1 MHz and higher bands.

Non-critical detail.

+2.5VA PRÉCISION · IC3 LTC6655-2.5 + IC9 LT3045-1



DESCRIPTION

Chaîne : +3.3V (hôte) → IC5 LT8362 boost → +6V → LTC6655 + LT3045-1 → +5VA / +2.5VA
La carte ne reçoit que le +3.3V de l'hôte. Les INA241 et l'AD7606C demandent un +5VA propre (AVCC) et un +2.5VA précis (REFIN de l'ADC, REF des INA241 = niveau 0 A). Un LDO ne fait pas 5 V à partir de 3.3 V : on monte d'abord à 6 V.
• IC5 LT8362 : boost 2 MHz. 6 V laisse ~1 V de marge aux LDO et aux références.
• IC7 LTC6655-5 / IC3 LTC6655-2.5 : références ±0.025 %, 2 ppm/°C max, 0.25 ppm p-p (0.1–10 Hz). Elles fixent la valeur des rails mais ne débitent que ±5 mA.
• IC8 / IC9 LT3045-1 : LDO 0.8 µVrms, PSRR 76 dB à 1 MHz, 500 mA. Leur SET suit la référence : le LDO est le buffer de puissance de la référence.
Simulé (LTspice 01–04) : +5VA = 4.9998 V, +2.5VA = 2.4996 V (fenêtre AD7606C 2.495–2.505 V), ripple du boost < 0.2 µV p-p sur les rails.

DESIGN NOTE · BOOST

• EN/UVLO = VIN : démarre seul avec le +3.3V (seuil 1.68 V), pas de séquencement.
• SYNC/MODE en l'air = Pulse-skip : à faible charge les impulsions sautées restent calées sur l'horloge 2 MHz, le bruit reste à 2 MHz et ses harmoniques, loin de la bande de mesure. En Burst (GND) la cadence des paquets dépend de la charge et peut tomber dans la bande.
• RT : R2 = 20 kΩ → 2 MHz, au-dessus du PWM ESC (24 kHz) et de la bande des voies (17.5 kHz) ; petite self.
• FBX : R5 1 MΩ / R6 365 kΩ → 5.98 V. C28 4.7 pF C0G sur R5 = avance de phase (app. type datasheet).
• VC : R3 36.5 kΩ + C26 1 nF, compensation.
• SS : C24 10 nF (2 µA) → +6V à 90 % en 0.88 ms, courant d'appel limité.
• BIAS = GND (sert seulement si 4.4 V ≤ BIAS ≤ VIN). INTVCC : C27 1 µF.
• L1 2.2 µH WE-MAPI 4030 : Isat 4.6 A > limite du switch 3.1 A max.
• D2 PMEG2020EH : Schottky 20 V / 2 A.
• Entrée C22 4.7 µF + C23 100 nF, sortie C30 22 µF X7R 1206.

DESIGN NOTE · RAILS +5VA / +2.5VA

• Référence + LDO : la LTC6655 est précise mais ne débite que ±5 mA ; le LT3045-1 est puissant et silencieux mais son SET n'est précis qu'à ±1 %. SET piloté par la référence = les deux qualités.
• RSET ≈ VREF / 100 µA (R14 49.9 kΩ, R12 24.9 kΩ) : les 100 µA du SET passent dans RSET, presque rien dans R8/R11. Sans RSET : +100 mV d'erreur (R12 = 49.9 kΩ donnait 2.549 V).
• R8/R11 1 kΩ + C13/C19 10 µF : filtrent le bruit de la référence, τ = 9.8 ms (16 Hz). En contrepartie +5VA à 0.1 % après 71 ms.
• PGFB = IN : ni Power-Good ni fast start-up → attendre ≥ 100 ms avant la 1re conversion (page Sequencing).
• ILIM = GND : limite de courant interne. VIOC et PG ouverts : le boost reste fixe à 6 V. EN/UV = IN.
• C8/C12 10 µF : sortie LTC6655 (2.7–100 µF exigés).
• C14/C15 10 µF 4 bornes : sortie LT3045-1 (≥ 10 µF, ESR < 20 mΩ, ESL < 2 nH).
• C9/C11 4.7 µF : entrée des LT3045-1 sur +6V.

LAYOUT NOTE

Boost : boucle SW → D2 → C30 → GND → pad de IC5 la plus courte possible ; peu de cuivre sur le nœud SW (L1/D2). Pad exposé de IC5 au plan GND avec vias. Masse puissance (C22, C30) côté EN/UVLO et SW, masse signal (R2, C24, R6, C26) côté VC et FBX. C22/C23 collés à VIN, C27 à INTVCC. R5/R6/C28 près de FBX, R5 prend le 6 V sur C30. Ni via ni piste sous L1 (datasheet Würth).
LDO / références : pads exposés des LT3045-1 au GND avec vias. OUTS en Kelvin sur C14/C15 et la charge ; masses de C13/C19 et de C14/C15 reliées ensemble ; masse de R14/R12 côté charge. VOUT_S de la LTC6655 absorbe 2 mA : piste courte et large vers C8/C12 (0.1 Ω = 200 µV d'erreur). LTC6655 loin des trous de fixation, des connecteurs et des sources de chaleur : la contrainte mécanique déplace VOUT (hystérésis 30 ppm). Boost loin des entrées INA241 / AD7606C et des nœuds SET.

CALCULS & BUDGET


Boost IC5
VOUT = 1.6 V × (1 + R5/R6) = 1.6 × (1 + 1 MΩ / 365 kΩ) = 5.98 V
D = (VOUT + VD − VIN) / (VOUT + VD) ≈ 0.48 (VD ≈ 0.35 V)
ΔIL = VIN × D / (L × fSW) = 3.3 × 0.48 / (2.2 µH × 2 MHz) ≈ 0.36 A
À 68 mA le boost est en conduction discontinue (sim 03)
Démarrage : ISS = 2 µA dans C24 = 10 nF → +6V à 90 % en 0.88 ms

Rails analogiques
VSET = ISET × RSET : 100 µA × 49.9 kΩ = 4.99 V ; 100 µA × 24.9 kΩ = 2.49 V
VOUT = (VREF / R8 + ISET) / (1/R8 + 1/R14) = 4.9998 V ; 2.4996 V
τ = (R8 // R14) × C13 = 980 Ω × 10 µF = 9.8 ms
Marge : 6 V − 5 V = 1 V > 0.5 V (LTC6655) et > 260 mV (LT3045-1 à 500 mA)
Pertes IC8 : (6 − 5) V × 55 mA ≈ 55 mW

Budget (1 MSPS, simulé)
+5VA : AD7606C 8.5–45 mA + 4 × INA241 2.5 mA = 18.5–55 mA
+6V : 68 mA +3.3V : ≈ 133 mA (0.44 W)
Ripple : 0.81 mV p-p sur +6V → 0.11 µV p-p sur +5VA (PSRR 77 dB à 2 MHz)

TEST POINTS


Pastilles de test CMS Ø1,5 mm (TestPoint_Pad_D1.5mm), face avant, hors BOM. Une par rail, à la sortie de son régulateur. Pas de TP sur le nœud SW du boost.



Comments: **References:** LT8362 datasheet, Fig. 5 ; LT3045-1 datasheet ; LTC6655 datasheet ; README : Power budget	Company: OPEN THRUST LAB		Variant:	Git Hash: 04dd92c
	Board Name: PHASETRACKER		Project Name: OPEN_PHASE	
Sheet Title: Power Supply - Analog Rails	File Name: Power Supply - Analog Rails.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-06	Revision: + (Unreleased)
Sheet Path: /Project Architecture/Power_Supply/		Reviewer:	Size: A3	Sheet: 6 of 10

[7] Connectors

CONNECTEURS · J1 / J2 MR60PW (PHASES) · J3 / J5 XT60PW (BATTERIE) · J4 HÔTE (ADC, +3.3V)



DESCRIPTION

La carte s'insère entre l'ESC et le moteur (phases U, V, W) et entre la batterie et l'ESC (ligne B).
• J1 MR60PW : arrivée des trois phases depuis l'ESC (IN-U / IN-V / IN-W, broches 1 à 3).
• J2 MR60PW : sortie vers le moteur. Broche 1 = OUT-W, broche 3 = OUT-U : ordre inverse de J1.
• J3 XT60PW-F (depuis la batterie) et J5 XT60PW-M (vers l'ESC) : la ligne B (broche 2) traverse le shunt R9 ; la broche 1 (GND1) va directement de J3 à J5.
• Entre l'entrée et la sortie de chaque ligne, le courant passe par un shunt de la page 5 (R1 / R4 / R7 / R9).
• Broches de fixation (MH) des quatre connecteurs au GND.
• J4 barrette 2×8 coudée (fils Dupont) vers l'hôte : +3.3V de la carte et interface série de l'AD7606C (page 4).

DESIGN NOTE · CONNECTEURS

• MR60PW : 35 A max (échauffement < 85 °C), 60 A crête, 600 V DC, contact ≤ 1.0 mΩ, −20 à 120 °C, UL94 V-0, IP40, 100 cycles de connexion.
• XT60PW : 30 A en continu, 2 broches + 2 broches de fixation.
• NT1 (net tie) relie GND1 (broche 1, de J3 à J5) au GND de la carte en un seul point : le retour batterie reste sur son cuivre et ne traverse pas le plan de masse analogique.
• La tension de chaque ligne est mesurée côté sortie (J2 / J5), après le shunt.
• Le README dit encore « broche 1 non connectée » pour J3 / J5 : le schéma la relie à GND1.

LAYOUT NOTE

• Cuivre des phases sur les 4 couches ; le courant se partage selon l'épaisseur : L1 33 %, L2 17 %, L3 17 %, L6 33 % (simulation thermique).
• Broches de fixation des MR60PW / XT60PW au plan GND : tenue mécanique et retour de masse.
• NT1 près des connecteurs batterie ; GND1 en cuivre large de J3 à J5.
• Pistes de mesure Kelvin (page 5) à l'écart des broches de puissance.

CALCULS & BUDGET

Pertes à 35 A rms par phase (simulation thermique, Simulation/Thermal)
  Cuivre J1 → shunt → J2 : 0.18 à 0.22 mΩ → 0.22 à 0.27 W par phase
  Contact MR60PW : P = I² × R = 35² × 1.0 mΩ = 1.23 W (valeur max)
  Chaleur dans la carte : 4.42 W (cuivre + shunts), 8.16 W avec les contacts
  Broche J1 / J2 la plus chaude (phase W) : 66 °C, 99 °C avec les contacts
  Limite MR60PW : 120 °C


Batterie
  30 A dans R9 : P = 30² × 1 mΩ = 0.9 W

DESIGN NOTE · J4 HÔTE

J4 : barrette mâle 2×8 coudée (horizontale) au pas de 2.54 mm, au bord de la carte, fils Dupont femelle vers l'hôte (STM32, logique 3.3 V). Pas de détrompeur : repérer la broche 1 (pastille carrée).
1 +3.3V · 2 GND · 3 CONVST · 4 GND · 5 BUSY · 6 RESET · 7 $\overline{CS}$ · 8 GND · 9 SCLK · 10 GND · 11 SDI · 12 FRSTDATA · 13 DOUTA · 14 DOUTB · 15 DOUTC · 16 DOUTD (préfixe ADC_ sur le schéma).
• L'hôte pilote CONVST, $\overline{CS}$, SCLK, SDI et RESET ; il lit BUSY, FRSTDATA et DOUTA–D.
• CONVST a une masse de chaque côté (2, 4), SCLK aussi (8, 10) : faire courir ces fils de masse avec leur signal, et garder les fils courts.
• Broche 1 : seule alimentation de la carte (+3.3V, ≈ 133 mA à 1 MSPS) : VDRIVE de l'AD7606C et entrée du boost (page 6). Les PWR_FLAG disent à l'ERC que J4 fournit +3.3V et GND.
• Débit : en 4 lignes DOUT, 36 coups de SCLK lisent les 8 voies. Avec des fils Dupont, viser 10 à 20 MHz sur SCLK : ≈ 235 à 400 kSPS. 1 MSPS demande les 4 lignes (Table 3, note 1) et SCLK ≥ 40 MHz en lisant pendant la conversion (max 63.5 MHz, Table 5).
• Les masses de J4 rejoignent le GND de la carte, donc le moins batterie par NT1.

TEST POINTS


Pastille de test CMS Ø1,5 mm (TestPoint_Pad_D1.5mm), face avant, hors BOM : masse de la sonde près des connecteurs. Les tensions de phase se mesurent après pont (ADC_x_V±, page 5).



Comments: **References:** Amass MR60PW / XT60PW datasheets README : Schematic architecture Simulation thermique	Company: OPEN THRUST LAB		Variant:	Git Hash: 04dd92c
	Board Name: PHASETRACKER		Project Name: OPEN_PHASE	
Sheet Title: Connectors	File Name: Connectors.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-05	Revision: + (Unreleased)
Sheet Path: /Project Architecture/Connectors/		Reviewer:	Size: A3	Sheet: 7 of 10

[8] Holes - Fiducials

TROUS DE FIXATION · H1 À H4, M3, RELIÉS AU GND



DESCRIPTION

Quatre trous de fixation M3 (H1 à H4), métallisés et reliés au GND. Ils tiennent la carte et peuvent ramener sa masse au support quand celui-ci est conducteur.
Pas de fiducial sur cette révision.

DESIGN NOTE · FIXATION

- Empreinte MountingHole_3.2mm_M3_Pad_Via : perçage 3.2 mm, pastille Ø6.4 mm, 8 vias Ø0.5 mm autour pour relier toutes les couches.
- Reliés au GND : la vis met la masse de la carte au potentiel du support. Pour garder une masse flottante, utiliser des entretoises isolantes.
- Fiducials : aucun pour l'instant ; à ajouter (3 en coin, 1 mm de cuivre, 2 mm d'ouverture de vernis) si l'assembleur les demande.

LAYOUT NOTE

- Garder libre l'appui de la tête de vis et de la rondelle autour de chaque trou.
- Pas de composant sensible aux contraintes mécaniques près des trous (LTC6655, page 6).

CALCULS & BUDGET

Vis M3
Tête bombée ISO 7380 : Ø5.7 mm ; tête cylindrique ISO 4762 : Ø5.5 mm
Rondelle M3 (ISO 7089) : Ø7 mm → anneau libre de Ø7 mm autour de chaque trou
Pastille Ø6.4 mm : la rondelle appuie sur le cuivre GND


TEST POINTS

Zone réservée aux test points. Les pastilles GND des trous peuvent servir de point de masse pour la sonde.


Comments: **References:** README : Physical specifications	Company: **OPEN THRUST LAB**		Variant:	Git Hash: 04dd92c
	Board Name: **PHASETRACKER**		Project Name: **OPEN_PHASE**	
Sheet Title: Holes - Fiducials	File Name: Holes - Fiducials.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-05	Revision: + (Unreleased)
Sheet Path: /Project Architecture/Holes, Fiducials/		Reviewer:	Size: **A3**	Sheet: **8** of **10**

[9] Power - Sequencing


BOOST SOFT-START · SIMULATION 01



COURANT DANS L1 AU DÉMARRAGE · SIMULATION 01




RAILS ANALOGIQUES · SIMULATION 02




RIPPLE SUR +6V EN RÉGIME ÉTABLI · SIMULATION 03



PSRR +6V → RAILS ANALOGIQUES · SIMULATION 04



+2.5VA DANS LA FENÊTRE DE L'AD7606C · SIM 02



SÉQUENCE DES RAILS (APRÈS APPLICATION DU +3.3V)

NOM	SOURCE	NIVEAU	TEMPS (après application du +3.3V)
+3.3V	Hôte, par J4 (page 7)	3.3 V	t = 0
+6V	IC5 LT8362 boost, 2 MHz, soft-start C24 = 10 nF	5.96 V	90 % après 0.88 ms
+5VA	IC7 LTC6655-5 -> R8 -> SET of IC8 LT3045-1	5.000 V	1 % après 48 ms, 0.1 % après 71 ms (τ = 9.8 ms)
+2.5VA	IC3 LTC6655-2.5 -> R11 -> SET of IC9 LT3045-1	2.500 V	même constante de temps que +5VA

DESIGN NOTE · SEUILS DE DÉMARRAGE

- LT8362 : EN/UVLO = VIN, démarre à 1.68 V sur EN (VIN ≥ 2.8 V), s'arrête sous 1.6 V.
- LT3045-1 : EN/UV = +6V, actif au-dessus de 1.24 V (hystérésis 130 mV).
- LTC6655-5 : VIN ≥ VOUT + 0.5 V = 5.5 V pour ±0.1 % sous ±5 mA : +5VA n'est juste qu'avec +6V > 5.5 V.
- LTC6655-2.5 : VIN ≥ 3.0 V.
- LT3045-1 : dropout 260 mV typ. à 500 mA.

DESCRIPTION

Ordre et temps d'établissement des rails après l'arrivée du +3.3V (simulations LTspice 01 à 04). Le boost monte en premier : +6V à 90 % en 0.88 ms. Les références et les LDO suivent avec la constante de temps du filtre SET (9.8 ms) : +5VA et +2.5VA arrivent ensemble, à 0.1 % après 71 ms.
Aucun signal Power-Good : c'est l'hôte qui doit attendre.

DESIGN NOTE · +2.5VA ET R12

R12 = 24.9 kΩ : 100 µA × 24.9 kΩ = 2.49 V, +2.5VA = 2.4996 V, dans la fenêtre 2.495–2.505 V de l'AD7606C. L'ancienne valeur 49.9 kΩ donnait 2.549 V (corrigé, README Design review).


DESIGN NOTE · DÉMARRAGE

Pas de signal Power-Good (PGFB relié à IN) : attendre au moins 100 ms après la mise sous tension avant le reset de l'AD7606C, puis jusqu'à 2 s pour la première conversion (datasheet, Table 3). Le fast start-up des LT3045-1 est désactivé par le même branchement.

CALCULS & BUDGET

Boost : soft-start C24 = 10 nF chargé à 2 µA, +6V à 90 % en 0.88 ms
Rails : τ = (R8 // R14) × C13 = 980 Ω × 10 µF = 9.8 ms
1 % : ln(100) × τ = 45 ms (sim : 48 ms) ; 0.1 % : ln(1000) × τ = 68 ms (sim : 71 ms)
Appel : 3.03 A crête dans L1 / D2 (front du +3.3V en 100 µs) < Isat 4.6 A

CHRONOLOGIE DU DÉMARRAGE (ÉCHELLE LOG)



SÉQUENCE CÔTÉ HÔTE (RECOMMANDÉE)

1. Appliquer le +3.3V : le boost démarre seul (EN/UVLO = VIN).
2. Attendre ≥ 100 ms : rails à 0.1 %, pas de Power-Good.
3. Reset complet de l'AD7606C : RESET haut ≥ 3.2 µs. Première conversion 2 s au plus tôt après la mise sous tension (datasheet, Table 3).
4. Mode logiciel (câblé) : CONFIG 0x02 = 0x10 (4 lignes DOUT), plages ±5 V différentielles (0x03–0x06 = 0x88), suréchantillonnage.
5. Mesurer le zéro des 4 courants à courant nul (offset 15 mV, Design review 5), puis lancer CONVST.

Comments:	Company: OPEN THRUST LAB		Variant:	Git Hash: 04dd92c
	Board Name: PHASETRACKER		Project Name: OPEN_PHASE	
Sheet Title: Power - Sequencing	File Name: Power - Sequencing.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-06	Revision: + (Unreleased)
Sheet Path: /Power - Sequencing/		Reviewer:	Size: A3	Sheet: 9 of 10

[10] Revision History

Version Unreleased

Added

- 4x PBV 1 mOhm shunt + INA241A2 (20 V/V)
- 4x voltage divider 40.2k / 10k
- AD7606C-18 ADC, 8 inputs used
- +3.3V -> LT8362 6 V -> LT3045-1 +5VA / +2.5VA
- Self-contained libs and 3D models (lib/)
- LTspice simulations (Simulation/LTspice)
- Predicted measurement quality (sim 07, 08)
- openEMS shunt inductance model (Simulation/openEMS)
- Thermal / current density model (Simulation/Thermal)
- 3D animation (Images/OPEN_PHASE.mp4)
- J4 host header 2x8: AD7606C serial, software mode
- Test points TP1-TP16
- 4x rail indicator LED (D1, D3-D5), about 1 mA each
- Silkscreen: rail names at the LEDs, test point tags, OSHW logo
- 100 Ohm in series on the 11 J4 lines: RN1, RN2 (4x0603 array, as OPEN_WEIGHT), R39-R41, bottom side
- 100k pull-up on CS (R42), pull-downs on CONVST (R43) and RESET (R44)

Changed

- Renamed to OPEN_PHASE, KiCad 10
- Sheets named after their function
- IC3: LTC6655LN-2.5 -> LTC6655-2.5 (pin 6 = VOUT_S)
- R12: 49.9k -> 24.9k (+2.5VA = 2.500 V)
- L1: 744373965022 -> WE-MAPI 4030 74438357022 (4.1 x 4.1 mm)
- Solder mask white, silkscreen black
- Nets renamed SHUNT_*, INA_*, ADC_*
- IC1 AGND pin 26, REFGND pin 46 to GND
- IC8, IC9: thermal vias on exposed pad 13
- Licence: MIT -> CERN-OHL-P v2
- README / HTML logo: INGENIERIE FRANCE badge
- TP15 / TP16 on the AD7606C side of the series resistors

Fixed

- +5VA via of R36 sat on the ADC_$\overline{CS}$ track (short): bus rerouted around it

	Comments:	Company: OPEN THRUST LAB		Variant:	Git Hash: 04dd92c
		Board Name: PHASETRACKER		Project Name: OPEN_PHASE	
	Sheet Title: Revision History	File Name: Revision History.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-05	Revision: + (Unreleased)
	Sheet Path: /Revision History/		Reviewer:	Size: A3	Sheet: 10 of 10