
[4] AD7606C-18 - ADC

AD7606C-18 · ADC 8 VOIES SIMULTANÉES, 18 BITS, 1 MSPS



DESCRIPTION

IC1 AD7606C-18 : ADC 8 voies, 18 bits, 1 MSPS, échantillonnage simultané.
Les 8 entrées différentielles reçoivent les 4 courants (sorties INA241 filtrées) et les 4 tensions (ponts 40.2 kΩ / 10 kΩ) de la page 5.
Pourquoi cet ADC : les 8 voies sont prises au même instant (front montant de CONVST), donc le courant et la tension d'une même ligne n'ont aucun décalage d'échantillonnage et la puissance V × I est juste en instantané. Entrées tamponnées (1 MΩ min.) avec clamp ±21 V, filtre anti-repliement interne (25 kHz), suréchantillonnage jusqu'à ×256, calibration gain / offset / phase par voie.
Alimentations : AVCC = +5VA (4.75–5.25 V), VDRIVE = +3.3V (niveau logique de l'hôte), référence externe +2.5VA (fenêtre 2.495–2.505 V) sur REFIN/REFOUT.
Interface : série, mode logiciel, vers le connecteur hôte J4 (page 7). Les 11 lignes passent par 100 Ω en série : RN1 et RN2 (réseaux 4 × 100 Ω, comme sur OPEN_WEIGHT), R39, R40, R41.

DESIGN NOTE · CANAUX

V1 : tension batterie (ADC_BAT_V±)
V2 : courant batterie (ADC_BAT_I±)
V3 : tension phase W (ADC_W_V±)
V4 : courant phase W (ADC_W_I±)
V5 : tension phase V (ADC_V_V±)
V6 : courant phase V (ADC_V_I±)
V7 : tension phase U (ADC_U_V±)
V8 : courant phase U (ADC_U_I±)
• Courant et tension d'une même ligne sur deux voies voisines.
• Entrées câblées en différentiel (filtre entre V+ et V−) : les plages différentielles (±5 V…) ne sont accessibles qu'en mode logiciel (registres 0x03–0x06). En mode matériel, RANGE ne donne que ±10 V ou ±5 V single-ended sur les 8 voies.
• Chaque entrée : 1.2 MΩ vers un nœud interne à 2 V, I = (VIN − 2 V) / RIN : d'où les 9.1 kΩ de retour sur V− (page 5).

DESIGN NOTE · RÉFÉRENCE, DÉCOUPLAGE, CONFIGURATION

• REFIN/REFOUT = +2.5VA, C41 100 nF. REF SELECT doit être à 0 pour prendre cette référence externe (à 1 : référence interne).
• REFCAPA + REFCAPB reliés, C39 10 µF faible ESR (tampon de référence à 4.4 V).
• REGCAP : C36 et C37 1 µF chacun, séparément (LDO internes 1.9 V).
• AVCC : C20, C35, C38 100 nF. VDRIVE : C21 100 nF.
• Mode logiciel : OS0–OS2 = 1 (Table 14). Plages, suréchantillonnage et calibration par registres. STBY et RANGE ignorés mais tirés à +3.3V (Figure 123), WR à +3.3V (écriture parallèle seulement).
• Série : PAR/SER SEL = 1. Vers J4 : CONVST, BUSY, $\overline{CS}$, SCLK, SDI, DOUTA–D, RESET, FRSTDATA. DOUTE–H en l'air (mode 8 lignes, Table 23). DB2–DB4, DB14, DB15, DB16/DB0, DB17/DB1 à AGND (Table 9).
• REF SELECT à AGND : référence externe +2.5VA. AGND broche 26 et REFGND broche 46 à GND.
• RESET : impulsion ≥ 3.2 µs, 10 ms au moins après des alimentations stables. Première conversion 2 s au plus tôt après la mise sous tension (Table 3, note 3).
• C39 : symbole 4 broches sur une empreinte 2 pads (Design review 7).

LAYOUT NOTE

• Plan de masse plein sous l'AD7606C, sans séparation analogique / numérique (datasheet).
• Un via (ou plusieurs) par broche de masse, jamais un via partagé.
• C39, C36/C37, C41 et les 100 nF d'AVCC collés à leurs broches.
• Aucune piste numérique sous le boîtier ; CONVST et les horloges entourées de masse, loin des entrées V1–V8 ; pas de croisement analogique / numérique, couches voisines à angle droit.
• AVCC et VDRIVE en pistes larges. Entrées en paires V+ / V−, filtres RC de la page 5 près des broches.
• RN1, RN2, R39–R41 sur la face bottom, en ligne sur les bus vers J4 ; TP15 / TP16 restent côté AD7606C.

CALCULS & BUDGET

Plage ±5 V différentielle (mode logiciel)
1 LSB = 10 V / 2^18 = 38.1 µV
Courant : 38.1 µV / 20 mV/A = 1.9 mA par LSB ; 35 A = ±0.7 V = 14 % de la plage
Tension : 38.1 µV / 0.1977 = 0.19 mV par LSB ; 5 V / 0.1977 = 25.3 V max
(6S chargée : 25.2 V → 4.98 V, juste sous la limite)

Entrées
RIN = 1.2 MΩ typ (1 MΩ min) vers 2 V : I = (VIN − 2 V) / RIN = −1.7 µA à 0 V
Filtre interne : 25 kHz (mode basse bande), en série avec les RC de la page 5

Débit et bruit
1 MSPS sur les 8 voies à la fois
SNR 93 dB (±20 V diff.), 102 dB en suréchantillonnage ×32

Consommation (datasheet)
AVCC : 8.5 mA à 10 kSPS, 45 mA à 1 MSPS (+5VA)
VDRIVE : < 2 mA (+3.3V)

TEST POINTS

Pastilles de test CMS Ø1,5 mm (TestPoint_Pad_D1.5mm), face avant, hors BOM. REFIN (+2.5VA) au plus près de l'AD7606C. TP15 (CONVST) et TP16 (BUSY), côté AD7606C (avant les 100 Ω série) : début et fin de conversion, pour déclencher l'oscilloscope.



Comments: **References:** AD7606C-18 datasheet (Rev. B) AN5346 STM32G474 Datasheet p.81 J. Pieper ADC investigation	Company: **OPEN THRUST LAB**		Variant:	Git Hash: 04dd92c
	Board Name: **PHASETRACKER**		Project Name: **OPEN_PHASE**	
Sheet Title: AD7606C-18 - ADC	File Name: AD7606C-18 - ADC.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-10-05	Revision: + (Unreleased)
Sheet Path: /Project Architecture/AD7606C-18_ADC/		Reviewer:	Size: **A3**	Sheet: **4** of **10**