

[8] Power - Sequencing


BOOST SOFT-START · SIMULATION 01




COURANT DANS L1 AU DÉMARRAGE · SIMULATION 01




RAILS ANALOGIQUES · SIMULATION 01




RIPPLE SUR +6V EN RÉGIME ÉTABLI · SIMULATION 03



PSRR +6V → +5VA (LT3042) · SIMULATION 04



MISE SOUS TENSION DU PONT (Q1) · SIMULATION 02



SÉQUENCE DES RAILS (APRÈS APPLICATION DU +3.3V)

NOM	SOURCE	NIVEAU	TEMPS (après application du +3.3V)
+3.3V	Hôte, par J1 (page 7)	3.3 V	t = 0
+6V	IC2 TPS61086, boost 1.2 MHz, soft-start C18	6.04 V	90 % après 1.1 ms, dépassement 6.35 V
PG	U2 LT3042, PGFB = R12 / R13, drain ouvert tiré à +6V	4.59 V	haut après 5 ms : fin du démarrage rapide
+5VA	U2 LT3042, RSET = R9 50 kΩ, CSET = C14 2.2 µF	5.00 V	99 % après 241 ms, 99.9 % après 494 ms (τ = 110 ms)
SENSE±	Q1 (grille sur P3) + BPDSW, commande du firmware	4.955 V	après l'attente de l'hôte (≥ 600 ms)

DESIGN NOTE · SEUILS DE DÉMARRAGE

- TPS61086 : EN relié au +3.3V, démarre dès que VIN passe son UVLO. Le +6V est préchargé à VIN − VF par L1 / D3 avant la première commutation.
- LT3042 : EN/UV relié au +6V. Démarrage rapide (2 mA de plus dans SET) tant que PGFB < 300 mV, soit jusqu'à +5VA = 4.59 V.
- PG ne signale que la fin du démarrage rapide, pas un +5VA établi ; il n'est pas relié à l'hôte.

DESCRIPTION

Ordre et temps d'établissement des rails après l'arrivée du +3.3V (simulations LTspice 01 à 03, modèle comportemental du TPS61086).
Le boost monte en premier, le LT3042 suit le +6V puis finit de monter avec la constante RSET × CSET = 110 ms.
Aucun Power-Good n'est transmis à l'hôte : c'est l'hôte qui attend.

DESIGN NOTE · ATTENTE ≥ 600 MS

+5VA à 99.9 % après 494 ms. L'hôte attend au moins 600 ms après la mise sous tension avant le reset et l'étalonnage de l'AD7190.
PG passe à 1 dès 5 ms : ne pas s'en servir comme signal de départ.


DESIGN NOTE · DÉMARRAGE PLUS RAPIDE

C14 fixe à la fois le démarrage et le filtrage du bruit de la référence du LT3042.
Avec 0.47 µF : τ = 50 kΩ × 0.47 µF = 23.5 ms, +5VA à 99.9 % vers 110 ms, au prix d'un peu plus de bruit basse fréquence.

CALCULS & BUDGET

τ = RSET × CSET = 50 kΩ × 2.2 µF = 110 ms
+5VA(t) = 5 V − 0.41 V × e^(−(t − 5 ms) / τ) après PG
99.9 % : t = 5 ms + τ × ln(0.41 V / 5 mV) = 5 + 110 × 4.41 = 490 ms (sim : 494 ms)
Appel : 1.13 A dans L1 à 0.11 ms, < Isat 2.5 A

CHRONOLOGIE DU DÉMARRAGE (ÉCHELLE LOG)



SÉQUENCE CÔTÉ HÔTE (RECOMMANDÉE)

1. Appliquer le +3.3V : le boost démarre seul (EN = VIN).
2. Attendre ≥ 600 ms : +5VA à 99.9 %.
3. Reset série de l'AD7190 : CS bas, ≥ 40 bits à 1 sur DIN.
4. CONF : gain 128, REFIN1, chop. MODE : SINC4, FS = 480.
5. Excitation : GPOCON BPDSW = 1, GP32EN = 1, P3DAT = 0. REFIN1 = SENSE± n'existe que pont alimenté.
6. Étalonnages internes zéro puis pleine échelle (attendre RDY).
7. Étalonnage système (masse connue), puis conversion continue.

Comments: **References:** Simulation/LTspice : 01, 02, 03, 04 README : Startup sequence	Company: OPEN THRUST LAB		Variant:	Git Hash: ea7f156
	Board Name: AD7190		Project Name: OPEN_WEIGHT	
Sheet Title: Power - Sequencing	File Name: Power - Sequencing.kicad_sch	Designer: SIEBERT DIMITRY	Date: 2026-09-29	Revision: + (Unreleased)
Sheet Path: /Power - Sequencing/		Reviewer:	Size: A3	Sheet: 8 of 9