

개발 일지

1) 작업 내용 (What I Did)

구분	내용
작업 내용 (What I Did)	GPIO Scoreboard 및 Regression 시나리오 완성: 하드웨어 가상 검증을 고도화하기 위해 Scoreboard의 자동 pass/fail 판정 로직을 완성했다. Driver가 CR 방향에 따라 기대 핀 값을 계산해 넘기고, 입력 bit는 항상 외부에서 구동하도록 설계해 high-Z 부정값에 의한 오탐지를 원천 배제했다.이를 바탕으로 모든 동작 시나리오를 연속으로 인가하는 Regression 테스트를 돌려 Fail 0건, Coverage 100%를 달성했다. SPI Negative 모델 검증: RC522 SPI 동작을 흉내 내는 behavioral 모델을 구현하고, SS_HOLD 없이 접근할 경우 프레임이 깨지는 네거티브 시나리오(S-06)를 검증했다.

2) 회고 및 개선 사항

구분	내용
Keep (잘한 점, 유지할 점)	문제가 생길 만한 상황을 직접 검증해 본 건 잘한 점이다.
Try (새롭게 시도할 점, 개선할 점)	나중에는 검증을 자동화할 수 있으면 좋을 것 같다.

3) 이슈 및 해결 과정

구분	내용
Trouble (이슈/장애 및 해결 과정)	비트스트림과 XSA(플랫폼) 간의 빠져린 착각: AXI Slave 코드를 예전에 만들어뒀던 다른 프로젝트 코드로 그냥 덮어씌우고 Vivado에서 비트스트림만 구워봤는데, 얼추 하드웨어가 돌아가는 것을 보고 "아,

구분	내용
	비트스트림만 바뀌도 되는구나"라고 착각했다. 하지만 UART 인터럽트를 활성화하지 않으면 시리얼 모니터가 아예 먹통이 된다는 사실을 뒤늦게 깨달았다. 하드웨어 스펙이나 인터럽트 구조가 조금이라도 바뀌었을 때는 비트스트림만 구울 게 아니라, 무조건 하드웨어를 다시 Generate하고 XSA 파일로 Export해서 Vitis 플랫폼을 완전히 갱신해 주어야 소프트웨어와 핀트가 맞는다는 것을 뼈저리게 실감했다. SPI 통신 불가: 어제 됐던 루프백 통신이 똑같은 상황에도 불구하고 동작하지 않는 사건이 발생했다. 결국 임시방편으로 코드를 새로 짜고 다시 연결하여 검증하였다.