

UVM框架

机制

- 类的定义、声明、实现
 - class A;
endclass
 - A a;let;
a.let = new();
- factory机制
 - 目的：自动创建一个类的实例并调用其中的函数(function) 和任务(task) ,
 - 方法：在类定义时声明uvm_component_utilt, 类, 将该类注册进UVM环境, 实例化或类后, 这个类的main_phase就会被自动调用。
 - 在main_phase中使用
- objectio机制
 - raise_objectio必须在main_phase中第一个消耗仿真时间的语句之前。
 - drop_objectio语句是final函数的替代

virtual interface

- 目的：避免在验证平台中使用硬连线。
 - 在SystemVerilog中使用interface来搭建验证平台与DUT的接口。定义了interface后，在top_0中实例化IO时，就可以直接使用。
- config_db机制
 - 在top_0中执行set操作：uvm_config_db#virtual my_if.setNull("uvm_test_top", "vif", input_if);
 - 在my_driver中，执行get操作：uvm_config_db#virtual my_if.get(this, "", "vif", vif);
 - uvm_config_db# (virtual my_if) 则是一个参数化的类，其参数就是需要返回的类型
 - 第一和第二参数是路径索引；set函数的第四个参数表示要得到哪个interface
 - 通过config_db传递给我my_driver，get函数的第四个参数表示将得到的interface传递给哪个my_driver的成员变量。
 - build_phase在new函数之后main_phase之前执行。
 - 在build_phase中主要通过config_db的set和get操作来传递一些数据，以及实例化成员变量等。
 - 需要加入super_build_phase语句
 - build_phase是不消耗仿真时间的，总是在仿真时间 (Stme函数开始的时间) 为时执行。

TLM (Transaction Level Modeling)

- 实现component之间transaction级别的通信。
 - transaction级别通信的数据接收方式，uvm_blocking_get_port
 - 数据的发送，uvm_analysis_port
 - 在main_phase中，当收集完一个transaction后，需要将其写入ap中：ap.write(tr);
 - 在main_phase中，通过port.get任务来得到从Lag的monitor中发出的transaction。
 - env中定义一个体o，并在build_phase中将其实例化
 - env中使用info将两个端口联系在一起。
 - 在env中将tfo分别与我monitor中的analysis_port和my_model中的blocking_get_port相连
 - Lag.ap.connect(lag_md_fifo.analysis_export);
md.ap.connect(md_scb_fifo.analysis_export);
- transaction级别通信的数据接收方式，uvm_blocking_get_port
 - 是一个参数化的类，其参数是需要在其中传递的transaction的类型。
 - 在参考例reference model的build_phase中对其进行实例化，同时scoreboard中也有两个port分别到reference model的o_agent获取数据。
- env中定义一个体o，并在build_phase中将其实例化
- env中使用info将两个端口联系在一起。
- 在env中将tfo分别与我monitor中的analysis_port和my_model中的blocking_get_port相连
- Lag.ap.connect(lag_md_fifo.analysis_export);
md.ap.connect(md_scb_fifo.analysis_export);

field_automation

- 直接调用copy, compare, print等函数，无需自己定义。
- 使用uvm_field宏列表实现
- 通过使用uvm_object_utils_begin和uvm_object_utils_end来实现my_transaction的factory注册
- 使用uvm_field宏指定所有字段
- uvm_object_utils_begin(my_transaction)
uvm_field_int(mdac, UVM_ALL_ON)
uvm_field_int(mdac, UVM_ALL_ON)
uvm_field_array_int(pload, UVM_ALL_ON)
uvm_field_int(mdac, UVM_ALL_ON)
uvm_object_utils_end

transaction

- 一笔transaction就是一个包。简单地说，一个transaction就是把具有某一特定功能的一些信息封装在一起而成为一个包。
- transaction的基类是uvm_sequence_item。
- uvm_sequence_item的祖类是uvm_object，UVM中具有这种特征的类都使用uvm_object_utils宏来实现。

env

- 引入一个容器类，在这个容器类中实例化driver, monitor, reference model(scoreboard等)。
- 验证平台中的组件在实例化时都应该使用type_name := type_id::create的方式。
- 直接调用copy, compare, print等函数，无需自己定义。
- 使用uvm_field宏列表实现
- 通过使用uvm_object_utils_begin和uvm_object_utils_end来实现my_transaction的factory注册
- 使用uvm_field宏指定所有字段
- uvm_object_utils_begin(my_transaction)
uvm_field_int(mdac, UVM_ALL_ON)
uvm_field_int(mdac, UVM_ALL_ON)
uvm_field_array_int(pload, UVM_ALL_ON)
uvm_field_int(mdac, UVM_ALL_ON)
uvm_object_utils_end

agent

- driver和monitor处理的是同一种协议，UVM中通常将二者封装在一起，成为一个agent。
- 根据is_active这个变量的值来决定是否创建driver的实例。创建一个用于发送transaction的port，该port的数据来自monitor.ap。
- 所有的agent都应该派生自uvm_agent类，且其本身是一个component，应该使用uvm_component_utils宏来实现factory注册。
- sequencer也要加入
- 验证平台中实现监时OUT行为的组件是monitor，driver负责接收transaction的数据并发送OUT的接口索引，并启动OUT，monitor的行为与其相对，用于接收OUT的接口数据，并将其转换成transaction交给后级的组件如reference model, scoreboard等处理。
- collect_one_pk函数从vif中接收端口收到的数据然后组成transaction，发送给agent。

monitor

- 所有的monitor都应该派生自uvm_monitor
- 与driver类似，在my_monitor中也需要有一个virtual my_if。
- uvm_monitor在整个仿真中是一直存在的，所以它是一个component，需要使用uvm_component_utils宏注册
- 由于monitor需要时时刻收集数据，永不休眠，所以在main_phase中使用while (1) 循环来实现这一目的。

reference model

- reference model用于完成和DUT相同的功能，输出数据scoreboard接收，用于和DUT的输出相比较。
- 接受事务级别的信号然后通过高级语言处理。
- 本例中从Lag.monitor中获取transaction，然后复制一份发送给scb。
- class my_model extends uvm_component;
uvm_blocking_get_port #my_transaction port;
uvm_analysis_port #my_transaction ap;
extern function new(string name, uvm_component parent);
extern function void build_phase(uvm_phase phase);
extern virtual task main_phase(uvm_phase phase);
uvm_component_utils(my_model)
endclass
function my_model::new(string name, uvm_component parent);
super::new(name, parent);
endfunction
function void my_model::build_phase(uvm_phase phase);
super::build_phase(phase);
port = new(port, this);
ap = new(ap, this);
endfunction
task my_model::main_phase(uvm_phase phase);
my_transaction tr;
my_transaction new_tr;
super::main_phase(phase);
while(1) begin
port.get(tr);
new_tr = new("new_tr");
new_tr.copy(tr);
uvm::info("my_model", "get one transaction, copy and print it");
new_tr.print();
ap.write(new_tr);
end
endtask

scoreboard

- scoreboard要比较的数据一是来源于reference model，二是来源于o_agent的monitor。
- 完成my_scoreboard的定义后，也需要在my_env中将其实例化。
- sequence机制用于产生激励，它是UVM中最重要的机制之一。

sequencer

- sequence产生transaction，sequencer将sequence发送给driver，而driver负责接收transaction。
- sequencer的定义非常简单，派生自uvm_sequencer，并且使用uvm_component_utils宏来注册到factory中。
- sequence就像是一个类，里面的子类是transaction，而sequencer是一把枪。
- sequence是一个uvm_object，有其生命周期，使用uvm_object_utils宏来注册到factory中。
- virtual task body();
if(starting_phase != null)
starting_phase.raise_objectio(this);
repeat (10) begin
uvm::do_in_trans
end
#10;
if(starting_phase != null)
starting_phase.drop_objectio(this);
endtask

sequence

- 一个sequence在use sequencer发送transaction前，要先向sequencer发送一个请求，sequencer把这个请求放在一个仲裁队列中，sequence要等待仲裁。
- 1检测到仲裁队列里是否有某个sequence发送transaction的请求
- 2检测driver是否申请transaction。

sequence机制

- 如果仲裁队列中有发送请求，同时driver也在向sequencer申请新的transaction，那么将会同时发送请求，sequence产生transaction并交给sequencer，最终driver获得这个transaction。
- 作用目的：向sequencer中发送transaction
- sequence可以在my_env的main_phase中通过secatart()手工启动。
- 使用最多的还是通过default_sequence的方式启动sequence，在某个component (如my_env，实际是case0)的 build_phase中设置如下代码：
- 在uvm_driver中，这个函数UVM中常用的函数之一，它用于：①创建一个my_transaction实例m_trans，并将其实例化；②最终将其发送给sequencer。
- 在uvm_driver中有成员变量seq_item_ptr，而在uvm_sequencer中有成员变量seq_item_export，这两者之间可以建立一个“通道”，通道中传递的transaction类就是定义在uvm_sequencer和my_driver的指定signature类型。
- my_agent中，使用connect函数把两者放在一起；
- 二者连接好之后，就可以在driver中通过get_next_item任务(sequencer中)请新的transaction：seq_item_ptr.get_next_item(req);

driver

- driver负责驱动transaction，而不负责产生，只要有transaction驱动，所以必须需要一个无限制循环的形式。
- 通过get_next_item任务来得到一个新的req，并驱动它，驱动完成后调用item_done函数给sequencer。
- 将transaction收到的信号分解为signal级别的信号驱动DUT。
- base_test派生自uvm_test，使用uvm_component_utils宏来注册到factory中，在build_phase中实例化my_env，并设置sequencer的default_sequence，需要注意的是，这里设置了default_sequence，其他地方就不需要再设置了。
- 新增report_phase，在main_phase结束之后执行。

base_test

- 定义，要测试一个DUT是否按照预期工作，需要对预期添加不同的激励，这些激励被称为激励向量或pattern，一种激励作为一个测试用例，不同的激励就是不同的测试用例。
- 新case的类派生自base_test，同文件中需要定义自己的sequence以产生不同的transaction激励。

测试用例

- 在uvm_driver中，这个函数UVM中常用的函数之一，它用于：①创建一个my_transaction实例m_trans，并将其实例化；②最终将其发送给sequencer。
- 在uvm_driver中有成员变量seq_item_ptr，而在uvm_sequencer中有成员变量seq_item_export，这两者之间可以建立一个“通道”，通道中传递的transaction类就是定义在uvm_sequencer和my_driver的指定signature类型。
- my_agent中，使用connect函数把两者放在一起；
- 二者连接好之后，就可以在driver中通过get_next_item任务(sequencer中)请新的transaction：seq_item_ptr.get_next_item(req);
- 一般不用这种方式
- task my_sequencer::main_phase(uvm_phase phase);
my_sequence seq;
phase.raise_objectio(this);
seq = my_sequence_type_id::create("seq");
secatart(this);
phase.drop_objectio(this);
endtask
- uvm_config_db#(uvm_object_wrapper) set this;
"env", "agstsr main_phase",
case0_sequence_type_id::get();
- Sequence中使用starting_phase进行提前和提前objectio： virtual task body();
if(starting_phase != null)
starting_phase.raise_objectio(this);
repeat (10) begin
uvm::do_in_trans
end
#10;
if(starting_phase != null)
starting_phase.drop_objectio(this);
endtask
- task my_driver::main_phase(uvm_phase phase);
vif.data <= 0;
vif.valid <= 1;0;
while(vif.rst_n)
@posedge vif.clk;
while(1) begin
seq_item_ptr.get_next_item(req);
drive_one_pkt(req);
seq_item_ptr.done();
end
endtask

独立的测试用例的启动

- class case0_sequence extends uvm_sequence #my_transaction;
sequence item m_trans;
function new(string name = "case0_sequence");
super::new(name);
endfunction
virtual task body();
if(starting_phase != null)
starting_phase.raise_objectio(this);
repeat (10) begin
uvm::do_in_trans
end
#10;
if(starting_phase != null)
starting_phase.drop_objectio(this);
endtask
uvm_object_utils(case0_sequence)
endclass
- class my_case0 extends base_test;
function new(string name = "my_case0", uvm_component parent = null);
super::new(name, parent);
endfunction
extern virtual function void build_phase(uvm_phase phase);
uvm_component_utils(my_case0)
endclass
function void my_case0::build_phase(uvm_phase phase);
super::build_phase(phase);
uvm_config_db#(uvm_object_wrapper) set this;
"env", "agstsr main_phase",
case0_sequence_type_id::get();
endfunction