

**2x13 GPIO  
Header**

IN0

IN1

IN2

⋮

IN7

**ADC**

SCLK

$\overline{\text{CS}}$

DIN

DOUT

**FPGA**

