## Circuiti combinatori

Salvatore Orlando

Arch. Elab. - S. Orlando 1

## **Esempio di chip SSI**


- Texas Instruments 7400
- DIP (Dual Inline Package)
- Tensione e terra condivisi da tutte le porte
- Tacca per individuare l'orientamento del chip
- SS
- Rapporto pin/gate
  (piedini/porte) grande
- grado di integrazione
   rapporto pin/gate
  diminuisce (molti gate

Con l'aumento del del

chip più specializzati

rispetto ai pin)

 es. chip che implementano particolari circuiti combinatori



Arch. Elab. - S. Orlando 3

## Circuiti integrati

- I circuiti logici sono realizzatati come IC (circuiti integrati)
- realizzati su chip di silicio (piastrina)
- gates e fili depositati su chip di silicio, inseriti in un package e collegati all'esterno con un certo insieme di pin (piedini)
- gli IC si distinguono per grado di integrazione
- da singole porte indipendenti, a circuiti più complessi
- Integrazione
- SSI (Small Scale Integrated): 1-10 porte
- MSI (Medium Scale Integrated): 10-100 porte
- LSI (Large Scale Integrated): 100-100.000 porte
- VLSI (Very Large Scale Integrated): > 100.000 porte
- Con tecnologia SSI, gli IC contenevano poche porte, direttamente collegati ai pin esterni
- Con tecnologia MSI, gli IC contenevano alcuni componenti base
- circuiti comunemente incontrati nel progetto di un computer
- Con tecnologia VLSI, un IC può oggi contenere una CPU completa (o più)
- microprocessore


Arch. Elab. - S. Orlando 2

## Circuiti combinatori


- Nella costruzione di un processore, o di un componente elettronico specializzato
- necessario usare componenti realizzati con circuiti combinatori
- l'output ottenuto solo combinando i valori in input con poter logiche
- il circuito non ha memoria
- Circuiti combinatori usati quindi come blocchi base per costruire circuiti più complessi
- spesso realizzati direttamente come componenti MSI
- Tratteremo:
- Multiplexer e Demultiplexer
- Decoder
- ALU
- Per implementare circuiti combinatori useremo
- PLA
- ROM

### Multiplexer (1)

- n inputed 1 output
- log<sub>2</sub>n segnali di controllo (da considerare ulteriori input del circuito)
- Il multiplexor, sulla base dei segnali di controllo, seleziona quale tra gli n input verrà presentato come output del circuito
- Caso semplice: Multiplexer 2:1, con un solo bit di controllo



### Multiplexer



- Multiplexer 2:1 a 32-bit (con fill larghi di 32 bit)
- costruito usando 32 1-bit Multiplexer 2:1 con un segnale di controllo distribuito ai vari Multiplexer

### Multiplexer (2)

- Multiplexer 8:1
- 8=23 input e 3 segnali di controllo

۵

- 8=23 porte AND e 1 porta OR
- combinazione diversa dei segnali In ogni porta AND entra una di controllo A,B,C

å

δ

۵

٥


۵

۵ٌ

- 8=2<sup>3</sup> combinazioni possibili
- in dipendenza dei valori assunti sicuramente output uguale a 0 da A, B e C, tutte le porte AND (eccetto una) avranno
- solo una delle porte produrrà eventualmente un valore 1 - es. A~BC=1
- Arch. Elab. S. Orlando 6 lω В Δ => passa D<sub>s</sub>

# Multiplexer e funzioni logiche arbitrarie

- Multiplexer n:1
- possono essere usati per definire una qualsiasi funzione logica in log<sub>2</sub>n variabili
- funzione definita da una tabella di verità con n righe
- funzione logica diventano i segnali di le log<sub>2</sub>n variabili in input della controllo del multiplexer
- ogni riga della tabella di verità
- corrisponde ad uno degli n input del generatore di tensione (o alla terra) multiplexer, collegati ad un
- se l'output, associato alla riga della tabella di verità, è 1 (o 0)
- grande spreco di porte
- circuito fully encoded
- porte AND con arietà maggiore del
   Collegamento per ottenere la funzione: necessario (+1)





realizza un multiplexer 8:1 Componente MSI che

F=ABC+ABC+ABC

### **Demultiplexer**

- Da 1 singola linea in input, a n linee in output
- log<sub>2</sub>n segnali di controllo (S)
- se la linea in input è uguale a 0
- tutti gli output dovranno essere uguali a 0, indipendentemente da S
- se la linea in input è uguale a 1
- un solo output dovrà essere uguale a 1, tutti gli altri saranno 0
- l'output da affermare dipende da S






Arch. Elab. - S. Orlando 9

#### PLA

- Programming Logic Array (PLA)
- Componente per costruire funzioni logiche arbitrarie
  - permette di costruire funzioni in forma SP
- porte AND al primo livello, e porte OR al secondo livello
- n input e o output
  - m porte AND • o porte OR
- m fissa un limite al numero

di mintermini esprimibili


o fissa un limite al numero di funzioni differenti in forma canonica SP



Arch. Elab. - S. Orlando 11


#### Decoder

- Componente con n inputs e 2" output
- gli n input sono interpretati come un numero unsigned
- se questo numero rappresenta il numero i, allora
- solo il bit in output di indice i (i=0,1,...,2<sup>n</sup>-1) verrà posto ad 1
  - tutti gli altri verranno posti a 0



**∞** ₪ ∪

| /  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ~ |
|----|---|---|---|---|---|---|---|---|
| 9  | 0 | 0 | 0 | 0 | 0 | 0 | _ | 0 |
| S) | 0 | 0 | 0 | 0 | 0 | _ | 0 | 0 |
| 4  | 0 | 0 | 0 | 0 | _ | 0 | 0 | 0 |
| က  | 0 | 0 | 0 | _ | 0 | 0 | 0 | 0 |
| ~  | 0 | 0 | _ | 0 | 0 | 0 | 0 | 0 |
| _  | 0 | _ | 0 | 0 | 0 | 0 | 0 | 0 |
| 0  | - | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ပ  | 0 | _ | 0 | _ | 0 | _ | 0 | _ |
| Ω  | 0 | 0 | _ | _ | 0 | 0 | _ | _ |
| ⋖  | 0 | 0 | 0 | 0 | _ | _ | _ | _ |
|    |   |   |   |   |   |   |   |   |



Arch. Elab. - S. Orlando 10


#### PLA


- Esempio: - m=50 9=0 -- n=12
- entrano 2n=24 input In ogni porta AND
- normali e invertiti In ogni porta OR
- Fusibili da bruciare per

decidere

entrano m=50 input

- quali sono gli input
- quali sono gli input delle varie porte OR di ogni porta AND






Esempio di funzione:

0 = A - BC + ABC

Arch. Elab. - S. Orlando 13

### Addizionatori

- Potremmo costruire un unico circuito combinatorio che implementa un addizionatore a n bit
- dati 2\*n input: A<sub>0</sub> ... A<sub>n-1</sub>
- n+1 diverse funzioni di output C<sub>0</sub> ... C<sub>n-1</sub> Rip B<sub>0</sub> ... B<sub>n-1</sub>
- solo due livelli di logica, ma con porte AND e OR con molti input
- fan-in molto elevato (non ammissibile)
- Soluzione di compromesso, basata su serie di 1-bit adder collegati in
- il segnale deve attraversare più livelli di logica
- porte con fan-in limitato (ammissibile)
- circuito che usa lo stesso metodo usato dall'algoritmo carta e penna a cui siamo abituati



ROM

- Memorie usabili anche per implementare, in maniera non minima, funzioni logiche arbitrarie
- ROM (Read Only Memory)
- PROM (Programmable ROM)
  - scrivibili solo una volta
- cancellabile con luce ultravioletta EPROM (Erasable PROM)

Singola funzione logica Ogni colonna = → Width → Height

- In pratica
- data una Tabella di Verità, le memorizzare direttamente le (corrispondenti a colonne diverse funzioni logiche distinte nella Tabella) ROM sono usate per
- Indirizzo a n bit
- variabili logiche in input individua una specifica combinazione delle n
- individua una cella di Width bit della ROM
- Ogni funzione:
- Singola colonna della ROM
- Funzioni fully encoded
- PLA più efficiente

Arch. Elab. - S. Orlando 14


## Addizionatore a singolo bit

La tabella di verità dell'addizionatore a singolo bit

| Rip out | 0 | 0 | 0 | - | 0 | _ | - | -            |
|---------|---|---|---|---|---|---|---|--------------|
| Sum     |   | _ | _ | 0 | _ | 0 | 0 | τ-           |
| Rip     | 0 | _ | 0 | _ | 0 | - | 0 | -            |
|         | 0 |   | _ | _ | 0 | 0 | _ | <del>-</del> |
| A       | 0 | 0 | 0 | 0 | _ | _ | _ | -            |

Sum

Rip\_out



Rip

Rip\_out = Rip B + A B + Rip A

Sum = ~A ~B Rip + ~A B ~Rip + A B Rip + A ~B ~Rip

## Addizionatore a singolo bit

- La funzione Sum non può essere semplificata
- ben 4 porte AND
- La costruzione di un 1-bit adder diventa più semplice impiegando porte XOR
- funzione logica che vale 0 (F) se entrambi i bit in ingresso sono uguali, ovvero entrambi 0 (F) o entrambi 1 (T)
- esempio di or esclusivo (XOR) nel linguaggio comune
  - o è bel tempo oppure prendo l'ombrello

| XOR | 0 | 1 | 1 | 0 |
|-----|---|---|---|---|
| В   | 0 | 1 | 0 | 1 |
| ٧   | 0 | 0 | 1 | 1 |



Arch. Elab. - S. Orlando 17

# ALU & istruzioni aritmetiche/logiche

- ALU (Arithmetic Logic Unit)
- circuito combinatorio usato per implementare le operazioni necessarie per l'esecuzione di diverse istruzioni macchina
- Studieremo I'ALU del processore MIPS
- Istruzioni a 3 operandi
- operandi posti nei registri del processore (32 registri a 32 b = 4 B = 1 W)
- Istruzioni assembler di tipo aritmetico/logico

cod<sub>oo</sub> Reg1, Reg2, Reg3

Semantica istruzioni

Reg1 ← Reg2 op Reg3


istr. assembler codificate opportunamente su una Word di 32 b - Istruzioni macchina (e relativi formati)

- esempi di istruzioni aritmetico/logiche e di confronto
  - \$2 = \$3 & \$4 \$2 = \$3 | \$4 and \$2, \$3, \$4 - or \$2, \$3, \$4
- \$2 = \$3 + \$4\$2 = \$3 - \$4- add \$2, \$3, \$4 - sub \$2, \$3, \$4
- slt \$2, \$3, \$4

if (\$3<\$4) \$2=1 else \$2=0

1-bit adder usando porte XOR

- Funzione SUM
- consideriamo che SUM tra una coppia di bit può essere ottenuta con A xor B
- Sum = A xor B xor Rip
- Rip\_out = A B + (A xor B) Rip




#### 1-bit ALU

Arch. Elab. - S. Orlando 18

- 1-bit ALU usata per eseguire le istruzioni macchina seguenti:
- and \$2, \$3, \$4
  - or \$2, \$3, \$4
- add \$2, \$3, \$4
- Operation è un segnale di controllo
- · determina il tipo di operazione che I'ALU deve eseguire


Operation

- l'ALU è la tipica componente che fa parte del *Datapath* (Parte operativa) del processore
- La Parte Controllo comanda l'esecuzione delle varie istruzioni
- settando opportunamente i segnali di controllo dell'ALU (e delle altre componenti della Parte operativa)



### 32-bit ALU

- 32-bit ALU
- catena di 1-bit ALU con propagazione del Carry
- determinare l'operazione che l'ALU deve eseguire segnali di controllo per
- Operation :propagato a tutte le 1-bit ALU



## **Struzioni di confronto**

- slt \$2, \$3, \$4 (set less than)
- \$2=1 se è vero che \$3 < \$4
- \$2=0 altrimenti
- Se \$3 < \$4 allora \$3-\$4 < 0
- Quindi, per effettuare il confronto, possiamo semplicemente:
- sottrarre e controllare il bit di segno
- se non c'è overflow durante la sottrazione
- tutti gli altri bit in output devono essere Less. Tutte le 1-bit ALU devono quindi avere un posti a 0

semplicemente assegnato al bit meno

significativo dei 32 bit in output

il valore del bit di segno del risultato

della sottrazione può essere

- l'input Less, che verrà posto a 0 o a 1 sulla base del risultato ingresso in più

dell'istruzione sit

## Inversione e sottrazione


- L'1-bit ALU precedente può essere resa più complessa per poter eseguire:
- sub \$2, \$3, \$4
- Operazione di sottrazione:
- \$2 = \$3 \$4 trasformata in: \$2 = \$3 + (-\$4)
- determinare il complemento a 2 del (-\$4) significa che bisogna prima numero signed contenuto in \$4
  - il complemento a 2 si ottiene
- (complemento a 1 bit-a-bit) effettuando il l'inversione
- sommando 1
- I'ALU deve quindi possedere i circuiti predisposti per
- invertire il secondo operando (b) e sommare 1
- semplicemente a 1 il carry-in dell'ALU) sommare 1 (che si ottiene ponendo

Arch. Elab. - S. Orlando 22

→ Result Operation Istruzione mns and gns ō CarryOut 10 8 10 2 Binvert 0 0 0

## **Istruzioni di confronto**

- L'ultima 1-bit ALU è più complessa poiché
- deve controllare l'overflow
- risultato delle sottrazione (Set) deve fornire, come ulteriore output, il bit di segno del
- l'implementazione di slt questo per permettere
- Set deve essere ridiretto verso la 1-bit ALU che fornirà in output il bit meno significativo del risultato
- Il blocco che controlla l'overflow lo Less fa sulla base
  - del tipo di operazione (sum o sub), identificata tramite
- i segni degli operandi
  - il segno del risultato



## Alu complessiva

- Output Set dell'ultima 1-bit ALU viene ridiretto sull'input Less della prima 1-bit ALU
- (eccetto la prima) vengono posti a 0 Tutti i bit Less delle varie 1-bit ALU
- Segnali di controllo:
- asserted (affermati) per sottrarre (sub e - Binvert e Carryin vengono entrambi
- I bit di Operation sono posti a 11 per far passare in output l'ultimo bit in ingresso ai Multiplexer 4:1

| Istruzione | and | JO. | uns | qns | slt |
|------------|-----|-----|-----|-----|-----|
| Operation  | 00  | 10  | 10  | 10  | 11  |
| Carryin    | 0   | 0   | 0   | -   | 1   |
| Binvert    | 0   | 0   | 0   | 1   | 1   |

| Operation<br>1 | Result0                             | Result1                    | ► Result2                  | Result31 Set Overflow                   |  |
|----------------|-------------------------------------|----------------------------|----------------------------|---|--|
| Carryln Open   | Carryin<br>ALU0<br>Less<br>CarryOut | Carryin ALU1 Less Carryout | Carryin ALU2 Less Carryout | Carryin Carryin Less                    |  |
| Binvert C      | 00 00                               | P P P                      | 0 p 2 d 0                  | 331 P P P P P P P P P P P P P P P P P P |  |

Arch. Elab. - S. Orlando 25

### Circuito per slt


- Set deve essere determinato in modo da evitare il malfunzionamento precedente, relativo a un overflow non voluto
- $-a=a_{31}....a_0$  e  $b=b_{31}....b_0$  i due numeri da confrontare
  - res = res<sub>31</sub>....res<sub>0</sub> il risultato degli 1-bit adder
- c = c31....c0 il risultato della ALU, che nel caso di stt potrà solo essere
- 0......01 oppure 0......00
- Se a>=0 e b<0, allora a>b, e possiamo porre direttamente Set = 0
- Se a<0 e b>=0, allora a<b, e possiamo porre direttamente Set = 1
- nei 2 casi di sopra, anche se comunque all'ALU viene comandato di eseguire una sottrazione, l'eventuale overflow dovrà essere ignorato
- Se a>0 e b>0, oppure se a<0 e b<0, allora
- possiamo considerare il risultato della sottrazione, e possiamo porre Set = res
- in questi casi non si può verificare OVERFLOW, per cui res<sub>31</sub> conterrà correttamente il bit di segno corretto


### sit e overflow


- Il circuito proposto per implementare l'ultima 1-bit ALU della catena
- potrebbe NON FUNZIONARE per il slt nel caso di overflow
- non è ottimale per quanto riguarda l'overflow
- Caso di malfunzionamento relativo a sit
- slt \$2, \$3, \$4
- se \$3>0 e \$4<0
- potremmo concludere direttamente che è vero che \$3>\$4
- se invece sottraiamo per implementare slt, finiamo per sommare due numeri positivi (\$3 + (-\$4))
- potremmo avere overflow, ottenendo così un bit di segno (Set) non valido (uguale a 1, invece che uguale a 0)
- un ragionamento analogo potrebbe essere fatto nel caso in cui \$3<0 e</li>

Arch. Elab. - S. Orlando 26

## Circuito corretto per sit









a<sub>31</sub> b<sub>31</sub> res<sub>31</sub>

#### Alu finale

- Abbiamo risparmiato un bit di controllo
- Bnegate al posto di: (Binvert, Carryin)
- Nell'ALU precedente, infatti, (Binvert, Carryin) venivano sempre asserted o deasserted assieme
  - Abbiamo ulteriormente specializzato I'ALU per l'esecuzione delle istruzioni di branch condizionato
- ped e pue
- devo controllare se
   a==b oppure se a != b
- posso comandare alla ALU
   di sottrarre, e controllare se
   a-b=0 oppure se a-b i= 0
  - Zero=1 ⇔ a-b==0 (a==b)



# Componente combinatoria: ALU



Simbolo usato per rappresentare la componente ALU nel progetto della CPU