Técnicas Digitales II

Capitulo 1 Diseño de CPU

Trabajo Práctico

1. Implemente en SystemVerilog la ALU vista en clase y de acuerdo a la siguiente tabla de verdad:

S2	S1	S0	Cin	Operación	Función
0	0	0	0	F = A	Transferencia de A
0	0	0	1	F = A + 1	Incremento de A
0	0	1	0	F = A + B	Adición
0	0	1	1	F = A + $\overline{B}$ + 1	Adición con acarreo
0	1	0	0	F = A + $\overline{B}$	A mas complemento a 1 de B
0	1	0	1	F = A + $\overline{B}$ + 1	Sustracción
0	1	1	0	F = A - 1	Decremento de A
0	1	1	1	F = A	Transferencia de A
1	0	0	0	F = A ∧ B	AND
1	0	1	0	F = A ∨ B	OR
1	1	0	0	F = $\overline{A}$ ⊕ B	XOR
1	1	1	0	F = $\overline{B}$	Complemento de A

1.a. Use para elaborar la parte aritmética la siguiente tabla de verdad:

S0	S1	Entrada en Y	F para Cin= 0		F para Cin= 1	
0	0	0	F = A	Transferencia	F = A + 1	Incremento
0	1	$\overline{B}$	F = A + $\overline{B}$	Suma	F = A + $\overline{B}$ + 1	
1	0	B	F = A + B		F = A + B + 1	Resta
1	1	1	F = A - 1	decremento	F = A	Transferencia

2. Implemente en SystemVerilog las dos versiones de la unidad de corrimiento de acuerdo a las siguientes tablas de verdad:


2.a. Tabla 1

H_1	**H_0**	S_3	S_2	S_1	S_0	**Función**
0	0	I3	I2	I1	I0	Transferencia
0	1	I2	I1	I0	0	Corrimiento a la izq.
1	0	0	I3	I2	I1	Corrimiento a la der.
1	1	0	0	0	0	Cero

2.b. Tabla 2

H_1	H_0	S_3	S_2	S_1	S_0	**Función**
0	0	I3	I2	I1	I0	Sin rotación
0	1	I2	I1	I0	I3	Rotación 1 bits
1	0	I1	I0	I3	I2	Rotación 2 bits
1	1	I0	I3	I2	I1	Rotación 3 bits


3. Implementar en SystemVerilog la unidad procesadora de la figura



3.a. Use la siguiente tabla para realizar una tercera versión de la unidad de corrimiento


Código	A	B	D	F con Cin=0	F con Cin=1	H
000	Entrada	Entrada	Ninguno	F=A	F=A+1	Sin Corr
001	R1	R1	R1	F=A+$\overline{B}$	F=A+B+1	SHL
010	R2	R2	R2	F=A+B	F=A-B	SHR
011	R3	R3	R3	F=A-1	F=A	Bus = 0
100	R4	R4	R4	F=A∧B		
101	R5	R5	R5	F=A∨B		ROL
110	R6	R6	R6	F=$\overline{A}$⊕B		ROR
111	R7	R7	R7	F=$\overline{A}$		

3.b. Diseñe el módulo del archivo de registros con un puerto de entrada para escritura y dos puertos de salida para lectura.




3.c. Proceda a la descripción de la Unidad procesadora uniendo los módulos desarrollados en los puntos anteriores.

4. Analice e Implemente en SystemVerilog la unidad procesadora de la figura:



4.a. Describa en una vista jerárquica superior la unidad procesadora.



La unidad de datos presentada en la figura, tiene una arquitectura tipo Harvard (bus de la memoria de datos está separado del bus de la memoria de programa). El arreglo de registros permite cargar, almacenar y operar fácilmente los datos que se desean procesar.