

电子技术实验 2 实验报告

学号：2234112313

班级：信息 2301

姓名：杜斯博

3 译码器

一 实验内容

1.1 Quartus Prime 基本使用

在 Quartus Prime 中新建工程，在工程项目中新建原理图，设计完成与门、或门和非门的基本操作，编译后设计激励波形文件并仿真。

1.2 Quartus 实现 3-8 译码器

依据 Quartus Prime 的基本操作，使用非门和与门设计 3-8 译码器的电路原理图，编译后设计激励波形并仿真，得到不同输入情况的输出。

1.3 用译码器实现全加器

在设计的 3-8 译码器基础上，通过最小项和的方式设计并完成全加器的电路原理设计，编译后设计激励波形并仿真，得到不同输入情况的输出。

二 实验原理

2.1 Quartus Prime 设计流程及设计要点

(1) 新建工程：新建工程时，工程文件路径应为全英，且与 Quartus 安装文件位置区分，并选择合适的芯片，如 MAX V。

(2) 设计输入：为工程新建原理图文件（BDF），并在原理图内布置元件、设置端口、连线、修改合适端口名……完成原理图的制作。保存名城不一致时要注意重新设置顶层文件。

(3) 编译综合：对电路进行编译，并根据编译结果的正误修正电路原理图设计。

(4) 仿真：为项目添加矢量波形激励文件，并插入原理图内对应节点。在波形编辑时，应注意输入信号的完备性，输入信号应涵盖所有输入情况。保存波形文件后进行仿真。

(5) 分配管脚：时钟输入信号应分配到 CPLD 的时钟专属管脚上，分配管脚后要重新编译。


(6) 时序分析：分析所设计的电路是否满足时序要求，若没有通过则应保持电路功能的情况下修改电路设计结构。

(7) 下载验证：将电路通过编程器下载到实验箱上的 CPLD 芯片里，使 CPLD 芯片里生成相应的电路。

本次实验中不涉及分配管脚、时序分析和下载验证环节。

2.2 译码器的电路原理

原理图如图：



利用三个信号端的输入和八个与门对应八个最小项输出。


2.3 译码器设计全加器的电路原理

写出一位全加器真值表，可以得到 S_i 和 C_i 的最小项表示：

$$S_i = \sum m^3(1,2,4,7) = Y1 \text{ or } Y2 \text{ or } Y4 \text{ or } Y7$$

$$C_i = \sum m^3(3,5,6,7) = Y3 \text{ or } Y5 \text{ or } Y6 \text{ or } Y7$$


则利用实现的 3-8 译码器最小项输出，可以得到全加器的电路原理图：




三 实验结果

3.1 Quartus Prime 基本使用


包括工程文件夹截图、电路设计图、仿真结果图








3.2 Quartus 实现 3-8 译码器

包括工程文件夹截图、电路设计图、仿真结果图








四 思考题

4.1 Quartus Prime 除了原理图（即 BDF）输入文件外，还有哪些种类的设计文件？

在 quartus 中有以下种类的设计文件：



分别是 AHDL 文件、EDIF 文件、Qsys 系统文件、状态机文件、SystemVerilog HDL 文件、Tcl 脚本文件、Verilog HDL 文件和 VHDL 文件。

4.2 在设计完成并且编译通过之后，还需要哪些步骤才可以使你设计的电路呈现在 CPLD 芯片里？

还要再经过以下流程：

- (1) 仿真：初步验证电路逻辑功能正确性，设计并保存激励波形文件（.vmf）。
- (2) 分配管脚并重新编译。
- (3) 时序分析：分析所设计的电路是否满足时序要求。
- (4) 下载验证：将电路通过编程器下载到实验箱上的 CPLD 芯片里，使 CPLD 芯片里生成相应的电路。

4.3 译码器是组合逻辑器件中非常重要的一个器件，写出译码器的几个功能。

- (1) 数据分配：根据输入信号，将输入数据路由到指定的输出通道。
- (2) 代码转换：将一种编码格式转换为另一种形式，比如 BCD 码、二进制码转、格雷码或其他特定编码转换。
- (3) 多级译码扩展：通过级联多个译码器扩展输入位数，实现更大规模的逻辑控制。