

电子技术实验 2 实验报告

学号：2234112313

班级：信息 2301

姓名：杜斯博

Verilog 语法基础

一 实验内容 (10 分)

1. 认识学习 Verilog 电路单元 module 基本结构;
2. 认识 Verilog 中三种基本数据类型: net、register、parameters;
3. 认识 Verilog 中操作符;
4. 学习 Verilog 中两种赋值语句: assign 和 always;
5. 学习练习条件语句: if 和 case 语句, 设计带使能的数控开关和数据分配器。


二 设计步骤 (20 分)

1. 新建工程;
2. 为工程添加 Verilog 设计文件, 分别完成使能的数控开关和数据分配器两个代码设计;
3. 编译文件;
4. 为设计添加激励波形仿真文件, 设置激励信号后仿真。



三 结果图示 (含代码设计和仿真结果) (40 分)

含两个实验, 嵌套 if 语句 和 case 语句
代码设计 和 仿真结果 各占 10 分。

带使能的二选一数控开关:



数据分配器:



四 Verilog 相关知识（30 分）

4.1 Verilog 中 module 的基本框架

模块的描述从关键词 `module+名称` 开始，在端口内定义输入输出引脚，在模块内部实现

逻辑关系，以关键词 endmodule 结束。

```
module test (……);  
……;  
endmodule
```

4.2 Verilog 中的主要数据类型和主要赋值方法

Verilog 主要有三类数据类型:

1. net(线网): 表示器件之间的物理连接。
如默认类型 wire、tri、supply……wire 是最常用的类型，仅有连接功能。
2. register(寄存器): 表示抽象存储元件。
常用如 reg 类型，在赋值之前旧值不变，且在 always 块中使用过程赋值改变其值，always 块中被赋值的每一个信号都必须声明为寄存器类型。
3. parameters(参数): 运行时的常数。
定义参数，声明一个可变常量。

主要赋值方法:

使用 assign 持续赋值:

可以用持续赋值语句描述组合逻辑，持续赋值在过程块外使用，持续赋值用于 net 驱动，持续赋值只能在等式左边有一个简单延时说明。

使用 always 过程赋值:

被赋值的信号必须是寄存器类型（如 reg 类型），赋值语句右边可以是任何有效的表达式，没有声明的信号缺省为 wire 类型。时序控制@可以用在 RTL 级或行为级组合逻辑或时序逻辑描述中，且可以用关键字 posedge 和 negedge 限定信号敏感边沿。敏感表中可以有多个信号，用关键字 or 连接。

4.3 Verilog 中的两个条件语句

If 语句表述方式:

If (判定语句)

```
begin ……  
end  
else  
begin ……  
end
```

可以多层嵌套。在嵌套 if 序列中，else 和前面最近的 if 相关。为提高可读性及确保正确关联，使用 begin…end 块语句指定其作用域。

Case 语句表述方式:

```
case (信号数据类型)  
case1 条件: ……;  
case2 条件: ……;  
case3 条件: ……;  
……  
default: ……;
```

```
endcase  
end
```