

电子技术实验 2 实验报告

学号：2234112313

班级：信息 2301

姓名：杜斯博

编号：

5 七段数码管

一 实验内容 (10 分)

1. 学习了解七段数码管驱动的原理
2. 学习认识 CPLD 器件相关知识
3. 学习 Quartus 管脚分配和下载流程操作
4. 设计七段数码管代码并完成仿真验证，管脚分配和下载，完成实物电路连接并验证功能。

二 实验原理 (20 分)

1. 七段数码管由 a b c d e f g dp 八段发光管组成，靠每一段的亮灭状态的不同来显示不同的字符。
2. 七段数码管分为共阴极和共阳极。
共阳极数码管是指数码管的八段发光二极管的阳极(正极)都连在一起，而阴极对应的各段可分别控制亮灭，此时信号低有效。共阴极则相反。
3. 用四位二进制共 16 个状态来分别对应数码管的 16 个状态。

三 具体实现 (40 分)

包括工程创建、七段数码管驱动代码设计、仿真、管脚分配、下载验证

1. 工程创建时应取消默认，选择对应芯片。

New Project Wizard

Family & Device Settings [page 3 of 5]

Select the family and device you want to target for compilation.
You can install additional device support with the Install Devices command on the Tools menu.

Device family

Family: MAX V

Devices: All

Target device

☐ Auto device selected by the Fitter
☒ Specific device selected in 'Available devices' list
☐ Other: n/a

Show in 'Available devices' list

Package: Any

Pin count: Any

Speed grade: Any

Name filter:

☒ Show advanced devices

Available devices:

Name	Core Voltage	LEs	UFM blocks
5M160ZE64C5	1.8V	160	1
5M160ZE64I5	1.8V	160	1
5M160ZM68A5	1.8V	160	1

< Back
Next >
Finish
Cancel
Help

2. Verilog 代码（做实验时忘记截图，在个人电脑上重写的，与实验时一致）：

Quartus II 64-Bit - E:/QuartusProject/project2/lab5 - lab5

File Edit View Project Assignments Processing Tools Window Help

lab5

Project Navigator

Entity

MAX V: 5M160ZE64C5

lab5

Hierarchy Files Design Units

Tasks

Flow: Compilation

Customize...

Task

Compile Design 00:00

Analysis & Synthesis 00:00

Edit Settings

View Report

Analysis & Elaboration

Partition Merge

Netlist Viewers

Design Assistant (Post-Mapping)

I/O Assignment Analysis

Early Timing Estimate

Fitter (Place & Route) 00:00

1 module lab5(

2 input [3:0] k,

3 output reg [6:0] seg7out

4);

5 always @(k) begin

6 case (k)

7 4'b0000: seg7out=7'b00000001;

8 4'b0001: seg7out=7'b10011111;

9 4'b0010: seg7out=7'b0010010;

10 4'b0011: seg7out=7'b0001100;

11 4'b0100: seg7out=7'b1001100;

12 4'b0101: seg7out=7'b0100100;

13 4'b0110: seg7out=7'b0100000;

14 4'b0111: seg7out=7'b0001111;

15 4'b1000: seg7out=7'b0000000;

16 4'b1001: seg7out=7'b0000100;

17 4'b1010: seg7out=7'b0001000;

18 4'b1011: seg7out=7'b1100000;

19 4'b1100: seg7out=7'b0110001;

20 4'b1101: seg7out=7'b1000010;

21 4'b1110: seg7out=7'b0110000;

22 4'b1111: seg7out=7'b0111000;

23 endcase

24 end

25 endmodule

All

vnc TD Message


Quartus II 64-Bit EDA Netlist Writer was successful. 0 errors, 0 warnings

293000 Quartus II Full Compilation was successful. 0 errors, 8 warnings


System Processing (88)

100% 00:00:09

3. 仿真时应注意涵盖所有情况。





4. 点击上方 Pin Planner 进行管脚分配。在进行管脚分配时，联系实验箱的物理分配，应当将四个输入信号分配到下排管脚，将输出信号分配至上排管脚。参考芯片管脚在实验板上的连接，将四个输入信号分配至：9、11、13、19；将七个输出信号分配至：50、52、54、56、59、61、63。在分配好管脚后应再重新编译。（做实验时忘记截图，在个人电脑上重新分配的，与实验时一致）





5. 下载验证时应选择 USB-Blaster [USB-0], 添加文件后将三个框均勾选。

四 实验结果 (20 分)

仿真结果+验证结果





五 实验总结 (10 分)

对实验箱、核心板、下载验证等的理解和总结
对遇到的问题的总结

1. 在创建工程时，一定要选择正确的对应的芯片。如果选择错误的芯片，那么下载验

证时将一直 failed。

2. 实验箱将芯片的引脚分别引出至上下两排，在连线时更加便利。
3. 在连线时应注意数码管共阳极与共阴极的接法不同。