

电子技术实验 2 实验报告

学号：2234112313

班级：信息 2301

姓名：杜斯博

6 计数器设计与应用

一 实验内容 (10 分)

1. 学习计数器和分频器的实验原理
2. 在 Quartus 中设计分频器、模 16 计数器和七段数码管驱动，并合并后下载验证，在实验箱中完成功能。

二 实验原理 (30 分)

1. 异步计数器的电路分析

当 Q_{i-1} 由 1→0 (CLK_i 由 1→0) 时， Q_i 跳变。此时，表明 Q_{i-1} 产生了加位，使本位 Q_i 变化。CLK_i = Q_{i-1} 。当时钟下降沿到来时，现态发生变化。再以上一级现态作为下一级时钟信号，完成加一计数。

当 Q_{i-1} 由 1→0 (CLK_i 由 0→1) 时， Q_i 跳变，此时，表明 Q_{i-1} 产生了进位，使本位 Q_i 变化。CLK_i = $\neg Q_{i-1}$ 。当时钟上升沿到来时，现态发生变化。再以上一级现态作为下一级时钟信号，完成加一计数。

2. 同步计数器的电路设计

如设计模 16 计数器，利用四个 D 触发器则可以写出对应的现态次态转换表，确认激励实现的表达式：

$$D_0 = \neg Q_0$$

$$D_1 = Q_1 \oplus Q_0$$

$$D_2 = Q_2 \oplus (Q_1 \cdot Q_0)$$

$$D_3 = Q_3 \oplus (Q_2 \cdot Q_1 \cdot Q_0)$$

在时钟上升沿时现态发生变化，实现模 16 加一计数。

3. 计数器实现分频器的原理分析

计数器通过记录输入时钟周期数，在特定计数值时改变输出状态，实现分频功能。

比如以 4 位二进制为例：

Q0：每个时钟周期翻转一次 → 周期=2T，频率=f/2

Q1：当 Q0=1 时翻转 → 周期=4T，频率=f/4


Q2：当 Q1=Q0=1 时翻转 → 周期=8T，频率=f/8

Q3：当 Q2=Q1=Q0=1 时翻转 → 周期=16T，频率=f/16


三 实验步骤（25 分）

包括创建工程，
计数器设计实现、分频器设计实现
自底向上构建完整工程设计
管脚分配
下载验证


1. 创建工程，添加 Verilog HDL 文件设计模 16 计数器，并进行编译后完成功能仿真和时序仿真。在添加波形文件时可以设置时钟激励。完成后为分频器创建符号文件，便于在项目顶层设计时添加。




2. 设计 24M 分频器，产生 1Hz 的时钟信号。新建 Verilog 文件完成编译后创建符号文件。



3. 设计七段数码管文件，与上次实验一致。完成编译后创建符号文件。



4. 新建 bdf 文件，命名为 top.bdf，添加分频器、计数器、7 段数码管符号文件并完成连线。对文件进行编译后完成管脚分配，重新编译和下载验证。要注意时钟引脚应分配到 pin7 管脚处。



Pin Planner - E:/DL2234112313/project/lab6 - lab6

File Edit View Processing Tools Window Help

Search altera.com

Report

Report not available

Groups

Report

Tasks

Early Pin Planning

Early Pin Planning...

Run I/O Assignment Analysis

Export Pin Assignments...

Pin Finder...

Highlight Pins

I/O Banks

Edges

Clock Pins

Top View

Wire Bond

MAX V

SM1 602E64C5

Pin Legend


Symbol	Pin Type
	User I/O
	User assigned I...
	Fitter assigned I...
	Unbonded pad
	Reserved pin
	DEV_OE
	DEV_CLR
	DIFF_n output
	DIFF_p output
	CLK_n
	TDI
	TCK
	TMS
	TDO
	VCCINT
	VCCIO

Named: *

Edit:

Filter: Pins: all


0% 00:00:00




四 实验结果（20 分）


主要是仿真结果、实验箱验证结果


功能仿真和时序仿真结果：（忘记截图了，自己重写了一份一样的）





验证:





五 总结和思考题 (15 分)

1. D 触发器为基础的异步计数器的优点是什么？缺点是什么？

电路简单，只需将前一级触发器的输出作为下一级的时钟输入，无需额外的组合逻辑。但后级触发器的时钟依赖于前一级的输出变化，信号需要逐级传递，导致总延迟随位数增加而累积。

2. 为克服 1 中的缺点，D 触发器为基础的同步计数器的优点是什么？又带来了什么样的缺点？

所有触发器共享同一时钟信号，状态变化同时发生，消除了累加延迟，速度更快，但电路复杂度高，时钟信号需要同时驱动所有触发，负载大。

3. 总结对比自顶向下和自底向上的数字电路设计方法

自顶向下从顶层模块开始逐层分解定义子模块，更适合 Verilog 语法文件，易于模块复用，但在底层设计中容易出现时序问题。自底向上从基本组件和构成开始实验，逐级完成上级单元并在顶层实现功能，子模块的调整更加方便，但也难以全局统筹优化。