

电子技术实验 2 实验报告

学号：2234112313

班级：信息 2301

姓名：杜斯博

7 时序逻辑电路设计

一 题目描述 (10 分)

设计题目：模 24 计数器：


设计目标：用 Quartus 设计一个模 24 计数器，可以利用 Verilog 代码或在 BDF 中利用 MSI 器件实现，最终下载到实验板上通过两个七段数码管显示验证。

二 实验原理 (30 分)

1. 设计模 24 计数器时，可分别将两位数字输出到两个数码管处。设置十位 BCD 输出和个位 BCD 输出。利用 if 语句完成对所有情况的预设：当计数达到 23 时，下一状态两个数码管均设置为 0；当个位输出为 9 时，下一个状态十位输出加一，个位输出变为 0；各位输出加一。
2. 设计 24M 分频器，产生 1Hz 的时钟信号。
3. 设计七段数码管文件。
4. 完成 bdf 图的创建和连接设计。


三 实验过程 (30 分)

1. 模 24 计数器的设计




输入信号为 clk，用 d_high[3:0] 作为高位输出，d_low[3:0] 作为低位输出。


2. 24M 分频器设计



3. 七段数码管驱动




4. BDF 图设计



接入两个数码管驱动，分别为高位输出和低位输出。



5. 管脚分配和下载验证





在管脚分配时，要注意时钟输入分配为 pin7，两个数码管分别接到实验板上层引脚，方便连接。


四 实验结果（20 分）

模 24 计数器仿真结果：



下载验证结果：





五 总结 (10 分)

1. 描述时序逻辑电路的设计方法

先对目标电路进行分析，明确电路功能并选择设计方式：Verilog 语言或 BDF 原理图，编写代码或设计 BDF 原理图。完成设计后进行功能和时序仿真验证，有需要则组合顶层设计后编译，完成管脚分配和下载并进行实物验证

2. 对本次实验的思考

在使用 quartus 设计时序逻辑电路时，要先仔细分析目标电路并选择合适的设计方法，能大大提高设计效率。设计电路时，代码方式更灵活简便，适合复杂设计；原理图方式直观，适合快速原型设计。