

电子技术实验 2 实验报告

学号：2234112313

班级：信息 2301

姓名：杜斯博

8 数字系统设计

一 题目描述 (10 分)

利用 Quartus 设计一个数字钟，分别完成时钟计数逻辑和扫描式数码管设计，组合人完成一个数字钟项目，下载到实验箱的数码管显示屏上进行验证，完成 xx 时 xx 分 xx 秒的每秒计时和正常时钟进位逻辑。

二 实验原理 (30 分)

数字钟的设计分为时钟计数逻辑和扫描式数码管两大部分。

在设计时钟计数逻辑时，

1. 首先要设计一个分频器将主频 24Mh 降到 1hz 对应秒时钟，将其作为时钟计数器的时钟输入。
2. 在设计时钟计数器时，应使用 6 个 always 模块分别讨论秒低位 S_low[3:0]、秒高位 S_high[3:0]、分低位 M_low[3:0]、分高位 M_high[3:0]、时低位 H_low[3:0]、时高位 H_high[3:0]的所有进位和保持情况。六个四位二进制为输出，作为扫描式数码管的 data 数据来源。


在设计扫描式数码管时，

1. 首先要设计一个分频器将主频 24Mh 降到 1khz 作为位选的扫描频率，并将其作为时钟信号输入到模 6 计数器生成位选信号，并输出为 s[5:0]，同时作为多路选择器的输入信号。
2. 时钟计数器的输出作为 data 数据的来源，输入到一个多路选择器中。多路选择器利用 case 语句，将位选信号与 data 数据相统一，输出一个 data[3:0]数据到七段数码管驱动。
3. 设计一个七段数码管驱动（要注意共阳极和共阴极的接法不同），接受 data[3:0]信号，并输出一个 d[6:0]作为驱动数码管显示数字的段选信号。


完成以上设计后综合编译分配管脚下载验证，并连接实物。

三 实验过程 (30 分)


24Mhz 分 1k 分频器，生成扫描频率：




位选信号生成：




24Mhz 分 1hz 分频器，生成秒时钟：




时钟计数器：（实验室忘记截图了，自己写了一个一样的）




数据分配多路选择器：



七段数码管驱动设计：




Top 顶层设计：



管脚分配依然注意，时钟信号 24Mhz 主频要分配到 pin7 管脚，段选信号和位选信号分别分配在上层引脚便于连接。

四 实验结果（20 分）

时钟计数器仿真结果：



实验过程中扫描式七段数码管设计有误，未能完成后续下载验证过程。

五 总结（10 分）

1. 描述数字系统的设计方法

先对目标电路进行分析，明确电路功能并选择自顶向下或自底向上的设计方式方式，分别使用 Verilog 语言或 BDF 原理或二者综合完成分块设计和编译仿真调试。组合不同模块位顶层设计后编译，完成管脚分配和下载并进行实物验证。

2. 本次实验中遇到的问题及解决方法

在本次实验中，设计时钟计数器时我遇到了很多问题，比如分钟时钟不进位，秒钟高位时钟为 8 等问题。问题一般出现在代码设计中，情况考虑不完全，或是混淆了 always 模块中语句的并行运行顺序。在仿真时，参数设置的不正确也会导致仿真效果无法分辨。在赋初值和反复修改代码文件后，终于调试出了正确的仿真结果。

3. 这门实验课程的学习体验和建议

通过数字逻辑电路实验的学习，加深了我对数字逻辑电路的理解，每一次实验都是对所学内容的温习和实践，更带给我不同的体验。通过这门实验课程，我接触并学习了利用 quartus 设计数字电路的不同方法，学习了 Verilog 语言设计，也学会了自顶向下和自底向上分模块设计的设计思路，整门课程使我受益匪浅。