## AKADEMIA GÓRNICZO-HUTNICZA

Wydział Informatyki, Elektroniki i Telekomunikacji Kierunek Elektronika i Telekomunikacja - Systemy Wbudowane



Systemy Dedykowane w Układach Programowalnych

## Algorytm Barrel Wheel Transform

Paweł Frączkiewicz, Piotr Duszkiewicz

## 1 Wstęp

Celem projektu było zaimplementowanie algorytmu Barrel Wheel Transform na platformie FPGA (ang. Field Programmable Gate Array). Algorytm ten jest często stosowany w kompresji danych i analizie sekwencji tekstowych. Transformata polega na konwersji wejściowego wyrazu i składa się z trzech kroków: rotacji, sortowaniu oraz ekstrakcji końcowych liter tworząc nowy wyraz. BWT wykorzystywana jest między innymi w kompresji, ponieważ ułatwia skompresowanie ciągu powtarzających się znaków redukując rozmiar danych. Dodatkowo wiele algorytmów kompresji, takich jak bzip2, wykorzystują transformatę BWT do przygotowania danych przed zastosowaniem innych technik kompresji. BWT tworzy sekwencje znaków o dużej skupialności, które są bardziej podatne na skuteczną kompresję. Transformatę BWT można również zastosować w procesie szyfrowania danych. Poprzez odpowiednie przekształcenie tekstu za pomocą BWT i zastosowanie algorytmów szyfrowania, można uzyskać zaszyfrowane dane, które są trudniejsze do odczytania bez odpowiedniego klucza.

Urządzeniem, na którym dokonano implementacji algorytmu jest płyta ewaluacyjna Zedboard Zynq-7000. Posiada ona dwurdzeniowy procesor ARM Cortex A9, 512MB pamięci DDR3 oraz 256MB pamięci flash QSPI. Płyta ewaluacyjną może zostać zastosowana do przetwarzania wideo, obliczeń rekonfigurowalnych czy przyspieszania oprogramowania.


Projekt transformaty wykonano w środowisku Vivado w wersji 2018.3 oraz Visual Code Studio w celu utworzenia aplikacji prezentującej logikę działania BWT w języku Python w wersji 3.11.

## 2 Struktura projektu

Projekt znajduje się na repozytorium github: link

Struktura repozytorium wygląda następująco:

- BWT zawiera dwa modele behawioralne implementujące transformatę. Pierwszy model wykorzystuje strukturę sekwencyjnej maszyny stanów symulując działanie klasycznego mikroprocesora, gdzie wszystkie operacje następują jedna po drugiej. Natomiast drugi model wykorzystuje strukturę potokową (ang. pipeline) prezentując zalety wykorzystania układów FPGA jako akceleratorów w wielu dziedzinach.
- BWT\_cordic zawiera diagram blokowy integrujący płytę deweloperską Zedboard z utworzonym przez nas akceleratorem (cordic\_ip\_0). W celu połączeniu wyżej wymienionych bloków, wykorzystana została magistrala AXI.



Rysunek 1: Schemat blokowy


- Ip\_repo zawiera plik ip, stosowany w diagramie blokowym powyżej. W swojej strukturze zapisany został akcelerator transformaty BWT
- BWT.py plik prezentujący działanie transformaty w języku Python

## 3 Opis działania algorytmu

Transformata BWT składa się z trzech poniższych kroków:

- a) rotacja należy utworzyć wszystkie cykliczne rotacje danego wyrazu wejściowego
- b) sortowanie następnym krokiem jest posortowanie rotacji leksykograficznie
- c) ekstrakcja polega na wydobyciu ostatniej litery ze wszystkich wyrazów znajdujących się w utworzonej kolumnie

Poniższy rysunek obrazuję zastosowanie transformaty BWT na przykładowym wyrazie:



Rysunek 2: Schemat transformaty BWT

## 4 Implementacja algorytmu w środowisku Python

W tym podrozdziale zostanie przybliżone działanie algorytmu opracowane w środowisku Python.

Kod został napisany w taki sposób, aby wymusić jak najmniejsze modyfikacje podczas przenoszenia do środowiska Vivado. Wiąże się to również z tym, że nie wykorzystujemy żadnych zewnętrznych bibliotek.

## Opis kodu:

- 1. Na początku użytkownik zostaje poproszony o wprowadzenie wyrazu, który ma zostać poddany transformacji BWT.
- 2. Następnie, dla podanego wyrazu, generowane są wszystkie możliwe rotacje tego wyrazu. Każda rotacja to przesunięcie znaków wyrazu o jedno miejsce w lewo.
- 3. Wygenerowane rotacje są przechowywane w liście new\_word
- 4. Kolejnym krokiem jest sortowanie rotacji w liście new\_word. Sortowanie odbywa się zgodnie z regułami algorytmu BWT. Jeśli dwa wyrazy mają ten sam pierwszy znak, porównuje się kolejne znaki aż do znalezienia pierwszego różniącego się znaku. Jeśli pierwszy znak w pierwszej rotacji jest większy

od pierwszego znaku w drugiej rotacji, następuje zamiana miejscami tych rotacji. Jeśli pierwszy znak w pierwszej rotacji jest mniejszy od pierwszego znaku w drugiej rotacji, to nie ma zamiany miejscami.

- 5. Po posortowaniu, lista new\_word zawiera rotacje w odpowiedniej kolejności.
- 6. Następnie, tworzona jest lista new\_new\_word, która przechowuje ostatnie znaki poszczególnych rotacji (znaki ostatniej kolumny w macierzy rotacji).
- 7. Na koniec, lista new\_word jest wyświetlana jako wynik transformacji BWT.

Opisany kod znajduje się poniżej:

```
word - input("podaj wyraz poddany transformacie BWT \n")
print("word: " + word + "\n")
new_word = []
for i in range(len(word)):
    new_word.append(word[i:]+word[:i]) #kolejne rotacje
print("tablica rotacji:")
print(new_word)
print("\n")
najmniejsza = True;
for x in range(len(new_word)):
    for y in range(len(new_word)-x-1):
        if new_word[x][0] == new_word[x+y+1][0]:
            for i in range(len(new_word)):
                if new_word[x][i] > new_word[x+y+1][i]:
                    zmienna = new_word[x]
                    new_word[x]=new_word[x+y+1]
                    new_word[x+y+1] = zmienna
                    break
                elif new_word[x][i] < new_word[x+y+i][i]:
                    break
        elif new_word[x][0] > new_word[x+y+1][0]:
          zmienna - new_word[x]
           new_word[x]-new_word[x+y+1]
           new_word[x+y+1] - zmlenna
print("posortowane:")
print(new_word)
print("\n")
new_new_word = []
for i in range(len(new_word)):
    new_new_word.append(new_word[i][-1])
print("wyjście:")
print(new_new_word)
print("\n")
```

Rysunek 3: Kod programu w języku Python

Na poniższym zrzucie widoczny jest działanie przedstawionego kodu:

```
PS D:\AGH_magisterskie\SDUP\Projekt\SDUP_BWT_transformata> python BWT.py
podaj wyraz poddany transformacie BWT
0AB2C1AF
word: 0AB2C1AF
tablica rotacji:
['0AB2C1AF', 'AB2C1AF0', 'B2C1AF0A', '2C1AF0AB', 'C1AF0AB2', '1AF0AB2C', 'AF0AB2C1', 'F0AB2C1A']

posortowane:
['0AB2C1AF', '1AF0AB2C', '2C1AF0AB', 'AB2C1AF0', 'AF0AB2C1', 'B2C1AF0A', 'C1AF0AB2', 'F0AB2C1A']

wyjście:
['F', 'C', 'B', '0', '1', 'A', '2', 'A']

PS D:\AGH_magisterskie\SDUP\Projekt\SDUP_BWT_transformata>
```

Rysunek 4: Wynik działania programu

## 5 Podstawowa wersja algorytmu i jego symulacje

Kolejnym etapem projektu było zaimplementowanie algorytmu w środowisku Vivado. Pierwsza wersja algorytmu miała proste działanie - tj. nie korzysta z pipeline. Poniżej przedstawiono opis działania poszczególnych stanów modułu "BWT\_transform" w którym to zaimplementowany został algorytm BWT.

#### Opis zmiennych oraz parametrów:

Moduł BWT\_transform przyjmuje sygnały wejściowe clk, rst, start oraz dane wejściowe data\_in.

Parametr dl\_wyraz określa szerokość wyrazu (w liczbie bitów) i jest bezpośrednio zależny od szerokości data\_in.

Parametr szer\_litery określa szerokość pojedynczej litery w wyrazie (w liczbie bitów).

Parametr ilosc\_liter oblicza ilość liter w wyrazie na podstawie dl\_wyraz i szer\_litery.

Sygnał wyjściowy data\_out przechowuje dane wyjściowe po transformacji BWT.

Sygnał wyjściowy done jest flagą oznaczającą zakończenie obliczeń.

Zmienna lokalna buffor jest tablicą, na której odbywają się wszystkie operacje rotacji i sortowania.

Zmienna lokalna data\_var przechowuje wartość bazową podczas wymiany indeksów podczas sortowania.

Zmienna lokalna dana\_wyj przechowuje ostatnie bity, tworząc tym samym wyraz wyjściowy.

Moduł zawiera parametry S1, S2, ..., S8, które określają kolejne stany automatu.

Zmienne i, x, y i z są licznikami, które kontrolują przebieg procesu transformacji.

#### Parametry wejściowe:

```
clk - Sygnał zegara
rst - Sygnał resetu
start - Sygnał rozpoczęcia obliczeń
data_in - Dane wejściowe, reprezentujące wyraz poddawany transformacji BWT
```

### Zmienne i sygnały wyjściowe:

data\_out - Dane wyjściowe po transformacji BWT done - Flaga oznaczająca zakończenie obliczeń

### Opis działania kodu:


Po wystąpieniu zbocza narastającego sygnału zegara (posedge clk), w zależności od stanu rst (resetu), następuje przypisanie wartości początkowych dla zmiennych. Wykorzystując konstrukcję case, następuje przejście przez kolejne stany automatu. Stan S1 oczekuje na aktywację sygnału start. Po jego aktywacji, przechodzi do stanu S2. Stan S2 inicjalizuje zmienną buffor[0] wartością data\_in i ustala wartości początkowe dla zmiennych licznikowych.

Następnie następuje przejście przez kolejne stany S3, S4, S5 i S6, w których wykonuje się generowanie rotacji i sortowanie w tablicy buffor.

W stanie S7 ustawiana jest flaga done, przypisywane są dane wyjściowe do data\_out i przechodzimy do stanu S8.

W stanie S8 oczekujemy na wyłączenie sygnału start. Po wyłączeniu, przechodzimy ponownie do stanu S1

Graficzne przedstawienie działania algorytmu:



Rysunek 5: Algorytm programu

```
parameter integer dl_wyraz = 32;
//okreslenie szerokosci litery
parameter integer szer_litery = 4;
 parameter integer ilosc_liter = dl_wyraz/szer_litery;
input wire clk; // Sygnal zegara
input wire rst; // Sygnal resetu
input wire [0:dl_wyraz-1] data_in; // Dane wejsciowe
output reg [0:dl_wyraz-1] data_out; // Dane wyjsciowe
output reg done;//flaga konca obliczen
 input start;
//tablica na ktorej sie wszystko dzieje ( rotacja oraz sortowanie)
reg [0:dl_wyraz-1] buffor [0:ilosc_liter-1];
//przechowanie wartosci bazowej w trakcie wymiany indeks∳w podczas sortowania
 reg [θ:dl_wyraz-1] data_var;
 reg [0:dl_wyraz-1] dana_wyj;
parameter S1 = 3'h01, S2 = 3'h02, S3 = 3'h03, S4 = 3'h04, S5 = 3'h05, S6 = 3'h06, S7 = 3'h07,S8 = 3'h08; reg [3:0] state; integer i,x,y,z;
 always @ (posedge clk)
if (rst) begin
state <= S1;
        done<=0;
           case(state)
                  y=0;
z=0;
                             done<=0;
state <= 53;
                              dana_wyj<=data_in;
                  end
S3: begin
                            end
else begin
state <= S4;
end
```

Rysunek 6: Moduł BWT Transform

```
S4: begin//X
if (x <ilosc_liter) begin
       data_var<=buffor[x];
       state <= S5;
      state <= S6;
end
S5:begin//y
     if (y < ilosc_liter-x-1) begin
       if(buffor[x] > buffor[x+y+1]) begin
           buffor[x] > buffor[x+y+1];
buffor[x+y+1] <= data_var;
data_var<=buffor[x+y+1];</pre>
       y=y+1;
      state <= S5;
       x=x+1;
       state <= S4;
S6:begin
    if (z <ilosc_liter) begin
     end
S7:begin
done<=1;
   data_out<=dana_wyj;</pre>
end
58:begin
if(start == 1'b0) state <= 51; else state <= 58;
  end
```

Rysunek 7: Moduł BWT Transform


Kolejnym etapem było stworzenie testbench'u w celu weryfikacji poprawności działania modułu. Dane wejściowe symulacji zostały podane takie same jak w przypadku implementacji w środowisku Python w celu możliwie łatwego zweryfikowania i zestawienia wyników.

```
module BWT_transform_tb;
 2 3 4 5 6 7 8 9
               // Sygnadž "y testowe
               logic clk;
              logic rst;
              logic start;
logic [0:31] data_in;
logic [0:31] data_out;
               logic done;
10
11
               BWT_transform dut (
12
                 .clk(clk),
                 .rst(rst).
13
14
                 .start(start),
                 .data_in(data_in),
16
17
                 .done(done),
                 .data_out(data_out)
18
19
              // Generacja sygnadž~u zegara
always #5 clk = ~clk;
20
21
22
               // Inicjalizacja wejďž‴ďž‴
23
               initial begin
24 🖯
                 clk = 0;
rst = 1;
25
26
27
                 start=0;
28
                 data_in = '\theta;
29
30
                 #10 rst = 0;
data_in = 'h0AB2C1AF;
31
32
33
34
35
                 #70 rst = 1;
data_in = 'h0AB2C1AF;
36
37
       0
38
39
40
41
       0000
                 #70 rst = 0;
42
                  start=1;
                  data_in = 'h0AB2C1AF;
43
44
45
46 :
47 🖨
              end
48
49
               // Wypisanie wynik
              always @(posedge clk) begin

$display("data_in = %h, data_out = %h", data_in, data_out);
50 🖨
51
52 0
53 : O
54 🖨
            endmodule
```

Rysunek 8: Testbench modułu

Na poniższym zrzucie widać przebieg symulacji oraz otrzymaną wartość wyjściową. Jak można zaobserwować wynik wyjściowy pokrywa się z wynikiem uzyskanym w przypadku implementacji w środowisku Python.



Rysunek 9: Uzyskany wynik symulacji

## 6 Dodanie potoku do algorytmu

W celu zrealizowania potoku utworzone zostały dodatkowe dwa moduły "BWT\_last\_letter" oraz "BWT\_step".

Opis działania modułu "BWT\_step":

- 1. Moduł BWT\_step przyjmuje sygnały wejściowe 'clk', 'start oraz dane wejściowe 'wejście'.
- 2. Parametr 'moved' określa liczbę przesunięć, czyli ile liter jest przesuwanych w jednym kroku transformacji BWT.
- 3. Parametr 'dl\_wyraz' określa szerokość wyrazu (w liczbie bitów) i jest bezpośrednio zależny od szerokości 'wejscie'.
- 4. Parametr 'szer\_litery' określa szerokość pojedynczej litery w wyrazie (w liczbie bitów).
- 5. Sygnał wyjściowy 'wyjscie' przechowuje dane wyjściowe po wykonaniu jednego kroku transformacji BWT.
- 6. W bloku 'always @(posedge clk)' następuje reakcja na zbocze narastające sygnału zegara.
- 7. Jeśli sygnał 'start' jest aktywny ('start == 1'b1'), wykonuje się przesunięcie liter w wyrazie zgodnie z wartością parametru 'moved'.
- 8. Do sygnału 'wyjscie' przypisywane sa przesunięte wartości z wyrazu wejscie.
- 9. W przeciwnym razie, gdy sygnał start jest nieaktywny, sygnał 'wyjscie' jest wyzerowany (wyjscie  $\leq 0$ ).

Opis działania modułu "BWT\_last\_letter":

- 1. Moduł "BWT\_last\_letter" przyjmuje sygnały wejściowe clk, start oraz dane wejściowe "wejścio".
- 2. Parametr 'moved' jest bezużyteczny w tym module, ponieważ określa liczbę przesunięć, które nie są stosowane w ostatnim kroku transformacji.
- 3. Parametr 'dl\_wyraz' określa szerokość wyrazu (w liczbie bitów) i jest bezpośrednio zależny od szerokości 'wejscie'.
- 4. Parametr 'szer\_litery' określa szerokość pojedynczej litery w wyrazie (w liczbie bitów).
- 5. Sygnał wyjściowy 'wyjscie' przechowuje dane wyjściowe po wykonaniu ostatniego kroku transformacji BWT.
- 6. W bloku 'always @(posedge clk)' następuje reakcja na zbocze narastające sygnału zegara.
- 7. Jeśli sygnał start jest aktywny ('start == 1'b1'), wartość sygnału 'wejscie' przypisywana jest bezpośrednio do sygnału 'wyjscie'.
- 8. Do sygnału 'wyjscie' przypisywane są tylko ostatnie 'szer\_litery' bitów z wyrazu 'wejscie'.
- 9. W przeciwnym razie, gdy sygnał start jest nieaktywny, sygnał wyjscie jest wyzerowany (wyjscie <= 0).

Moduł 'BWT\_transform\_with\_Pipeline' jest implementacją transformacji BWT (Burrows-Wheeler Transform) w języku Verilog z zastosowaniem pipelinowania dla lepszej wydajności. Poniżej przedstawiam opis działania kodu oraz parametry wejściowe i wyjściowe:

Parametry wejściowe: clk - sygnał zegara rst - sygnał resetu start - sygnał rozpoczęcia transformacji BWT data\_in - dane wejściowe

#### Parametry wyjściowe:

data\_out - dane wyjściowe po wykonaniu transformacji BWT done - flaga końca obliczeń

#### Zmienne:

state - zmienna reprezentująca aktualny stan procesu transformacji BWT

x - zmienna pomocnicza używana w pętli do iteracji po literach wyrazu

y - zmienna pomocnicza używana w pętli do iteracji po literach wyrazu.

zacznij - zmienna sterująca, wskazująca, czy należy rozpocząć przepisywanie wartości z 'buffor\_rotacji' do 'buffor' (w przypadku pierwszej iteracji).

scal - zmienna pomocnicza używana do skalowania indeksów podczas przypisywania danych wyjściowych.

#### Parametry:

dl\_wyraz - parametr określający szerokość wyrazu (liczba bitów) oraz liczność tablic data\_in, data\_out i 'buffor'.

szer\_litery - parametr określający szerokość pojedynczej litery w wyrazie (liczba bitów).

ilosc\_liter - parametr określający liczbę liter w wyrazie, czyli ilość przesunięć, które zostaną wykonane w ramach transformacji BWT.

'S1', 'S2', 'S3', 'S4', 'S5', 'S6' - parametry reprezentujące stany procesu transformacji BWT.

Parametry te umożliwiają konfigurację i dostosowanie działania modułu 'BWT\_transform\_with\_Pipeline' do konkretnych wymagań aplikacji. Przykładowo, można zmienić szerokość wyrazu 'dl\_wyraz' na inną wartość, taką jak 64 lub 128 bitów, dostosować szerokość pojedynczej litery 'szer\_litery' do określonego formatu danych wejściowych oraz zmienić liczbę liter 'ilosc\_liter' w zależności od oczekiwanej wydajności i ilości przesunięć, które chcemy wykonać podczas transformacji BWT.


Przez modyfikację tych zmiennych i parametrów można dostosować moduł 'BWT\_transform\_with\_Pipeline' do różnych aplikacji, umożliwiając wykonywanie transformacji BWT na różnych typach danych wejściowych.

#### Opis działania kodu:

- 1. Moduł 'BWT\_transform\_with\_Pipeline' przyjmuje sygnały wejściowe 'clk', 'rst', 'start' oraz dane wejściowe 'data\_in'.
- 2. Parametr 'dl\_wyraz' określa szerokość wyrazu (w liczbie bitów) i jest bezpośrednio zależny od szerokości 'data\_in'.
- 3. Parametr 'szer\_litery' określa szerokość pojedynczej litery w wyrazie (w liczbie bitów).
- 4. Parametr 'ilosc\_liter' określa ilość liter, czyli ilość przesunięć, które zostaną wykonane w ramach transformacji BWT.
- 5. Sygnał wyjściowy 'data\_out' przechowuje dane wyjściowe po wykonaniu transformacji BWT.
- 6. Sygnał 'done' jest flagą końca obliczeń.
- 7. Sygnał 'start' inicjuje proces transformacji BWT.
- 8. Tablica 'buffor' jest używana do przechowywania danych, na których odbywa się rotacja i sortowanie.
- 9. Tablica 'buffor\_rotacji' przechowuje wynik rotacji z poprzedniego kroku transformacji BWT.
- 10. Sygnał 'data\_var' przechowuje wartość bazową podczas wymiany indeksów podczas sortowania.
- 11. W bloku 'generate' tworzone są instancje modułów 'BWT\_step' i 'BWT\_last\_letter' w celu zastosowania pipelinowania w transformacji BWT.
- 12. W bloku 'always @(posedge clk)' następuje reakcja na zbocze narastające sygnału zegara.
- 13. Gdy sygnał 'rst' (reset) jest aktywny, inicjalizowane są początkowe wartości zmiennych, a stan 'state' ustawiany jest na 'S1'.

- 14. Gdy sygnał 'start' jest po zakończeniu sortowania, w stanie 'S5' ustawiana jest flaga 'done' na wartość '1', a dane wyjściowe są przechowywane w tablicy 'data\_out'.t aktywny ('start == 1'b1'), następuje rozpoczęcie transformacji BWT.
- 15. W stanie 'S2' następuje przypisanie danych wejściowych do tablicy 'buffor[0]', ustawienie zmiennych pomocniczych i flag, oraz przejście do stanu 'S3'.
- 16. W stanach 'S3' i 'S4' następuje sortowanie danych w tablicy 'buffor' za pomocą algorytmu Bubble Sort.
- 17. Po zakończeniu sortowania, w stanie 'S5' ustawiana jest flaga 'done' na wartość '1', a dane wyjściowe są przechowywane w tablicy 'data\_out'.
- 18. W stanie 'S6' następuje sprawdzenie, czy sygnał 'start' jest aktywny. Jeśli nie, następuje powrót do stanu 'S1'.
- 19. Proces transformacji BWT jest powtarzany, dopóki sygnał 'start' jest aktywny.

Graficzne przedstawienie działania algorytmu:



Rysunek 10: Algorytm transformaty BWT przy zastosowaniu potoku

#### Opis stanów:

- S1: Stan początkowy. Oczekuje na sygnał start. Jeśli otrzyma sygnał start, przechodzi do stanu S2; w przeciwnym razie pozostaje w stanie S1.
- S2: Inicjalizacja bufora zerowego, iteratorów i zmiennych pomocniczych. Ustawienie flag scal i zacznij. Przechodzi do stanu S3.
- S3: Wykonywanie rotacji dla kolejnych liter w buforze. Przechodzi do stanu S4, gdy wszystkie rotacje są zakończone
- S4: Sortowanie bufora. Jeśli zmienna zacznij jest równa 1, przypisuje wartości bufor\_rotacji do odpowiednich buforów. W przeciwnym razie porównuje i wymienia elementy bufora. Przechodzi do stanu S3, aby kontynuować sortowanie.

- S5: Końcowy stan sortowania. Ustawia flagę "done"na 1. Przechodzi do stanu S6.
- S6: Oczekiwanie na sygnał "start"równy 0. Jeśli otrzyma sygnał "start"równy 0, przechodzi do stanu S1; w przeciwnym razie pozostaje w stanie S6.

Opisany kod znajduje się poniżej:

```
odule BWT_transform_with_Pipeline(clk, rst, start, data_in, data_out, done);
      parameter integer dl_wyraz = 32;
    // Okre@lenie szeroko@ci litery
parameter integer szer_litery = 4;
     // Okre@lenie ilo@ci liter
parameter integer ilosc_liter = dl_wyraz / szer_litery;
   input wire cir,
input wire rst;
input wire [8:dl_wyraz-1] data_in;
input wire [8:dl_wyraz-1] data_out;
input wire [8:dl_wyraz-1] data_out;
input wire [8:dl_wyraz-1] data_out;
input wire [8:dl_wyraz-1] data_out;
input wire circ,
input wire rst;
input wire input wire input wire circ.
input wire rst;
input wire input
    reg [0:dl_wyraz-1] buffor[0:ilosc_liter-1];
wire [0:dl_wyraz-1] buffor_rotacji[0:ilosc_liter-1];
                                            owanie warto∳ci bazowej w trakcie wymiany indeks∲w podczas sortowania
reg [8:dl_wyraz-1] data_var;

// Zawiera ostatnie bity tym samym wyraz wyj∳ciowy
//wire [8:dl_wyraz-1] dana_wyj;
    reg [3:0] state;
integer x, y;
integer wypelnij_macierz;
      integer scal:
           genvar numb;
for (numb = 1; numb < ilosc_liter; numb = numb + 1) begin : EMT_step_loop
| EMT_step #(numb, dl_wyraz, szer_litery) BWT_step_part(clk, wypelnij_macierz, buffor[0], buffor_rotacji[numb]);
            for (numb2 = 0; numb2 < ilosc_liter; numb2 = numb2 + 1) begin : BWT_last_letter_loop

BWT_last_letter #(numb2, dl_wyraz, szer_litery) BWT_last_letter_part(clk, scal, buffor[numb2], data_out[numb2*szer_litery : (szer_litery*(numb2+1)-1)]);
       always @(posedge clk)
     begin
if (rst) begin
state <= 51;
                   scal=0;
           else begin
case(state)
                            if (start == 1'b1) state <= 52;
else state <= 51;
                                  wypelnij_macierz = 1;
scal=1;
```

Rysunek 11: Moduł transformaty BWT wykorzystujący pipeline

```
S3: begin // X
          if (x < ilosc_liter) begin
            y = 0;
            data_var <= buffor[x];
             state <= S4;
          else begin
             state <= S5;
          end
        S4: begin // Y
             if( wypelnij macierz==1) begin
                 buffor[1] <= buffor_rotacji[1];</pre>
                 buffor[2] <= buffor_rotacji[2];</pre>
                 buffor[3] <= buffor_rotacji[3];</pre>
                 buffor[4] <= buffor_rotacji[4];</pre>
                 buffor[5] <= buffor_rotacji[5];</pre>
                 buffor[6] <= buffor_rotacji[6];</pre>
                 buffor[7] <= buffor_rotacji[7];</pre>
                 wypelnij_macierz = 0;
                   if (y < ilosc_liter-x-1) begin
                     if (buffor[x] > buffor[x+y+1]) begin
                       buffor[x] <= buffor[x+y+1];</pre>
                       buffor[x+y+1] <= data var;
                       data_var <= buffor[x+y+1];</pre>
                     state <= S4;
                   end
                   else begin
                     x = x + 1;
                     state <= S3;
                   end
               end
        S5: begin
          done = 1;
          state <= S6;
          if (start == 1'b0) state <= S1;
          else state <= S6;
      endcase
endmodule
```

Rysunek 12: Moduł transformaty BWT wykorzystujący pipeline

Moduł do wszystkich rotacji:

Rysunek 13: Moduł rotacji

Moduł do zebrania ostatniej litery w słowach:

```
itimescale ins / ips

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 32, parameter integer szer_litery = 4)

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 1]

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 1];

module BWT_last_letter #(parameter integer moved = 0, parameter integer dl_wyraz = 1];

module BWT_last_letter #(parameter
```

Rysunek 14: Moduł ekstrakcji

Poniżej przedstawiono strukturę projektu:

```
Design Sources (2)
   ✓ ● ∴ BWT_transform_with_Pipeline (BWT_transform.sv) (15)
         BWT_step_loop[1].BWT_step_part: BWT_step (BWT_step.v)
         BWT_step_loop[2].BWT_step_part: BWT_step (BWT_step.v)
         BWT_step_loop[3].BWT_step_part: BWT_step (BWT_step.v)
         BWT_step_loop[4].BWT_step_part: BWT_step (BWT_step.v)
         BWT_step_loop[5].BWT_step_part: BWT_step (BWT_step.v)
         BWT_step_loop[6].BWT_step_part: BWT_step (BWT_step.v)
         BWT_step_loop[7].BWT_step_part : BWT_step (BWT_step.v)
         BWT_last_letter_loop(0).BWT_last_letter_part: BWT_last_letter (BWT_last_letter.v)
         BWT_last_letter_loop[1].BWT_last_letter_part : BWT_last_letter (BWT_last_letter.v)
         BWT_last_letter_loop[2].BWT_last_letter_part: BWT_last_letter (BWT_last_letter.v)
         BWT_last_letter_loop[3].BWT_last_letter_part: BWT_last_letter (BWT_last_letter.v)
         BWT_last_letter_loop[4].BWT_last_letter_part: BWT_last_letter (BWT_last_letter.v)
         BWT_last_letter_loop[5].BWT_last_letter_part: BWT_last_letter (BWT_last_letter.v)
         BWT_last_letter_loop[6].BWT_last_letter_part: BWT_last_letter (BWT_last_letter.v)
         BWT_last_letter_loop[7].BWT_last_letter_part: BWT_last_letter (BWT_last_letter.v)
```

Rysunek 15: Struktura projektu

Na poniższym zrzucie widać przebieg symulacji oraz otrzymaną wartość wyjściową. Jak można zaobserwować wynik wyjściowy pokrywa się z wynikiem uzyskanym w przypadku implementacji w środowisku Python.



Rysunek 16: Wynik symulacji przy wykorzystaniu potoku

# 7 Zestawienie symulacji podstawowego algorytmu z algorytmem wykorzystującym pipeline

W celu łatwego zestawienia symulacji zmodyfikowany został testbench tak, aby obie wersje algorytmu działały równolegle.

```
BWT.srcs > sources_1 > new > F test_bwt_transform.v
 module BWT_transform_tb;
    logic clk;
    logic start;
logic [0:31] data_in;
logic [0:31] data_out;
    logic [0:31] data_out_Pipeline;
    logic done_Pipeline;
      .start(start),
.data_in(data_in),
      .data_out(data_out)
      .start(start),
.data_in(data_in),
      .done(done_Pipeline),
       .data_out(data_out_Pipeline)
    // Generacja sygna∲u zegara
always #5 clk = ~clk;
     clk = 0;
      rst = 1;
      start=θ;
      #10 rst = 0;
data_in = 'h0AB2C1AF;
      #70 rst = 1;
| data_in = 'h0AB2C1AF;
       start=1;
       data_in = 'h0AB2C1AF;
    always @(posedge clk) begin $display("data_in = %h, data_out = %h", data_in, data_out);
```

Rysunek 17: Testbench do przeprowadzenia symulacji wydajności algorytmu

Na poniższych przebiegać można porównać czasy wykonania algorytmów:



Rysunek 18: Wyniki symulacji porównawczej

Wtym przypadku zastosowanie potoku pozwoliło skrócić czas symulacji o 25%!!!


## 8 Przygotowanie modułu na platformie FPGA

Poniżej przedstawiony został moduł cordic Ip\_v1\_0\_S00\_AXI:

```
wire ARESET;
assign ARESET = ~S_AXI_ARESETN;
wire [C_S_AXI_DATA_WIDTH-1:0] slv_wire2;
wire [C_S_AXI_DATA_WIDTH-1:0] slv_wire3;
slv_reg2 <= slv_wire2;
slv_reg3 <= slv_wire3;
BWT_transform_BWT_transform_inst( S_AXI_ACLK, //clock,
                                      slv_reg0[0], //start
slv_reg1[31:0], //angle_in
slv_wire3[31:0], //sin_out
slv_wire2[0] //ready_out,
module BWT_transform(clk, rst, start, data_in, data_out, done);
   // Okre\philenie szeroko\phici wyrazu (wprost zale\phine od szeroko\phici data_in) parameter integer dl_wyraz = 32;
  // Okreélenie szerokoéci litery
parameter integer szer_litery = 4;
// Okreélenie iloéci liter
parameter integer ilosc_liter = dl_wyraz / szer_litery;
   input wire rst; // Sygnido resetu
input wire [0:dl_wyraz-1] data_in; // Dane wej@ciowe
output wire [0:dl_wyraz-1] data_out; // Dane wyj@ciowe
output reg done; // Flaga ko@ca oblicze@
    output reg done;
input start;
   // Tablica, na której sió wszystko dzieje (rotacja e
reg [0:dl_wyraz-1] buffor[0:ilosc_liter-1];
wire [0:dl_wyraz-1] buffor_rotacji[0:ilosc_liter-1];
   // Przechowanie warto⊕ci bazowej w trakcie wymian
reg [0:dl_wyraz-1] data_var;
                                                                                        indeks w podczas sortowania
   parameter S1 = 3'h01, S2 = 3'h02, S3 = 3'h03, S4 = 3'h04, S5 = 3'h05, S6 = 3'h06, S7 = 3'h07;
   reg [3:0] state;
integer x, y;
integer zacznij;
    integer scal;
     genvar numb;
for (numb = 1; numb < ilosc_liter; numb = numb + 1) begin : BWT_step_loop
| BWT_step #(numb, dl_wyraz, szer_litery) BWT_step_part(clk, zacznij, buffor[0], buffor_rotacji[numb]);
end</pre>
      genvar numb2;
       always @(posedge clk)
        scal=0;
zacznij = 0;
          case(state)
            S1: begin
  if (start == 1'b1) state <= S2;
  else state <= S1;</pre>
```

Rysunek 19: Cordic IP transformaty

Pniżej przedstawiony został przygotowany diagram blokowy Microblaze



Rysunek 20: Schemat blokowy

### Struktura projektu:

```
Design Sources (1)
   ✓ ● ∴ design_acc_wrapper (design_acc_wrapper.v) (1)

✓ ∴ ■ design_acc_i: design_acc (design_acc.bd) (1)

          design_acc (design_acc.v) (5)

V P 

cordic_ip_0: design_acc_cordic_ip_0_1 (design_acc_cordic_ip_0_1xci) (1)

cordic_ip_0: design_acc_cordic_ip_0_1
                  design_acc_cordic_ip_0_1 (design_acc_cordic_ip_0_1.v) (1)

✓ ● inst: cordic_ip_v1_0 (cordic_ip_v1_0.v) (1)

✓ ● cordic_ip_v1_0_S00_AXI_inst: cordic_ip_v1_0_S00_AXI (cordic_ip_v1_0_S00_AXI.v) (1)

                             ✓ ● BWT_transform_inst: BWT_transform (cordic_ip_v1_0_S00_AXI.v) (15)
                                   BWT_step_loop[1].BWT_step_part: BWT_step (cordic_ip_v1_0_S00_AXI.v)
                                   BWT_step_loop[2].BWT_step_part: BWT_step (cordic_ip_v1_0_S00_AXI.v)
                                   BWT_step_loop[3].BWT_step_part: BWT_step (cordic_ip_v1_0_S00_AXI.v)
                                   BWT_step_loop[4].BWT_step_part: BWT_step (cordic_ip_v1_0_S00_AXI.v)
                                   BWT_step_loop[5].BWT_step_part: BWT_step (cordic_ip_v1_0_S00_AXI.v)
                                   BWT_step_loop[6].BWT_step_part: BWT_step (cordic_ip_v1_0_S00_AXI.v)
                                   BWT_step_loop[7].BWT_step_part: BWT_step (cordic_ip_v1_0_S00_AXI.v)
                                   BWT_last_letter_loop[0].BWT_last_letter_part: BWT_last_letter (cordic_ip_v1_0_S00_AXLv)
                                   BWT_last_letter_loop[1].BWT_last_letter_part: BWT_last_letter (cordic_ip_v1_0_S00_AXLv)
                                   BWT_last_letter_loop[2].BWT_last_letter_part: BWT_last_letter (cordic_ip_v1_0_S00_AXLv)
                                   BWT_last_letter_loop[3].BWT_last_letter_part: BWT_last_letter (cordic_ip_v1_0_S00_AXLv)
                                   BWT_last_letter_loop[4].BWT_last_letter_part: BWT_last_letter (cordic_ip_v1_0_S00_AXI.v)
                                   BWT_last_letter_loop[5].BWT_last_letter_part: BWT_last_letter (cordic_ip_v1_0_S00_AXI.v)
                                   BWT_last_letter_loop[6].BWT_last_letter_part: BWT_last_letter (cordic_ip_v1_0_S00_AXLv)
                                   BWT_last_letter_loop[7].BWT_last_letter_part: BWT_last_letter (cordic_ip_v1_0_S00_AXI.v)
              > P 
processing_system7_0: design_acc_processing_system7_0_0 (design_acc_processing_system7_0_0.xci)
              ps7_0_axi_periph: design_acc_ps7_0_axi_periph_0 (design_acc.v) (1)
                ps7_0_axi_periph: design_acc_ps7_0_axi_periph_0
              > $\frac{1}{2} \text{rst_ps7_0_100M} : design_acc_rst_ps7_0_100M_0 (design_acc_rst_ps7_0_100M_0.xci)
```

Rysunek 21: Struktura projektu

Wyeksportowanie do platformy sprzętowej do SDK:

```
#include "xil io.h"
     #include "xparameters.h"
     #include "cordic_ip.h"
    #define CORDIC BASE_ADDR XPAR_CORDIC_IP_0_S00_AXI_BASEADDR
    //Cordic processor registers' offset redefinition
    #define CONTROL_REG_OFFSET CORDIC_IP_S00_AXI_SLV_REG0_OFFSET
    #define ANGLE_REG_OFFSET CORDIC_IP_S00_AXI_SLV_REG1_OFFSET
    #define STATUS REG OFFSET
                              CORDIC IP S00 AXI SLV REG2 OFFSET
    #define RESULT REG_OFFSET CORDIC_IP_S00_AXI_SLV_REG3_OFFSET
    //Cordic processor bits masks
    #define CONTROL REG START MASK (u32)(0x01)
     #define STATUS REG READY MASK (u32)(0x01)
     22
     int calculateBWT(u32 input_string, s32* result)
    u32 data = input_string;
    // result = CORDIC IP mReadReg(CORDIC BASE ADDR, RESULT REG OFFSET);
     //Send data to data register of cordic processor
        CORDIC IP mWriteReg(CORDIC BASE ADDR, ANGLE REG OFFSET, data);
        CORDIC_IP_mWriteReg(CORDIC_BASE_ADDR, CONTROL_REG_OFFSET, CONTROL_REG_START_MASK);
        CORDIC IP mWriteReg(CORDIC BASE ADDR, CONTROL REG OFFSET, 0);
        while( (CORDIC_IP_mReadReg(CORDIC_BASE_ADDR, STATUS_REG_OFFSET) & STATUS_REG_READY MASK) == 0);
        *result = CORDIC_IP_mReadReg(CORDIC_BASE_ADDR, RESULT_REG_OFFSET);
        return 1;
```

Rysunek 22: Zapis rejestrów funkcji calculateBWT

Poniżej przedstawiony został plik "main.c":

```
#include <stdio.h>
17
       #include "platform.h"
       #include "xil_printf.h"
18
19
       #define PI 3215
23
      teBWT(u32 input_string, s32* result);
24
       u32 readHexVal() {
            u32 \text{ ret} = 0;
            char8 c;
            for (int i = 0; i < 32; i++) {
                 outbyte(c = inbyte());
                if (c >= '0' && c <= '9') {
    ret = (ret << 4) + (c - '0');
} else if (c >= 'A' && c <= 'F') {
    ret = (ret << 4) + (c - 'A' + 10);
} else if (c >= 'a' && c <= 'f') {</pre>
                      ret = (ret << 4) + (c - 'a' + 10);
                      break;
            return ret;
       int main()
      u32 input_string = 0;
       s32 result;
51
            init_platform();
53
            while(1){
55
                 print("enter input word : 0x");
56
                 input_string = readHexVal();
                 print("\n\r");
58
59
                 calculateBWT(input_string, &result);
60
61
                 print("BWT value is ");
                 print("\n\r");
xil_printf("0x%X", result);
                 print("\n\r");
```

Rysunek 23: Plik główny


## 9 Uruchomienie programu oraz zestawienie z pozostałymi wynikami

Uruchomienie algorytm na platformie Zedboard :


```
enter input word : 0x0ab2claf
BWT value is
0xFCB01A2A
enter input word : 0x
BWT value is
0x0
```

Rysunek 24: Okno programu na platformie Zedboard

Poniższe ilustracje zestawiają wyniki otrzymane w poszczególnych etapach projektu:



Rysunek 25: Otrzymane wyniki programu



Rysunek 26: Otrzymane wyniki programu