- A) Un latch D i opaw
 - Per tutto il tempo in cui il segnale di sincronizzazione è uguale a O
- B) Un fl:p-flop D può montenere la stata memor: zzata

 Fina al provins fronte d: clack per il quale è sensibile
- c) la sferementa di clack

Riduce il tempo a disposizione dei circuiti combinatori per produre segnali stabili tran fronte di clock è il successiva

Riduce il tempo di hold

Aumenta il souraccarico di segmenzamento

- Indicare per qual: ingress; un laten SR assum le state stabile Q20
 S20, R21
- Un flip-flop D resettabile in moda asinorana, senza ingressa di abilitzzione, può mantenere lo stato memorizzato

Fine al pressima fronte di clack per il quale è sensibile, perchè il segnale di reset rensa asserita prima

- Indicare per qual: ingress; un laten SR assume le state stabile Q=1
 S=1, R=0
- G) Un latch D à trasparente

 Per tutto il tempo in cui il segnale di sincronizzazione è uguale a 1
- Un flip-flop con abilitazione può mantenere lo stato memorizzato Indefinitamente
- ll tempo di apertura

 le somme dei tempi di hold e di setup

 ta > thold + tsitue
- Un botch D può mantenere la stato memorizzato

 Per tutto: l'lempo in au: il segnale di sincronizzazione (clack) è basso