Esercizi di ELETTRONICA I Raccolta di testi d'esame e soluzioni

Polo Didattico e di Ricerca di Crema — Anno 2003

Avvertenze:

- 1. Per alcuni problemi è indicata una possibile soluzione. Tale soluzione, in generale, non è l'unica possibile, me ne esistono altre, equivalenti, che portano allo stesso risultato.
- 2. Le soluzioni riportate sono volutamente incomplete; i calcoli numerici non sono svolti fino alla soluzione numerica finale, che è lasciata al lettore.
- 3. Si tenga presente che molti problemi sono simili, ma non del tutto identici; pertanto, i riferimenti a problemi simili vogliono soltanto segnalare l'analogia nel procedimento di risoluzione, e non l'uguaglianza dei risultati!



1.1

Gli elementi del circuito in figura 1 hanno i seguenti valori: $V_0 = 7.5 \text{ V}$, $I_0 = 1 \text{ mA}$, $R_1 = 1.2 \text{ k}\Omega$, $R_2 = 2.2 \text{ k}\Omega$, $R_3 = 3.3 \text{ k}\Omega, R_4 = 1.5 \text{ k}\Omega, R_5 = 1 \text{ k}\Omega, R_6 = 1.8 \text{ k}\Omega.$

- A. Ricavare il circuito equivalente di Norton ai terminali A e B.
- B. Determinare il valore della resistenza di carico R_L che, inserita tra i terminali A e B, assorbe la massima potenza, e calcolarne la potenza dissipata.





Figura 1: Problema 1.1






Figura 2: Circuito per il calcolo della resistenza equivalente (problema 1.1)

A. La resistenza equivalente R_{eq} si calcola spegnendo i generatori indipendenti (figura 2). Si ricava:

$$R_{\text{eq}} = (R_1 + R_2 + R_3) / / (R_4 + R_5) / / R_6$$

Per calcolare la tensione tra A e B, si può applicare il principo di sovrapposizione degli effetti.

Spegnendo I_0 (figura 3), si calcola il contributo dovuto a V_0 . La resistenza tra C e B è:

$$R_{\text{CB}} = ((R_1 + R_2 + R_3) / / (R_4 + R_5)) + R_6$$

e la tensione tra A e B è:

$$V'_{AB} = R_6 I'_6 = R_6 \frac{V_0}{R_{CB}}$$




Figura 3: Circuito ottenuto spegnendo *I*₀ (problema 1.1)

Spegnendo V_0 (figura 4), si calcola il contributo dovuto a I_0 . La resistenza tra D e B è:

$$R_{\rm DB} = R_4 / / (R_5 + ((R_1 + R_2 + R_3) / / R_6))$$

e la tensione tra D e B è:

$$V_{\rm DB} = -I_0 R_{\rm DB}$$




Figura 4: Circuito ottenuto spegnendo V_0 (problema 1.1)

La tensione tra A e B risulta:

$$V_{AB}^{"} = \frac{V_{DB} \cdot (R_1 + R_2 + R_3) / / R_6}{R_5 + ((R_1 + R_2 + R_3) / / R_6)}$$

Sommando i risultati ottenuti, si ricava:

$$V_{AB} = V'_{AB} + V''_{AB}$$

(in cui il termine V''_{AB} ha segno negativo).

La corrente nel generatore equivalente di Norton è:

$$I_{\mathrm{eq}} = rac{V_{\mathrm{AB}}}{R_{\mathrm{eq}}}$$

B. La potenza assorbita dal carico è massima per $R_L = R_{eq}$, e vale

$$P_L = R_L \cdot I_L^2 = R_L \cdot \left(\frac{I_{\text{eq}}}{2}\right)^2 = \frac{1}{4}R_L I_{\text{eq}}^2$$

1.2

Il circuito illustrato in figura 5 è realizzato con un amplificatore operazionale ideale, mentre le resistenze hanno i valori: $R_1 = 15 \text{ k}\Omega$, $R_2 = 33 \text{ k}\Omega$, C = 82 pF.




Figura 5: Problema 1.2

- A. Si ricavi la tensione di uscita v_{OUT} in funzione della tensione di ingresso v_{IN} .
- B. Si calcoli l'espressione di $v_{\rm OUT}$ quando $v_{\rm IN}(t) = V_0 + V_1 \sin 2\pi f_0 t$, con $V_0 = V_1 = 1$ V e $f_0 = 200$ kHz.

Soluzione

A. Indichiamo le correnti con i_1 , i_2 e i_3 come in figura 6, e denotiamo con v^+ e v^- le tensioni ai due ingressi dell'amplificatore operazionale.




Figura 6: Versi delle correnti per il problema 1.2

Poiché l'amplificatore operazionale è ideale, il bilancio di correnti (KCL) ai nodi di ingresso dà le equazioni:

$$i_1 = 0$$

e

$$i_2 = i_3$$

Inoltre, essendo l'amplificatore retroazionato negativamente, vale il principio di terra virtuale:

$$v^{+} = v^{-}$$

Dalla prima equazione, si ricava

$$v^+ = v_{IN}$$

mentre dalla seconda si ottiene

$$\frac{v_{\text{OUT}} - v^{-}}{R_2} = C \frac{dv^{-}}{dt}$$

che, risolta rispetto a $v_{\rm OUT}$, fornisce la soluzione richiesta:

$$v_{\text{OUT}} = v_{\text{IN}} + R_2 C \frac{dv_{\text{IN}}}{dt}$$

B. La derivata di $v_{\text{IN}} = V_0 + V_1 \sin 2\pi f_0 t$ è

$$\frac{dv_{\rm IN}}{dt} = 2\pi f_0 V_1 \cos 2\pi f_0 t$$

e risulta:

$$v_{\text{OUT}} = V_0 + V_1 \sin 2\pi f_0 t + 2\pi f_0 R_2 C V_1 \cos 2\pi f_0 t$$

Nel circuito CMOS illustrato in figura 7, i transistori MOS hanno i seguenti: $V_{th,n} = -V_{th,p} = 0.5$ V, $k_n' = 80 \,\mu\text{A/V}^2$, $k_p' = 40 \,\mu\text{A/V}^2$, e le dimensioni: $W_P = 10 \,\mu\text{m}$ e $L_P = 0.25 \,\mu\text{m}$ per il transistore PMOS; $W_N = 10 \,\mu\text{m}$ e $L_N = 0.25 \,\mu\text{m}$ per il transistore NMOS. La tensione di alimentazione è $V_{\text{DD}} = 2.5$ V e la capacità di carico è $C_L = 0.2$ pF.

- A. Disegnare (qualitativamente) la caratteristica statica ingresso-uscita dell'inverter.
- B. Calcolare per quale valore della tensione di ingresso v_{IN} la tensione di uscita assume il valore $v_{OUT} = 1.25 \text{ V}.$
- C. Calcolare la potenza dinamica dissipata quando il segnale di ingresso v_{IN} è un'onda quadra con ampiezza da 0 a V_{DD} e frequenza f = 10 MHz.




Figura 7: Problemi 1.3, 1.4 e 7.1

Soluzione

A. Un esempio (qualitativo) di caratteristica statica ingresso-uscita è illustrato nella figura 8.

È opportuno calcolare i parametri di conduttanza dei due transistori MOS:

$$K_n = \frac{1}{2} k_n' \frac{W_N}{L_N}$$

e

$$K_p = \frac{1}{2} k_p' \frac{W_P}{L_P}$$

Se risulta $K_n = K_p$, allora l'inverter è simmetrico; se risulta $K_n > K_p$ (come accade con i valori assegnati in questo caso) allora la caratteristica statica ingresso-uscita è spostata verso lo zero (risulta a sinistra di $V_{DD}/2$).




Figura 8: Caratteristica statica ingresso-uscita del circuito del problema 1.3

B. Quando l'uscita assume il valore $v_{OUT} = 1.25$ V, entrambi i transistori MOS sono in regione attiva. Quindi, uguagliando le correnti nei due MOS, si ha:

$$K_n(v_{IN} - V_{th,n})^2 = K_p(v_{IN} - V_{DD} - V_{th,p})^2$$

Questa equazione di secondo grado, risolta rispetto all'incognita v_{IN} , dà due soluzioni, una sola delle quali è accettabile: quella compresa nell'intevallo $(V_{th,n}, V_{DD} + V_{th,p})$.

C. Quando il segnale di ingresso v_{IN} è un'onda quadra, l'uscita è anch'essa un'onda quadra e si verificano due transizioni logiche per ogni periodo di clock. L'energia dissipata in una transizione logica è:

$$E = \frac{1}{2}C_L V_{DD}^2$$

per cui la potenza media è:

$$P_{\text{media}} = 2 \cdot \frac{1}{2} C_L V_{DD}^2 \cdot \frac{1}{T} = f C_L V_{DD}^2$$

1.4

Simulare al calcolatore con SPICE il circuito del problema 1.3, ricavando:

- A. la caratteristica statica ingresso-uscita dell'inverter;
- B. l'andamento nel tempo della tensione di uscita quando il segnale di ingresso v_{IN} è un'onda quadra con ampiezza da 0 a V_{DD} e frequenza f = 10 MHz;
- C. l'andamento nel tempo delle correnti nei due transistori e della potenza istantanea dissipata quando il segnale di ingresso v_{IN} è un'onda quadra con ampiezza da 0 a V_{DD} e frequenza f=10 MHz.

Confrontare, quando è possibile, i risultati ottenuti dalla simulazione con i valori calcolati manualmente.

Per la simulazione con PSpice, nel file MSimEv_8\lib\Breakout.lib occorre inserire o modificare le due righe contenenti i parametri dei transistori MOS nel modo seguente:

.MODEL MbreakN NMOS LEVEL=1 VTO=0.5 KP=8e-5 .MODEL MbreakP PMOS LEVEL=1 VTO=-0.5 KP=4e-5

Nel disegno dello schema, utilizzare transistori MbreakN e MbreakP.

2 Prova scritta del 4 Febbraio 2003

2.1

Gli elementi del circuito in figura 2.1 hanno i seguenti valori: $V_0=3$ V, $I_0=7$ mA, $R_1=10$ k Ω , $R_2=1.8$ k Ω , $R_3=22$ k Ω , $R_4=18$ k Ω , $R_5=33$ k Ω . Calcolare la potenza per ciascuno dei due generatori.




Figura 9: Problema 2.1

Soluzione

Per il calcolo della potenza, non è corretto applicare il principio della sovrapposizione degli effetti.

Si può procedere in uno dei seguenti modi:

a. Si risolve il circuito scrivendo un sistema di equazioni. Ad esempio, scegliendo come incognite le correnti nei resistori, la tensione ai capi del generatore di corrente, e la corrente nel generatore di tensione, con i versi indicati nella figura 10, si ha il sistema:

$$\begin{cases} I_0 = I_1 + I_2 \\ I_2 = I_3 + I_4 \\ I_5 = I_5 + I_V \\ V_I + R_1 I_1 = 0 \\ R_1 I_1 - R_2 I_2 - R_3 I_3 = 0 \\ R_3 I_3 - R_4 I_4 - R_5 I_5 = 0 \\ R_5 I_5 - V_0 = 0 \end{cases}$$

Risolvendo il sistema di equazioni, si ricavano I_V e V_I . La potenza del generatore I_0 è:

$$P_{I_0} = V_I \cdot I_0$$




Figura 10: Versi delle correnti per il problema 2.1

mentre la potenza del generatore V_0 è:

$$P_{V_O} = V_0 \cdot I_V$$

b. Per calcolare la potenza del generatore I_0 , si può ricavare il circuito equivalente ai nodi X e Z e sostituirlo alla parte nel riquadro tratteggiato in figura 11; quindi si calcola la tensione ai capi del generatore I_0 .




Figura 11: Risoluzione del problema 2.1 con il metodo del generatore equivalente

Per calcolare la potenza del generatore V_0 , si procede in modo analogo ricavando il circuito equivalente ai nodi Y e Z e sostituendolo alla parte nel riquadro tratteggiato in figura 12; quindi si calcola la corrente nel generatore V_0 .




Figura 12: Risoluzione del problema 2.1 con il metodo del generatore equivalente

2.2

- A. Disegnare lo schema di un circuito integratore avente costante di tempo $\tau = 40~\mu s$, indicando i valori dei componenti utilizzati.
- B. Calcolare il guadagno, espresso in dB, per un se-

gnale di ingresso sinusoidale alla frequenza $f_1 = 1 \text{ kHz}$.

Soluzione




Figura 13: Integratore invertente

- A. Lo schema di un integratore invertente è illustrato nella figura 13. Per avere una costante di tempo $\tau = 40 \,\mu\text{s}$, si può scegliere $R = 10 \,\text{k}\Omega$ e $C = 4 \,\text{nF}$.
- B. Per calcolare il guadagno, ipotizziamo di avere un ingresso sinusoidale con ampiezza arbitraria V_A e frequenza $f_1 = 1$ kHz:

$$v_{\rm in}(t) = V_A \sin 2\pi f_1 t$$

L'uscita è:

$$v_{\text{out}}(t) = -\frac{1}{\tau} \int v_{\text{in}}(t)dt = \frac{1}{2\pi f_1 \tau} V_A \cos 2\pi f_1 t$$

e il guadagno G è il rapporto tra le ampiezze delle due sinusoidi:

$$G = \frac{\frac{1}{2\pi f_1 \tau} V_A}{V_A} = \frac{1}{2\pi f_1 \tau}$$

Il guadagno espresso in decibel è:

$$G_{\rm dB} = 20\log_{10}\left(\frac{1}{2\pi f_1 \tau}\right)$$

2.3

Nel circuito CMOS illustrato in figura 14, i transistori MOS hanno i seguenti: $V_{th,n}=-V_{th,p}=0.5$ V, $k_n'=80~\mu\text{A/V}^2$, $k_p'=40~\mu\text{A/V}^2$, e le dimensioni: $W_P=10~\mu\text{m}$ e $L_P=0.25~\mu\text{m}$ per i transistori PMOS; $W_N=5~\mu\text{m}$ e $L_N=0.25~\mu\text{m}$ per i transistori NMOS. La tensione di alimentazione è $V_{\text{DD}}=2.5$ V e la capacità di carico è $C_L=0.1$ pF.

- A. Ricavare la funzione logica svolta dal circuito.
- B. Ricavare l'andamento dell'uscita nel tempo, quando agli ingressi sono applicate le forme d'onda v_A e v_B illustrate nella figura 15, trascurando per semplicità l'effetto della capacità C_L .




Figura 14: Problemi 2.3 e 2.4




Figura 15: Forme d'onda in ingresso per i problemi 2.3 e 2.4

C. Calcolare la potenza dinamica dissipata quando agli ingressi sono applicate le forme d'onda v_A e v_B illustrate nella figura 15.

Soluzione

5

A. Il circuito è costituito da due stadi in cascata: il primo è una porta logica NOR con ingressi *A* e *B*, e uscita *X*; il secondo è un inverter con ingresso *X* e uscita *Y*. Quindi

$$Y = \overline{X} = \overline{\overline{A+B}} = A+B$$

- B. L'andamento dell'uscita nel tempo è illustrato nella figura 16. Il periodo dell'uscita è $T=300\,\mathrm{ns}$ (minimo comune multiplo tra i periodi dei due ingressi).
- C. Poiché in un periodo l'uscita cambia 4 volte, la potenza dinamica dissipata è:

$$P = 4 \cdot \frac{1}{2} C_L V_{DD}^2 \cdot \frac{1}{T}$$




Figura 16: Forma d'onda in uscita al circuito del problema 2.3

Simulare al calcolatore con SPICE il circuito del problema 2.3 quando agli ingressi sono applicate le forme d'onda v_A e v_B illustrate nella figura 15 e tenendo conto della capacità C_L , ricavando:

- A. l'andamento nel tempo della tensione di uscita;
- B. l'andamento nel tempo della corrente erogata dal generatore V_{DD} e della potenza istantanea dissipata dal circuito.

Confrontare, quando è possibile, i risultati ottenuti dalla simulazione con i valori calcolati manualmente.

Per la simulazione con PSpice, nel file MSimEv_8\lib\Breakout.lib occorre inserire o modificare le due righe contenenti i parametri dei transistori MOS nel modo seguente:

.MODEL MbreakN NMOS LEVEL=1 VTO=0.5 KP=8e-5 .MODEL MbreakP PMOS LEVEL=1 VTO=-0.5 KP=4e-5

Nel disegno dello schema, utilizzare transistori MbreakN e MbreakP.

3 Prova scritta del 24 Febbraio 2003

3.1

Gli elementi del circuito in figura 17 hanno i seguenti valori: $V_0 = 2.5$ V, $I_0 = 60 \mu A$, $R_1 = 15 k\Omega$, $R_2 = 15 k\Omega$, $R_3 = 22 k\Omega$, $R_4 = 18 k\Omega$, $R_5 = 18 k\Omega$. Il diodo D è in silicio e conduce quando la tensione ai suoi capi è $V_\gamma = 0.7$ V. Calcolare la corrente nel diodo D.

Soluzione

È possibile risolvere il problema in più modi diversi. In ogni caso, però, non è corretto applicare il principio di sovrapposizione degli effetti al circuito in figura 17, perché il diodo non è lineare.

 a. Un primo metodo consiste nel fare un'ipotesi sul funzionamento del diodo (acceso oppure spento); quindi si risolve il circuito utilizzando e infine si verifica la correttezza dell'ipotesi fatta.

Ad esempio: ipotizzando che il diodo sia acceso, allora la la tensione ai suoi capi è $V_D = V_{\gamma} = 0.7 \text{ V}$




Figura 17: Problema 3.1

(dai dati del problema). Usando questo valore insieme con il sistema di equazioni che descrive il sistema, è possibile risolvere il circuito. Al termine, occorre calcolare la corrente nel diodo I_D e verificare che il suo valore sia compatibile con l'ipotesi fatta, cioè in questo caso che risulti $I_D > 0$ (il diodo è acceso quando conduce corrente). Se la verifica ha esito positivo, allora la soluzione trovata è corretta. In caso contrario, occorre cambiare l'ipotesi e risolvere nuovamente il circuito.

Al contrario, se si ipotizza che il diodo sia spento, allora la corrente nel diodo è $I_D=0$ (trascurando la corrente inversa I_S , il cui valore numerico non viene dato, ma che solitamente è talmente piccola da poter essere ignorata); ovviamente per la validità di questa ipotesi dovrà risultare che la tensione ai capi del diodo è $V_D < V_{\gamma} = 0.7$ V. Si risolve il sistema di equazioni (con la condizione $I_D=0$) e si verifica l'ipotesi.

b. Un secondo metodo consiste nel togliere il diodo e calcolare il circuito equivalente di Thévenin ai terminali A e B in figura 18. Il circuito equivalente può essere calcolato con il metodo di sovrapposizione degli effetti, perché è lineare.




Figura 18: Soluzione del problema 3.1 con il metodo del generatore equivalente

L'uso del generatore equivalente di Thévenin al




Figura 19: Generatore equivalente di Thévenin applicato alla soluzione del problema 3.1

posto della parte di circuito in figura 18 porta al circuito di figura 19, che può essere risolto in modo semplice. Infatti, se la tensione $V_{\rm eq}$ risulta maggiore di V_{γ} , allora il diodo è acceso, con tensione $V_D = V_{\gamma}$ e corrente $I_D = \frac{V_{\rm eq} - V_{\gamma}}{R_{\rm eq}}$; invece, se risulta $V_{\rm eq} < V_{\gamma}$, allora il diodo è spento, la corrente I_D è nulla e la tensione ai capi del diodo è $V_D = V_{\rm eq}$.

3.2

- A. Disegnare lo schema di una porta logica AND a tre ingressi in tecnologia CMOS.
- B. Sapendo che la porta logica è alimentata con $V_{\rm DD}$ = 3.3 V, la capacità di carico è C_L = 0.5 pF, e ai tre ingressi A, B e C sono applicate le forme d'onda v_A , v_B e v_C illustrate in figura 20, calcolare la potenza dinamica dissipata.




Figura 20: Forme d'onda in ingresso per il problema 3.2

Soluzione

A. In tecnologia CMOS, la porta AND non è una porta elementare; può essere ottenuta mettendo in

cascata una porta NAND e una porta NOT, come illustrato in figura 21.




Figura 21: Porta AND a tre ingressi

B. Dalla figura 20, si nota che i segnali in ingresso hanno i seguenti periodi: $T_{\rm A}=10$ ns, $T_{\rm B}=20$ ns, $T_{\rm C}=40$ ns. Il periodo dell'uscita è $T_{\rm Y}={\rm mcm}(T_{\rm A},T_{\rm B},T_{\rm C})=40$ ns. Il segnale in uscita è illustrato nella figura 22. Per semplicità è stato trascurato l'effetto della capacità di carico.

Poiché in un periodo l'uscita Y cambia 2 volte, la potenza dinamica dissipata è:

$$P = 2 \cdot \frac{1}{2} C_L V_{DD}^2 \cdot \frac{1}{T_Y}$$



Figura 22: Forma d'onda in uscita alla porta AND

3.3

Un circuito integrato è alimentato da una batteria che fornisce una tensione $V_0=3$ V, tramite una resistenza R=12 Ω e un'induttanza L=10 nH, come illustrato nella figura 23. Il circuito assorbe una corrente i(t) che varia nel tempo tra 1 mA e 50 mA, nel modo indicato in figura 24. Determinare l'andamento nel tempo della tensione v_A .

Soluzione

Poiché il circuito della figura 23 ha una sola maglia, la




Figura 23: Problema 3.3




Figura 24: Andamento nel tempo della corrente per il cicuito del problema 3.3

corrente i(t) assorbita dal circuito integrato è anche la corrente nella resistenza R e nell'induttanza L. Di conseguenza, la caduta di tensione su R è $v_R = Ri(t)$, e la caduta di tensione su L è $v_L = L\frac{di(t)}{dt}$.

caduta di tensione su L è $v_L = L \frac{di(t)}{dt}$. La tensione v_A si calcola applicando la KVL, e si ottiene:

$$v_A(t) = V_0 - v_R(t) - v_L(t) = V_0 - Ri(t) - L\frac{di(t)}{dt}$$

L'andamento nel tempo delle tensioni v_R e v_L è illustrato nelle figure 25 e 26; da queste si ricava graficamente l'andamento nel tempo della tensione v_A .




Figura 25: Andamento nel tempo della tensione ai capi della resistenza *R*

3.4

Simulare al calcolatore con SPICE il circuito del problema 3.3, ricavando:




Figura 26: Andamento nel tempo della tensione ai capi dell'induttanza L

- A. l'andamento nel tempo della tensione v_A ;
- B. l'andamento nel tempo della potenza assorbita dal circuito integrato.

4 Prova scritta del 14 Aprile 2003

4.1

Gli elementi del circuito in figura 27 hanno i seguenti valori: $I_0=1$ mA, $V_0=4.5$ V, $R_1=15$ k Ω , $R_2=27$ k Ω , $R_3=27$ k Ω , $R_4=27$ k Ω , $R_5=22$ k Ω .

- A. Ricavare il circuito equivalente di Norton ai terminali A e B.
- B. Determinare il valore della resistenza di carico R_L che, inserita tra i terminali A e B, assorbe la massima potenza, e calcolare il valore della potenza dissipata dal carico.




Figura 27: Problema 4.1

Soluzione

A. Per ricavare il circuito equivalente di Norton, si può ricavare il circuito equivalente di Thévenin, da cui si ricava la corrente del generatore di Norton con la formula:

$$I_{
m eq} = rac{V_{
m eq}}{R_{
m eq}}$$

Per determinare la resistenza equivalente, si spengono i due generatori (figura 28). Risulta:

$$R_{\rm eq} = R_4//R_5$$

e le altre resistenze non contribuiscono perché R_1 è in serie ad un circuito aperto mentre R_2 e R_3 sono in parallelo ad un corto circuito.




Figura 28: Calcolo della resistenza equivalente per il problema 4.1

Per determinare la tensione equivalente di Thévenin si può applicare il principio di sovrapposizione degli effetti. Si vede che il generatore di corrente I_0 non dà contributo in uscita, perché la corrente si chiude sul generatore V_0 che ha resistenza interna nulla. L'unico contributo ai terminali A e B è dovuto a V_0 , e vale:

$$V_{\rm eq} = V_0 \frac{R_5}{R_4 + R_5}$$

B. La resistenza di carico che assorbe la massima potenza ha il valore $R_L = R_{eq}$, e la sua potenza vale:

$$P_L = R_L I_L^2$$

Poiché la corrente nella resistenza di carico è $I_L = \frac{1}{2}I_{eq}$, la potenza nel carico risulta:

$$P_L = \frac{1}{4} R_L I_{\rm eq}^2$$

4.2

I due circuiti illustrati in figura 29 vengono utilizzati per elaborare segnali digitali. Per entrambi, il bit '0' corrisponde alla tensione nulla, mentre il bit '1' corrisponde alla tensione $V_{CC} = 5$ V.


Nel circuito (a), i parametri del transistore bipolare Q_1 sono: in regione attiva $V_{BE}=0.7$ V, $\beta=250$; in saturazione $V_{BE}=0.7$ V, $V_{CE}=0.1$ V; mentre le resistenze hanno i valori: $R_B=1.5$ k Ω , $R_C=5$ k Ω .

Nel circuito (b), i transistori CMOS hanno i seguenti parametri: $V_{th,n} = -V_{th,p} = 1$ V, $k'_n = 40 \ \mu\text{A/V}^2$, $k'_p = 20 \ \mu\text{A/V}^2$, e le seguenti dimensioni: $W_n = 25 \ \mu\text{m}$, $W_p = 40 \ \mu\text{m}$, $L_n = L_p = 1 \ \mu\text{m}$.

In entrambi i circuiti, la capacità di carico è $C_L = 7$ pF.

Per ciascuno dei due circuiti, calcolare:

A. il punto di lavoro, la tensione di uscita e la potenza statica dissipata quando la tensione di ingresso è $v_{IN} = 0$;






Figura 29: Problema 4.2

- B. il punto di lavoro, la tensione di uscita e la potenza statica dissipata quando la tensione di ingresso è $v_{IN} = V_{CC}$;
- C. la potenza dinamica dissipata quando l'ingresso è un'onda quadra con ampiezza da 0 a V_{CC} e frequenza f=2.5 MHz.

Soluzione

A. Quando la tensione di ingresso è $v_{IN}=0$, nel circuito (a) il BJT è spento perché $V_{BE}<0.7$ V; di conseguenza tutte le correnti sono nulle, l'uscita è $v_{OUT}=V_{CC}$ e la potenza statica è nulla.

Nel circuito (b), il MOS M_1 è spento, mentre il MOS M_2 è acceso (in triodo); la corrente è nulla, l'uscita è $v_{OUT} = V_{CC}$ e la potenza statica è nulla.

B. Quando la tensione di ingresso è $v_{IN} = V_{CC}$, nel circuito (a) il BJT è in saturazione; l'uscita si porta alla tensione $v_{OUT} = V_{CE} = 0.1 \text{ V}$ e le correnti hanno i valori:

$$I_B = \frac{v_{IN} - V_{BE}}{R_B}$$

$$I_C = \frac{V_{CC} - V_{CE}}{R_C}$$

Calcolando i valori numerici, si nota che $\frac{I_C}{I_B} < \beta$, come accade sempre per un BJT in saturazione. La potenza statica dissipata si ottiene sommando la potenza dissipata dalle due resistenze: $P_{R_B} = R_B I_B^2$ e $P_{R_C} = R_C I_C^2$ e quella dissipata dal BJT: $P_{Q_1} = V_{BE}I_B + V_{CE}I_C$.

Nel circuito (b), il MOS M_2 è acceso (in triodo), mentre il MOS M_2 è spento; la corrente è nulla, l'uscita è $v_{OUT} = 0$ e la potenza statica è nulla.

C. Quando l'ingresso è un'onda quadra con ampiezza da 0 a V_{CC} e frequenza f=2.5 MHz, entrambi gli inverter dissipano una potenza dinamica $P=C_LV_{CC}^2f$.

4.3

Simulare al calcolatore con SPICE i circuiti del problema 4.2, ricavando:

- A. la caratteristica statica ingresso-uscita di ciascun inverter;
- B. l'andamento nel tempo della tensione di uscita e della potenza istantanea quando l'ingresso è un'onda quadra come nella parte C del problema 4.2.

Per la simulazione con PSpice, si consiglia di utilizzare il modello Qbreak per il transistore bipolare; mentre per i MOS si consiglia di utilizzare transistori MbreakN e MbreakP inserendo o modificando nel file MSimEv_8\lib\Breakout.lib le due righe contenenti i parametri dei MOS nel modo seguente:

.MODEL MbreakN NMOS LEVEL=1 VTO=1 KP=4e-5 .MODEL MbreakP PMOS LEVEL=1 VTO=-1 KP=2e-5

5 Prova scritta del 30 Giugno 2003

5.1

Gli elementi del circuito in figura 30 hanno i seguenti valori: $I_A=3$ mA, $I_C=2$ mA, $V_B=4.5$ V, $R_1=12$ k Ω , $R_2=18$ k Ω , $R_3=33$ k Ω , R_427 k Ω , $R_5=12$ k Ω . Calcolare il valore della potenza per la batteria V_B , specificando se si tratta di potenza erogata o assorbita.

Soluzione

Poiché non è richiesta la risoluzione di tutto il circuito, ma si vuole solo calcolare la potenza per la batteria V_B , può essere vantaggioso utilizzare il teorema del generatore equivalente, come illustrato nella figura 31: si toglie




Figura 30: Problema 5.1

il la batteria V_B , si ricava il generatore equivalente di Thèvenin tra i terminali A a B, si riposiziona la batteria V_B e si calcola la corrente.




Figura 31: Uso del generatore equivalente di Thévenin per la risoluzione del problema 5.1

La resistenza equivalente R_{eq} si ricava spegnendo i generatori di corrente (figura 32):

$$R_{\rm eq} = R_5 + (R_4//R_2)$$

 $(R_3 e R_1 sono in serie ad un circuito aperto).$




Figura 32: Calcolo della resistenza equivalente

Per calcolare la tensione $V_{\rm eq}$, si può applicare il principio di sovrapposizione degli effetti, calcolando separatemente il contributo di ciascuno dei due generatori di corrente I_A e I_C . Il contributo dovuto solamente a I_A (spegnendo I_C , come in figura 33) è:

$$V_{\rm eq}' = I_A \cdot (R_2//R_4)$$




Figura 33: Calcolo del contributo dovuto al generatore I_A




Figura 34: Calcolo del contributo dovuto al generatore I_C

Il contributo dovuto a a I_C (spegnendo I_A , come in figura 34) è nullo, in quanto la corrente I_C si chiude sulla maglia costituita dalla resistenza R_3 (le due resistenze R_2 e R_4 sono in parallelo fra di loro e in serie ad un circuito aperto). Quindi:

$$V_{\rm eq} = I_A \cdot (R_2//R_4)$$

Considerando ora il circuito ottenuto aggiungendo la batteria V_B al generatore di Thévenin, possiamo calcolare la corrente assorbita dalla batteria:

$$I_B = \frac{V_{\rm eq} - V_B}{R_{\rm eq}}$$

e la potenza:

$$P_B = V_B I_B$$

Se la potenza risulta negativa, allora è erogata; se invece è positiva, come accade con i valori numerici assegnati, allora la batteria sta assorbendo potenza, cioè si sta ricaricando.

5.2

Il circuito illustrato nella figura 35 è realizzato con un amplificatore operazionale ideale, due resistenze $R_1=1~\rm k\Omega~e~R_2=2.5~\rm k\Omega$, una capacità $C=12~\mu\rm F$, e un'induttanza $L=120~\mu\rm H$.

A. Si calcoli la tensione di uscita v_{OUT} in funzione della tensione di ingresso v_{IN} .

- B. Si ricavi l'andamento nel tempo della tensione in uscita $v_{\rm OUT}$ quando la tensione di ingresso è $v_{\rm IN} = V_0 \sin 2\pi f_0 t$, con $V_0 = 1$ V e $f_0 = 50$ kHz.
- C. Si calcoli il guadagno in tensione espresso in decibel, quando la tensione di ingresso v_{IN} è la stessa del punto precedente.




Figura 35: Problema 5.2

Soluzione

A. Poiché l'amplificatore operazionale è ideale e retroazionato negativamente, vale il principio di terra virtuale:

$$v^{+} = v^{-}$$

La tensione v^+ può essere ricavata immediatamente, osservando che la corrente nelle due resistenze R_1 e R_2 deve essere la stessa, dal momento che $i^+=0$ per effetto della resistenza di ingresso infinita dell'amplificatore operazionale. Dalla equazione

$$\frac{v_{\rm IN} - v^+}{R_1} = \frac{v^+}{R_2}$$

si ricava che

$$v^{+} = \frac{R_2}{R_1 + R_2} v_{\rm IN} = v^{-}$$

per effetto della terra virtuale.

A questo punto è possibile calcolare anche la corrente nel condensatore C, che deve essere uguale alla corrente nell'induttanza L, perché anche $i^-=0$. Risulta:

$$C\frac{dv^{-}}{dt} = \frac{1}{L} \int (v_{\text{OUT}} - v^{-}) dt$$

che, derivata rispetto a t ed esplicitata rispetto a v_{OUT} , dà:

$$v_{\text{OUT}} = v^- + LC \frac{d^2 v^-}{dt^2}$$

Sostituendo il valore di v^- ricavato in precedenza, si ha:

$$v_{\text{OUT}} = \frac{R_2}{R_1 + R_2} \left(v_{\text{IN}} + LC \frac{d^2 v_{\text{IN}}}{dt^2} \right)$$

B. Se l'ingresso è $v_{\rm IN} = V_0 \sin 2\pi f_0 t$, la sua derivata prima è

$$\frac{dv_{\rm IN}}{dt} = 2\pi f_0 V_0 \cos 2\pi f_0 t$$

e la sua derivata seconda è

$$\frac{d^2v_{\rm IN}}{dt^2} = -(2\pi f_0)^2 V_0 \sin 2\pi f_0 t$$

Quindi

$$v_{\text{OUT}} = \frac{R_2}{R_1 + R_2} \left(1 - (2\pi f_0)^2 LC \right) V_0 \sin 2\pi f_0 t$$

C. Alla frequenza f_0 , l'ampiezza della sinusoide di uscita è $\frac{R_2}{R_1+R_2}\left(1-(2\pi f_0)^2LC\right)V_0$. Il guadagno è dato dal rapporto delle ampiezze:

$$G = \frac{\frac{R_2}{R_1 + R_2} \left(1 - (2\pi f_0)^2 LC \right) V_0}{V_0}$$
$$= \frac{R_2}{R_1 + R_2} \left(1 - (2\pi f_0)^2 LC \right)$$

Per esprimere il guadagno in decibel, osserviamo che il guadagno calcolato è il rapporto tra due tensioni; quindi

$$G_{\text{dB}} = 20\log_{10} \left| \frac{R_2}{R_1 + R_2} \left(1 - (2\pi f_0)^2 LC \right) \right|$$

5.3

Nel circuito CMOS illustrato nella figura 36, i transistori MOS hanno i seguenti parametri: $V_{th,n} = -V_{th,p} = 1$ V, $k'_n = 40 \ \mu\text{A/V}^2$, $k'_p = 20 \ \mu\text{A/V}^2$, e le dimensioni sono: $W_P = 25 \ \mu\text{m}$ e $L_P = 1 \ \mu\text{m}$ per tutti i transistori PMOS; $W_N = 7.5 \ \mu\text{m}$ e $L_N = 1 \ \mu\text{m}$ per tutti i transistori NMOS. La tensione di alimentazione è $V_{\text{DD}} = 5$ V. Ricavare la funzione logica svolta dal circuito, esprimendola come funzione booleana oppure come tabella della verità.

Soluzione

Ricordando che i transistori NMOS sono accesi quando al gate è applicata una tensione alta ('1' logico), mentre i transistori PMOS sono accesi quando al gate è applicata una tensione bassa ('0' logico), la situazione per ciascuna delle possibili combinazioni di ingresso è illustrata nella tabella 1. Il pull-down (PD) è acceso quando almeno uno dei tre rami in parallelo tra *Y* e terra è acceso, portando l'uscita a 0; il pull-up (PU) è acceso quando sono contemporaneamente accesi M₅, M₆ e almeno uno dei due transistori M₇ e M₈, portando l'uscita a 1.




Figura 36: Problema 5.3

Leggendo le prime quattro colonne (ingressi) e l'ultima (uscita), si ha la tabella della verità.

Si osservi che i parametri dei transistori sono ininfluenti ai fini del comportamento *statico* della porta logica; sarebbero invece necessari per il calcolo di parametri dinamici come la corrente o la potenza dinamica dissipata.

5.4

Simulare al calcolatore con SPICE il circuito del problema 5.2, ricavando:

- A. l'andamento nel tempo della tensione di uscita quando l'ingresso ha l'andamento descritto nella parte B del problema 5.2;
- B. la risposta in frequenza, con il guadagno espresso in decibel.

Per simulare con PSpice l'amplificatore operazionale, si consiglia di utilizzare un generatore di tensione controllato in tensione con guadagno *E* sufficientemente elevato.

6 Prova scritta del 21 Luglio 2003

6.1

Gli elementi del circuito in figura 37 hanno i seguenti valori: $I_A=3$ mA, $I_B=0.5$ mA, $R_1=15$ k Ω , $R_2=22$ k Ω , $R_3=10$ k Ω , $R_4=27$ k Ω , $R_5=33$ k Ω .

Tabella 1:	Funzionamento	della porta	logica i	in figura 36

A	В	С	D	M_1	M_2	M ₃	M_4	M_5	M_6	M ₇	M_8	PD	PU	Y
0	0	0	0	off	off	off	off	on	on	on	on	off	on	1
0	0	0	1	off	off	on	off	on	off	on	on	on	off	0
0	0	1	0	off	on	off	off	off	on	on	on	on	off	0
0	0	1	1	off	on	on	off	off	off	on	on	on	off	0
0	1	0	0	on	off	off	off	on	on	on	off	off	on	1
0	1	0	1	on	off	on	off	on	off	on	off	on	off	0
0	1	1	0	on	on	off	off	off	on	on	off	on	off	0
0	1	1	1	on	on	on	off	off	off	on	off	on	off	0
1	0	0	0	off	off	off	on	on	on	off	on	off	on	1
1	0	0	1	off	off	on	on	on	off	off	on	on	off	0
1	0	1	0	off	on	off	on	off	on	off	on	on	off	0
1	0	1	1	off	on	on	on	off	off	off	on	on	off	0
1	1	0	0	on	off	off	on	on	on	off	off	on	off	0
1	1	0	1	on	off	on	on	on	off	off	off	on	off	0
1	1	1	0	on	on	off	on	off	on	off	off	on	off	0
1	1	1	1	on	on	on	on	off	off	off	off	on	off	0

13

- A. Ricavare il circuito equivalente di Thévenin ai terminali A e B.
- B. Determinare il valore della resistenza di carico R_L che, inserita tra i terminali A e B, assorbe la massima potenza, e calcolarne la potenza dissipata.

Soluzione

A. La resistenza equivalente si calcola spegnendo i generatori, come illustrato nella figura 38, e vale:

$$R_{\rm eq} = R_5 / / (R_3 + R_2)$$

Le resistenze R_1 e R_4 sono ininfluenti, perché sono in serie ad un circuito aperto.

La tensione del generatore equivalente si può calcolare con il principio di sovrapposizione degli effetti.




Figura 37: Problema 6.1




Figura 38: Calcolo della resistenza equivalente

Il contributo dovuto al generatore I_A (figura 39) è:

$$V'_{AB} = I_A \cdot (R_5 / / (R_3 + R_2)) = I_A \cdot \frac{R_5 \cdot (R_3 + R_2)}{R_5 + R_3 + R_2}$$

Il contributo dovuto al genratore I_B (figura 40) è:

$$V_{\rm AB}'' = -R_5 \cdot I_B \frac{R_3}{R_3 + R_2 + R_5}$$

Sommando i risultati, la tensione del generatore di Thévenin è:

$$V_{\text{eq}} = V'_{\text{AB}} + V''_{\text{AB}} = R_5 \cdot \frac{I_A \cdot (R_3 + R_2) - I_B \cdot R_3}{R_5 + R_3 + R_2}$$

B. La potenza assorbita dal carico è massima per $R_L = R_{eq}$, e vale

$$P_{L} = rac{V_{L}^{2}}{R_{L}} = rac{\left(rac{V_{
m eq}}{2}
ight)^{2}}{R_{L}} = rac{V_{
m eq}^{2}}{4R_{L}}$$




Figura 39: Calcolo del contributo dovuto al generatore I_{A}




Figura 40: Calcolo del contributo dovuto al generatore I_B

Il circuito illustrato in figura 41 è realizzato con un amplificatore operazionale ideale, due resistenze $R_1=0.5$ k Ω e $R_2=8$ k Ω , e una capacità C=100 nF.

- A. Si calcoli la tensione di uscita v_{OUT} in funzione della tensione di ingresso v_{IN} .
- B. Si ricavi l'andamento nel tempo della tensione in uscita $v_{\rm OUT}$ quando la tensione di ingresso è $v_{\rm IN}=V_0\cos2\pi f_0t$, con $V_0=10$ mV e $f_0=80$ kHz.
- C. Si calcoli il guadagno in tensione espresso in decibel, quando la tensione di ingresso $v_{\rm IN}$ è la stessa del punto precedente.




Figura 41: Problemi 6.2 e 6.4

Soluzione

A. Poiché l'amplificatore è retroazionato negativamente, vale il principio di terra virtuale, e risulta:

$$v^- = v^+ = v_{IN}$$

Applicando la KCL all'ingresso invertente, e ricordando che $i^-=0$ perché l'amplificatore operazionale ideale non assorbe corrente agli ingressi, si ha:

$$\frac{v_{\text{OUT}} - v_{\text{IN}}}{R_2} = \frac{v_{\text{IN}}}{R_1} + C\frac{dv_{\text{IN}}}{dt}$$

da cui, risolvendo rispetto a v_{OUT} , si ottiene l'espressione richesta:

$$v_{\text{OUT}} = \left(1 + \frac{R_2}{R_1}\right) v_{\text{IN}} + R_2 C \frac{dv_{\text{IN}}}{dt}$$

B. Quando la tensione di ingresso è $v_{\text{IN}} = V_0 \cos 2\pi f_0 t$, la sua derivata è:

$$\frac{dv_{\rm IN}}{dt} = -2\pi f_0 V_0 \sin 2\pi f_0 t$$

L'uscita è:

$$v_{\text{OUT}} = \left(1 + \frac{R_2}{R_1}\right) V_0 \cos 2\pi f_0 t - 2\pi f_0 R_2 C V_0 \sin 2\pi f_0 t$$

C. Per calcolare il guadagno in tensione, occorre determinare l'ampiezza della sinusoide di uscita. Ricordando che

$$a\cos\vartheta + b\sin\vartheta = c\sin(\vartheta + \varphi)$$

con

$$c = \sqrt{a^2 + b^2}$$

e

$$\varphi = \arctan \frac{b}{a}$$

è possibile ricavare l'ampiezza della sinusoide di uscita, data da:

$$V_{
m OUT} = V_0 \cdot \sqrt{\left(1 + \frac{R_2}{R_1}\right)^2 + (2\pi f_0 R_2 C)^2}$$

Il guadagno è:

$$G = rac{V_{
m OUT}}{V_0} = \sqrt{\left(1 + rac{R_2}{R_1}
ight)^2 + (2\pi f_0 R_2 C)^2}$$

oppure, espresso in decibel:

$$G_{\text{dB}} = 20\log_{10} \sqrt{\left(1 + \frac{R_2}{R_1}\right)^2 + (2\pi f_0 R_2 C)^2}$$
$$= 10\log_{10} \left(\left(1 + \frac{R_2}{R_1}\right)^2 + (2\pi f_0 R_2 C)^2\right)$$

- A. Disegnare lo schema di una porta logica OR a tre ingressi in tecnologia CMOS.
- B. Sapendo che la porta logica è alimentata con $V_{\rm DD}$ = 2.5 V, la capacità di carico è C_L = 0.5 pF, e ai tre ingressi A, B e C sono applicate le forme d'onda v_A , v_B e v_C illustrate nella figura 42, calcolare la potenza dinamica dissipata.




Figura 42: Forme d'onda in ingresso per il problema 6.3

Soluzione

A. La porta OR a tre ingressi può essere realizzata mettendo in cascata un NOR a tre ingressi e un inverter, come illustrato in figura 43.




Figura 43: OR a tre ingressi

B. Quando ai tre ingressi A, B e C sono applicate le forme d'onda v_A , v_B e v_C della figura 42, il segnale di uscita ha l'andamento illustrato nella figura 44 (trascurando, per semplicità, i ritardi dovuti ai transistori e alla capacità di carico).




Figura 44: Forma d'onda in uscita per il problema 6.3

Per il calcolo della potenza dinamica dissipata, occorre osservare che il periodo dell'uscita è $T_Y = 60$ ns (minimo comune multiplo tra i periodi dei tre segnali di ingresso), e che in un periodo l'uscita cambia valore 4 volte. Di conseguenza, la potenza dinamica dissipata è

$$P = 4 \cdot \frac{1}{2} C_L V_{\rm DD}^2 \frac{1}{T_V}$$

6.4

Simulare al calcolatore con SPICE il circuito del problema 6.2, ricavando:

- A. l'andamento nel tempo della tensione di uscita quando l'ingresso ha l'andamento descritto nella parte B del problema 6.2;
- B. la risposta in frequenza, con il guadagno espresso in decibel.

Per simulare con PSpice l'amplificatore operazionale, si consiglia di utilizzare un generatore di tensione controllato in tensione con guadagno E sufficientemente elevato.

Soluzione

Il circuito disegnato con l'editor di PSpice è illustrato in figura 45.

Per l'amplificatore di tensione E1 è stato impostato un guadagno $E=100\,000$. È stato scelto questo valore, perché è molto maggiore del guadagno calcolato nella parte C del problema 6.2. In questo modo non vengono introdotte non idealità dovute al guadagno finito, almeno fino a frequenze dell'ordine di qualche centinaio di megahertz.

Il generatore V1 è di tipo VSIN, ed ha i seguenti valori dei parametri: DC = 0 (per il punto di lavoro), AC = 1 (per l'analisi in frequenza), VOFF = 0, VAMPL = 10 mV, FREQ = 80 kHz, TD = 0, DF = 0, PHASE = 90 (per l'analisi nel dominio del tempo). Si noti che la fase è in gradi, e che occorre impostare una fase $\phi = 90^{\circ}$ per avere la funzione coseno.




Figura 45: Schema del circuito disegnato con l'editor di PSpice

A. L'analisi nel tempo viene effettuata selezionando "Transient" nel menu "Analysis Setup". Il parametro "Final Time" è stato impostato a 20 μs. La figura 46 mostra il risultato della simulazione.




Figura 46: Segnali in ingresso e in uscita al circuito del problema 6.4

B. La risposta in frequenza può essere ottenuta attraverso un'analisi in frequenza, selezionando "AC Sweep" nel menu "Analysis Setup". Impostando un intervallo di frequenza da 10 Hz a 1 MHz, in scala logaritmica con 101 punti per decade, si possono avere i grafici illustati in figura 47, che raffigurano il modulo del guadagno in decibel e la fase in gradi.

7 Prova scritta dell'8 Settembre 2003

7.1

Nel circuito CMOS illustrato in figura 7, i transistori MOS hanno i seguenti: $V_{th,n} = -V_{th,p} = 0.35 \text{ V}, k_n' = 90 \,\mu\text{A/V}^2, k_p' = 45 \,\mu\text{A/V}^2$, e le dimensioni: $W_P = 15 \,\mu\text{m}$




Figura 47: Risposta in frequenza del circuito del problema 6.4

e $L_P=0.18~\mu m$ per il transistore PMOS; $W_N=7.5~\mu m$ e $L_N=0.18~\mu m$ per il transistore NMOS. La tensione di alimentazione è $V_{\rm DD}=1.8~{\rm V}$ e la capacità di carico è $C_L=0.25~{\rm pF}$.

- A. Disegnare (qualitativamente) la caratteristica statica ingresso-uscita dell'inverter.
- B. Calcolare per quale valore della tensione di ingresso v_{IN} la tensione di uscita assume il valore $v_{OUT} = v_{IN}$.
- C. Calcolare la potenza dinamica dissipata quando il segnale di ingresso v_{IN} è un'onda quadra con ampiezza da 0 a V_{DD} e frequenza f=4 MHz.

Soluzione

Questo problema si risolve come il problema 1.3.

Per la parte B, si osservi che per avere $v_{OUT} = v_{IN}$ deve essere $v_{GD} = 0$ per entrambi i transistori MOS; di conseguenza, entrambi i MOS devono essere in regione attiva.

7.2

Gli elementi del circuito in figura 48 hanno i seguenti valori: $V_0=3$ V, $I_0=3$ mA, $R_1=10$ k Ω , $R_2=33$ k Ω , $R_3=12$ k Ω , $R_4=15$ k Ω , $R_5=8$ k Ω . Il diodo D è in silicio e conduce quando la tensione ai suoi capi è $V_{\gamma}=0.7$ V. Calcolare la corrente nel diodo D.

Soluzione

La soluzione si trova in maniera analoga a quella del problema 3.1.




Figura 48: Problema 7.2

Il circuito illustrato in figura 49 è realizzato con un amplificatore operazionale ideale, due resistenze $R_1=1~{\rm k}\Omega$ e $R_2=5~{\rm k}\Omega$,e una capacità $C=8.2~{\rm nF}$.

- A. Si calcoli la tensione di uscita v_{OUT} in funzione della tensione di ingresso v_{IN} .
- B. Si ricavi l'andamento nel tempo della tensione in uscita v_{OUT} quando la tensione di ingresso è $v_{\text{IN}} = V_0 \sin 2\pi f_0 t$, con $V_0 = 1$ V e $f_0 = 30$ kHz.
- C. Si calcoli il guadagno in tensione espresso in decibel, quando la tensione di ingresso v_{IN} è la stessa del punto precedente.




Figura 49: Problema 7.3

Soluzione

A. Il circuito contiene un amplificatore operazionale retroazionato negativamente; quindi $v^- = v^+ = 0$. Consideriamo le correnti con i versi indicati nella figura 50. Dalla KCL applicata al nodo A, si ricava:

$$i_{\rm C} + i_{\rm R1} = i_{\rm R2}$$

poiché $i^- = 0$.

Di conseguenza,

$$C\frac{dv_{\rm IN}}{dt} + \frac{v_{\rm IN}}{R_1} = -\frac{v_{\rm OUT}}{R_2}$$




Figura 50: Versi delle correnti per il problema 7.3

da cui si ricava:

$$v_{\text{OUT}} = -\frac{R_2}{R_1} v_{\text{IN}} - R_2 C \frac{dv_{\text{IN}}}{dt}$$

B+C. Le parti B. e C. si risolvono in modo analogo al problema 6.2.

7.4

Simulare al calcolatore con SPICE il circuito del problema 7.3, ricavando:

- A. l'andamento nel tempo della tensione di uscita quando l'ingresso ha l'andamento descritto nella parte B del problema 7.3;
- B. la risposta in frequenza, con il guadagno espresso in decibel.

Per simulare con PSpice l'amplificatore operazionale, si consiglia di utilizzare un generatore di tensione controllato in tensione con guadagno E sufficientemente elevato.

8 Prova scritta del 3 Novembre 2003

8.1

Gli elementi del circuito in figura 51 hanno i seguenti valori: $V_0=4.5~{\rm V}, I_0=2.5~{\rm mA}, R_1=22~{\rm k}\Omega, R_2=27~{\rm k}\Omega, R_3=18~{\rm k}\Omega, R_4=12~{\rm k}\Omega.$




Figura 51: Problema 8.1

- A. Ricavare il circuito equivalente di Norton ai terminali A e B.
- B. Determinare il valore della resistenza di carico R_L che, inserita tra i terminali A e B, assorbe la massima potenza, e calcolarne la potenza dissipata.

- A. Disegnare lo schema di un circuito derivatore avente costante di tempo $\tau=20~\mu s$, indicando i valori dei componenti utilizzati.
- B. Calcolare il guadagno, espresso in dB, per un segnale di ingresso sinusoidale alla frequenza $f_1 = 2 \text{ kHz}$.

Nel circuito illustrato in figura 52, il transistore NMOS ha i seguenti parametri: $V_{th}=0.8$ V, $k_n'=40~\mu\text{A/V}^2$, $W=125~\mu\text{m}$, e $L=1~\mu\text{m}$; la resistenza ha il valore $R=10~\text{k}\Omega$, e la tensione di alimentazione è $V_{DD}=5$ V. Calcolare il punto di lavoro e la potenza statica dissipata quando $v_{\text{IN}}=1$ V.




Figura 52: Problema 8.3

8.4

Simulare al calcolatore con SPICE il circuito del problema 8.3, ricavando la caratteristica ingresso-uscita del circuito.

Per la simulazione con PSpice, nel file MSimEv_8\lib\Breakout.lib occorre inserire o modificare la riga contenente i parametri del transistore NMOS nel modo seguente:

.MODEL MbreakN NMOS LEVEL=1 VTO=0.8 KP=4e-5

Nel disegno dello schema, utilizzare un transistore MbreakN.

* * *