
PROVA SCRITTA DI FONDAMENTI DI ELETTRONICA A 16 GIUGNO 2005

1) Nel circuito in figura, il transistore e i diodi possono essere descritti da un modello "a soglia", con V_{γ} =0.75 V e $V_{CE,sat}$ =0.2V. Si determini la caratteristica statica di trasferimento $V_u(V_i)$, per $0 < V_i < V_{cc}$, specificando, per ogni tratto, la regione di funzionamento dei componenti attivi.

$$V_{cc} = 5 \text{ V}, \ \beta_F = 100, \ R_1 = 4 \text{ k}\Omega, \ R_2 = 0.1 \text{ k}\Omega, \ R_3 = 1 \text{ k}\Omega.$$



2) *y,a,b,c,d* siano variabili logiche rappresentate in logica positiva (facendo corrispondere al valore logico "1" una tensione "alta" e al valore "0" una tensione "bassa").

Si progetti un circuito FCMOS capace di realizzare la funzione logica:

$$y = a \cdot b \cdot (c+d)$$


Tutti i transistori nMOS utilizzati siano caratterizzati dagli stessi parametri β_n e V_{Tn} ; tutti i transistori pMOS utilizzati siano caratterizzati dagli stessi parametri β_p e V_{Tp} , con V_{Tn} = - V_{Tp} = V_T . Si determino i valori di β_n e β_p tali da rendere entrambi i tempi di propagazione $t_{p,HL}$ e $t_{p,LH}$, ciascuno valutato nel proprio caso peggiore, pari a 150 ps. Si ipotizzi,a tale scopo, che la capacità vista dal nodo di uscita della rete sia pari a 10 fF.


$$V_{dd} = 3.5 \text{ V}, V_T = 0.5 \text{ V}.$$

3) Nel circuito in figura, i transistori MOS sono caratterizzati dalla tensione di soglia $V_{Tn}{=}|V_{Tp}|{=}V_T$ e dai coefficienti $\beta_1{=}\beta_2{=}\beta_3{=}\beta_5{=}\beta_n$ e $\beta_4{=}\beta_6{=}\beta_p$. Descrivere la funzione logica del circuito. Il segnale di Clock abbia frequenza di 100 MHz, mentre i segnali V_a e V_b abbiano l'andamento descritto nella figura sottostante.


Si determini il valore di Vu all'istante immediatamente precedente t=10 ns. A questo scopo, è lecito considerare, a questo punto, esaurito ogni transitorio.


$$V_{dd} = 3.5 \text{ V}, V_T = 0.4 \text{ V}, C_L = 5 \text{ fF}, C_x = 3 \text{ fF}, \beta_n = 0.1 \text{ ma/V}^2, \beta_p = 0.25 \text{ ma/V}^2.$$





- Indicare su ciascun foglio nome, cognome, data e numero di matricola
- · Non usare penne o matite rosse
- L'elaborato deve essere contenuto in un unico foglio (4 facciate) protocollo





```
16/6/05 - Es. 3
 - è una jorta AND in logica DOHINO.
 CLOCK = 0 (t < 5ms)
 HAON, HI OFF VCL = VDD
 CLOCK = 1 (t) 5ms)
 114 OF, HI ON
 initialmente. Val > H3 OFF -> Va = VDD (alla innjecteura)
               Vp9 -> H2 ON -> V2 = 0
 foi!
           Val > H3 ON } -> RidistributionE Di CARICA
Vb J -> H2 OFF } -> RidistributionE Di CARICA
                      a line transitorio:
  V_{\alpha} \rightarrow \frac{1}{2} c_{L}
V_{\alpha L}^{+} = V_{\alpha L} \frac{c_{L}}{c_{L}} = 2.187 V
V_{\alpha D}
V_{\alpha D}
V_{\alpha D}
V_{\alpha D}
Vu e l'uscita di un inversitore CHOS che ha in ingresso Vet
 VCL < YDO - VT -> MG ON (HP:SAT)
 VCL > VT -> M5 ON (HP:LIN)
 IDS = IDS -> B ( Vct - VT) Vn - Vn = = = = ( VDD - Vet - VT) ->
→ Vu = (0.732 V
2.84 V mo (V. soll)
Verifice:
```

M5 LIN: $V_{655} > V_{055} + V_{T} \rightarrow 2.187 > 0.732 + 0.4$ OK M6 SAT: $V_{566} < V_{506} + V_{T} \rightarrow 3.5 - 2.187 < 3.5 - 0.732 + 0.4$ OK

HELIN' VGS5 >VDS5 +V7 -> 2.187 > 2.84+0.4 NO!