
PROVA SCRITTA DI FONDAMENTI DI ELETTRONICA A 15 GENNAIO 2009

1) Nel circuito in figura, i transistori MOS sono caratterizzati dalle tensioni di soglia $|V_{T1}|=V_{T2}=V_{T4},\ V_{T3},\ e$ dai coefficienti $\beta_1,\ \beta_2,\ \beta_3 \in \beta_4.$

Si dimensioni l'invertitore in ingresso (M1-M2) in modo tale che:

- a) La sua tensione di soglia logica V_{LT inverter}=Vi=Vx sia pari a Vdd/2;
- b) La potenza statica dissipata dall'invertitore in ingresso in corrispondenza di V_{LT_inverter}=Vi=Vx sia pari a 1.6 mW.



Il segnale d'ingresso Vi, che pilota i transistori M1, M2, M4, abbia il seguente andamento:


t<0: $V_i = Vdd$ t>0: $V_i = 0$


Si dimensioni il transistore M3 affinché il ritardo di propagazione t_{pLH} di Vu, definito come il tempo che il segnale d'uscita Vu impiega per compiere il 50% della transizione totale a partire dal valore iniziale, sia pari a 5 ns. A tale fine si ipotizzi una transizione istantanea della tensione Vx.

Si dimensioni infine il transistore M4 in modo tale che in corrispondenza della soglia logica del circuito $V_{LT}=Vi=Vu$ la corrente i_{12} sull'invertitore in ingresso (M1-M2) e quella i_{34} sui transistori M3-M4 siano tra loro uguali.

$$V_{dd} = 3.5 \text{ V}, |V_{T1}| = V_{T2} = V_{T4} = 0.6 \text{ V}, V_{T3} = 0.1 \text{ V}, C = 1 \text{ pF}$$

2) Nel circuito in figura, i transistori MOS sono caratterizzati dalle tensioni di soglia V_{Tn} e V_{Tp} e dai coefficienti β_n e β_p . I segnali di ingresso V_b e V_b abbiano l'andamento mostrato in figura. Si determini l'andamento del segnale V_u , calcolandone in particolare il valore al termine di ciascun transitorio.





$$V_{dd} = 3.3 \text{ V}, V_{Tn} = -V_{Tp} = 0.4 \text{ V}, \beta_n = 1 \text{ mA/V}^2, \beta_p = 0.4 \text{ mA/V}^2, C=200 \text{ fF}$$

Esame di ELETTRONICA AB (mod. B): svolgere l'esercizio 1 (tempo disponibile 1h 15m). Esame di ELETTRONICA DEI SISTEMI DIGITALI A: l'esercizio 2 (tempo disponibile 1h 15m). Esame di FONDAMENTI DI ELETTRONICA A: svolgere gli esercizi 1 e 2 (tempo disponibile 2h).

- Indicare su ciascun foglio nome, cognome, data e numero di matricola
- Non usare penne o matite rosse

Calcolo dei coefficienti β_1 e β_2 .

Alla soglia logica, per vi=vx=v _{LT_inverter}	$idp1sat = \beta_1/2*(vdd/2- V_{T1})^2$
=vdd/2, M1 ed M2 sono sat, e con	Pdiss=vdd*idp1sat
$ V_{T1} =V_{T2}$, si ha pure $\beta_1=\beta_2$.	Risolvendo si ricava che $\beta_1=\beta_2=0.7$ mA/V ² .

Dimensionamento di M3.

- 1) t<0, vi=Vdd, allora M1 off, M2 on e lin con vx=0 (poiché $id_{M2}=0$), M3 off, M4 on e lin (poiché $id_{M4}=0$, ma vi=vdd, allora vu=0 V).
- 2) Per t=0+ vi=0 allora, M2 off , M4 off, M1 on, e supponendo istantanea la commutazione di vx, vx(0+)=vdd . vu(0+)=vu(0-)=0V, allora M3 è on (sse vx-vu> v_{T3}, sse vdd-vu> v_{T3}, sse vu<3.5-0.1V=3.4V), e sat sse vx-vu<vdd-vu+|v_{T1}| sse 0<|v_{T1}|, essendo vx=vdd. Quindi finché on M3 è saturo.
- 3) Per t -> ∞ , vi=0, quindi M1 on e lin, M2 e M4 off, M3 sulla soglia, con vu=3.4V.

Il tp_{LH} è il tempo che il segnale d'uscita impiega per compiere il 50% della transizione totale : vu(0+)=0 V, $vu(\infty)=(vdd-v_{T3})=3.4$, quindi $\Delta vu/2=1.7$ V. Si noti che durante tutto il transitorio della vu, M3 rimane sat.

idn3sat= $\beta_3/2*(vdd-vu-v_{T3})^2$ C*dvu/dt= idn3sat	$tplh = 5 ns = \int_0^{(vdd-vt3)/2} \frac{C}{idn3sat} dvu$
	Da cui si ricava che β_3 = 0.12 mA/V ²

Dimensionamento di M4.

Alla soglia logica del circuito, vi=vu=v_{LT}.

- i) $vi= v_{LT}$ non può essere > vdd- $|V_{T1}|$ perchè M1 sarebbe off, M2 on e lin con vx=0, M4 on e lin e M3 off con vu=0 che sarebbe diversa da v_{LT} ;
- ii) v_{LT} non può essere v_{T2} , poiché M2 e M4 sarebbero off, M1 on, v_{T2} on sulla soglia con v_{T3} che è diverso da v_{LT} .
- iii) Quindi vi= v_{LT} sarà un valore compreso tra $V_{T2} < v_{LT} < vdd-|V_{T1}|$. Quindi M1 e M2 devono essere entrambi ON, allora $i_{12} \neq 0$ e così anche i_{34} che per hp è $i_{12} = i_{34}$: allora vx dovrà avere un valore tale da accendere M3.
- Se M4 è on, M4 è per forza sat, poiché vi < vu $+V_{T4}$ è sempre verificata , essendo vi=vu= v_{LT} .
- M3 deve essere on, quindi deve essere vx-vu> v_{T3} , ovvero vx> v_{LT} + v_{T3} ; M3 sarà sat sse vx-vu<vdd-vu+ v_{T3} , sse vx<vdd+ v_{T3} , quindi sempre quando on.
- M2 sarà on, e sat quando $v_{LT} < vx + v_{T2}$, sse $vx > v_{LT} v_{T2}$. Ma la condizione di accensione di M3 richiede che $vx > v_{LT} + v_{T3} = v_{LT} + 0.1$, che soddisfa anche la condizione di saturazione di M2.

M2 e M4 sono entrambi sat.	ma essendo
$idn2sat=\beta_2/2*(v_{LT}-v_{T2})^2=i_{12}$ $idn4sat=\beta_4/2*(v_{LT}-v_{T4})^2=i_{34}$	$i_{12}=i_{34}=idn4sat=idn2sat$ e $v_{T4}=v_{T2}$ deve essere $\beta_{4=}\beta_{2=}0.7mA/V^2$
Nam Sat P4/2 (VL1 V14) -134	P4=P2=011 III 2 1

La rete di pull-up è costituita dalla serie dei pMOS M3 e M4 e si attiva quindi quando entrambi gli ingressi V_a e V_b sono al valore basso. La rete di pull-down, costituita dalla serie fra gli nMOS M1 e M2 si attiva quando entrambi gli ingressi sono al valore alto. Nel caso che uno degli ingressi sia alto e l'altro basso, sono interdette sia la rete di pull-up che la rete di pull-down e l'uscita si porta in condizioni di alta impedenza, mantenendo dinamicamente il valore precedente. L'andamento del segnale di uscita nella successione di intervalli di tempo è riportato nel seguito.

- 1) $t \in [0,0.5 \text{ ns}]: V_a = 0, V_b = 0 \rightarrow \text{pull-up attivo} \rightarrow V_u = V_{dd}$
- 2) $t \in [0.5 \text{ ns}, 1 \text{ ns}]: V_a = V_{dd}, V_b = 0 \rightarrow \text{alta impedenza} \rightarrow V_u = V_{dd}$
- 3) $t \in [1 \text{ ns}, 1.1 \text{ ns}]: V_a = 0, V_b = 0 \rightarrow \text{pull-up attivo} \rightarrow V_u = V_{dd}$
- 4) $t \in [1.1 \text{ ns}, 1.5 \text{ ns}]: V_a = 0, V_b = V_{dd} \rightarrow \text{alta impedenza} \rightarrow V_u = V_{dd}$
- 5) $t \in [1.5 \ ns, 1.6 \ ns]: V_a = V_{dd}, V_b = V_{dd} \rightarrow \text{pull-down attivo} \rightarrow \text{transitorio di discesa di } V_u: \text{il pull-down equivale a un transistore nMOS con } \beta_{eq} = \frac{\beta_n}{2}, \text{ attraverso il quale si scarica il condensatore C. Per } V_{dd} \geq V_u \geq V_{dd} V_T \text{ il transistore è saturo, e si ha:}$

Integrando:

$$\int_{1.5 \text{ns}}^{t_{sat}} dt = -\int_{V_{dd}}^{V_{dd} - V_T} \frac{2C}{\beta_{eq} (V_{dd} - V_T)^2} \ dV_u \to t_{sat} = 1.5 \text{ns} + 38.05 \text{ ps}$$

Successivamente, il transistore esce di saturazione ed entra in regione lineare. In questo caso si ha:

Integrando l'equazione in maniera abituale (scomposizione in fratte semplici) si ottiene:

$$\int_{t_{sat}}^{t} dt = -\int_{V_{dd}-V_{T}}^{V_{u}(t)} \frac{2C}{\beta_{eq}} \frac{1}{(2(V_{dd}-V_{T})-V_{u})V_{u}} \ dV_{u} \rightarrow t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} \ln \left(-\frac{V_{u}(t)-2(V_{dd}-V_{T})}{V_{u}(t)} \right) dV_{u} + t - t_{sat} = \frac{2C}{2\beta_{eq}(V_{dd}-V_{T})} +$$

Al termine dell'intervallo ($t = 1.6 \, ns$) si ha quindi:

$$V_{\nu}(1.6ns) = 2.26 \text{ V}$$

- 6) $t \in [1.6 \text{ ns}, 2 \text{ ns}]: V_a = V_{dd}, V_b = 0 \rightarrow \text{alta impedenza} \rightarrow V_u = 2.26 \text{ V}$
- 7) $t \in [2 \ ns, 2.1 \ ns]: V_a = 0, V_b = 0 \rightarrow \text{pull-up attivo} \rightarrow \text{transitorio di salita di } V_u: \text{il pull-up equivale a un transistore pMOS con } \beta_{eq} = \frac{\beta_p}{2}, \text{ attraverso il quale si carica il condensatore C. Poiché } V_u > |V_{Tp}| = 0.4 \ V, \text{ il transistore è in regione lineare durante tutto il transitorio. In maniera del tutto identica al caso precedente si calcola il transitorio in questo intervallo, al termine del quale si ha:$

$$V_u(2.1ns) = 2.48 \text{ V}$$

- 8) $t \in [2.1 \, ns, 2.6 \, ns]$: $V_a = 0$, $V_b = V_{dd} \rightarrow \text{alta impedenza} \rightarrow V_u = 2.48 \, \text{V}$
- 9) $t > 2.6 \, ns$: $V_a = 0$, $V_b = 0 \rightarrow \text{pull-up attivo} \rightarrow V_u \text{ tende as intoticamente a } V_{dd}$.

