
PROVA SCRITTA DI ELETTRONICA 11 GENNAIO 2007


- 1) Nel circuito in figura, i transistori possono essere descritti da un modello "a soglia", con V_{γ} =0.75 V e $V_{CE,sat}$ =0.2 V. Si determini il valore della resistenza R_4 in modo tale che:
 - l'escursione di V_u, al variare di V_i fra 0 e V_{cc}, sia pari a 4.15 V

Si determini quindi il margine d'immunità ai disturbi della rete.

$$V_{cc} = 5 \text{ V}, \ \beta_F = 100, \ R_1 = 10 \text{ k}\Omega, \ R_2 = 500 \ \Omega, \ R_3 = 5 \text{ k}\Omega.$$




2) Nel circuito in figura, i transistori MOS sono caratterizzati dalla tensione di soglia $V_{Tn} = |V_{Tp}| = V_T$ e dai coefficienti β_n e β_p . I segnali di clock CK e il segnale di ingresso Vin abbiano l'andamento illustrato dalla figura sottostante. Si determini l'andamento dei segnali Vx e Vy nell' intervallo di figura, nelle ipotesi che:



- i) Va=Vin, Vb=0, Vc=Vdd
- ii) Va=0, Vb=Vin, Vc=Vdd

In ciascuno dei due casi, si calcolino gli istanti di commutazione dei segnali Vx e Vy, assumendo come tali gli istanti in cui il segnale assume il valore pari al 50% della propria escursione. Per semplicità, ai fini del calcolo dei tempi di propagazione del segnale Vy, è lecito assimilare le transizioni di Vx a transizioni istantanee negli istanti di commutazione sopra definiti.



 $V_{dd} = 3.3 \ V, \ V_{T} = 0.4 \ V, \ \beta_{n} = 0.5 \ mA/V^{2}, \ \beta_{p} = 0.3 \ mA/V^{2}, \ C = 80 \ fF.$

Esame di ELETTRONICA AB (mod. B): svolgere l'esercizio 1 (tempo disponibile 1h 15m). Esame di ELETTRONICA DEI SISTEMI DIGITALI A: l'esercizio 2 (tempo disponibile 1h 15m). Esame di FONDAMENTI DI ELETTRONICA A: svolgere gli esercizi 1 e 2 (tempo disponibile 2h).

- Indicare su ciascun foglio nome, cognome, data e numero di matricola
- Non usare penne o matite rosse
- L'elaborato deve essere contenuto in un unico foglio (4 facciate) protocollo

Compito del 11-01-07 - Esercizio #1:

Osservazione preliminare: Q2 quando è on è in AD.

Calcolo di R₄:

Regione 1: $vi < v_{\gamma}$: Q1 OFF, Q2 AD, vu = 4.15V.

Regione 2 e Regione 3 : Per vi>v_γ: Q1 AD, Q2 AD. Calcolo dei punti notevoli.

Regione 2 e Regione 5 : Per VI>V	γ: Q1 AD, Q2 AD. Calcolo del punti notevoli.
$ib1=(vi-v_{\gamma})/r1$	Risolvendo il sistema di equazioni si trova che:
ir2=(vcc-vb)/r2	vb=8.732 -4.989 vi, vu=7.812 -4.882 vi
$ib2=(vb-vu-v_{\gamma})/r3$	Si può notare come in questa regione dvu/dvi =4.882>1.
ie2=vu/r4	Quindi il primo punto notevole coincide con il punto angoloso
Ma	prima trovato, e cioè:
$ir4=(\beta_f+1)*ib2$	V_{OHMIN} =4.15V, V_{ILMAX} = v_{γ} =0.75V.
$ir2=ib2+\beta_f*ib1$	
Si rimarrà in questa regione	Quando Q2 va OFF ib2=ic2=ie2=0, quindi vu/r4=0 A, quindi
fintantochè Q1 non va SAT o Q2	vu=0 V. Ma vu=7.812 -4.882 vi = 0 V implica che vi =1.6 V.
non va OFF. Si può notare, però,	Per vi> 1.6 V , vu= 0 V .
che quando Q1 va OFF	Quindi il secondo punto notevole coincide con il secondo
vb=vcesat, quindi Q2 deve già	punto angoloso, e cioè:
essersi spento. Calcoliamo quindi	$V_{OLMAX}=0 V, V_{IHMIN}=1.6 V.$
per quale valore di vi Q2 va OFF.	
Si ricava allora che NM_H =(4.15-1.6) V =2.55 V e NM_L =(0.75-0) V =0.75 V = NM	

Compito del 11-01-07 - Esercizio #2:

Il circuito consiste di un p-latch TSPCL, che integra la funzione combinatoria Y=a+bc.

L'uscita di ciascuno dei due stadi può portarsi al valore alto non appena gli ingressi assumano una configurazione opportuna, mentre possono portarsi al valore basso solo se abilitati dal segnale di clock al valore alto.

Primo caso (i): M1 off, M5 on, M2 on, M7 off (sempre)

```
t<1ns: Vin=Va=0, Vck=Vdd
                        → pull-up on
M4 on
                                                  Vx = Vdd
                                                               →M8 on, M9 on, M10 off
M3 on, M6 off
                       → pull-down off
1ns <t<1.5ns: Vin=Va=0, Vck=0
M4 on
                       → pull-up on
                                                               →M8 on, M9 off, M10 off
                                                  Vx = Vdd
M3 off, M6 off
                       → pull-down off
1.5ns < t < 2ns : Vin=Va=Vdd, Vck=0
M4 off
                        → pull-up off
                                                  Vx = Vdd (a.i.)
                                                                   →M8 on, M9 off, M10 off
                                                                                             \rightarrowVv = 0 (a.i.)
M6 on, M3 off
                       → pull-down off
2ns < t < 3ns: Vin=Va=Vdd, Vck=Vdd
M4 off
                        → pull-up off
                                                            →M8 off, M9 on, M10 on
                                                 Vx = 0
                                                                                      →Vv=Vdd
M6 on, M3 on
                       → pull-down on
```


Vx si scarica attraverso 2 nMOS (M3, M6) in serie, il transitorio da Vdd a Vdd/2 richiede 0.13 ns; Vx commuta quindi per **t=2.13 ns** (1). Successivamente Vy si carica attraverso M10, il transitorio da 0 a Vdd/2 richiede 0.11 ns; Vy commuta quindi per **t=2.24ns** (2).

```
3ns < t < 3.5ns: Vin=Va=Vdd, Vck=0
M4 off
                         → pull-up off
                                                   Vx = 0 (a.i)
                                                                   →M8 off, M9 off, M10 on
                                                                                               →Vy=Vdd
M6 on, M3 off
                        → pull-down off
3.5ns < t < 4ns : Vin=Va=0, Vck=0
M4 on
                        → pull-up on
                                                                   →M8 on, M9 off, M10 on
                                                  \rightarrow Vx = Vdd
                                                                                               →Vv=Vdd
M6 off, M3 off
                        → pull-down off
```

Il transitorio di Vx avviene immediatamente, e richiede la carica attraverso 2 pMOS (M4,M5), in un tempo pari a 0.22 ns. La commutazione di Vx avviene quindi per **t=3.72ns** (3).

Vy commuta dopo il segnale di CK, scaricandosi attraverso 2 nMOS (M8, M9), in un tempo (già calcolato) pari a 0.13 ns. La commutazione avviene quindi a **4.13 ns** (4).

L'andamento qualitativo dei segnali è riportato di seguito:



Secondo caso (ii): M4 on, M6 off, M2 on, M7 off (sempre)
Qualitativamente identico al precedente. Il transitorio di discesa di Vx (1) avviene tramite la scarica attraverso 3 nMOS in serie (M1, M2, M3) e richiedono quindi tempi superiori del 50% rispetto al caso precedente. Le commutazioni avvengono quinti per t=2.2 ns (1), 2.31 ns (2), 3.72 ns (3), 4.13 ns (4).