
PROVA SCRITTA DI FONDAMENTI DI ELETTRONICA A 16 FEBBRAIO 2006


1) Nel circuito in figura, il transistori bipolare può essere descritto da un modello "a soglia", con V_{γ} =0.75 V e $V_{CE,sat}$ =0.2V, mentre il transistore MOS è caratterizzato da una tensione di soglia V_{Tn1} = $V_{T,}$ e dal coefficiente β_1 determinato in modo che la potenza erogata dal generatore Vcc in corrispondenza della tensione di soglia logica (V_i = V_{U} = V_{TL}) sia pari a 150 mW.

Si determinino i margini d'immunità ai disturbi (N_{MH} e N_{ML}) della rete. V_{cc} = 5 V, β_F = 100, R_1 = 1 k Ω , R_2 = 10 k Ω , V_T = 0.5 V.




2) Nel circuito in figura, il transistore MOS è caratterizzato dalla tensione di soglia $V_{Tn}=V_T$ e dal coefficiente β_n Il segnale d'ingresso abbia il seguente andamento:


t<0: $V_i = 0$ t>0: $V_i = Vdd$




$$V_{dd} = 3.5 \text{ V}, V_T = 0.55 \text{ V}, \beta_n = 5 \text{ mA/V}^2, R_2 = 1.5 \text{ k}\Omega, R_3 = 100 \Omega, C=10 \text{ pF}.$$



3) Nel circuito in figura i transistori MOS sono caratterizzati dai coefficienti β_1 = β_4 e β_2 = β_3 e dalla tensione di soglia Vtn=-Vtp=V_t. I segnali periodici di ingresso V_a, V_b e V_{ck} abbiano gli andamenti riportati in figura (f_{ck} = $2 \cdot f_a$ = $4 \cdot f_b$ = 500 MHz):






Si dimensionino i coefficienti β dei transistori in maniera tale che, nel caso peggiore, il tempo di salita di V_u sia pari a 100 ps e il tempo di discesa di V_u sia pari a 150 ps. Si calcoli inoltre la potenza media dissipata dal circuito.

$$V_{DD} = 3.5 \text{ V}, V_t = 0.55 \text{ V}, C = 20 \text{ fF}.$$

4) Nel circuito in figura i transistori MOS sono caratterizzati dai coefficienti β_n e dalla tensione di soglia Vtn=-Vtp=Vt. Si descriva qualitativamente il comportamento del circuito ipotizzando la presenza di un clock (CK) periodico con periodo tale da consentire l'esaurirsi di ogni transitorio. Supponendo che in fase di precarica gli ingressi A e \bar{A} vadano entrambi a "1" e a tale valore rimangano anche nella successiva fase di valutazione, calcolare il valore a regime della tensione di uscita (si supponga anche in questo caso che la fase di valutazione sia sufficientemente lunga da permettere l'esaurirsi di ogni transitorio).



$$V_{DD} = 3.5 \text{ V}, \text{ Vt} = 0.5 \text{ V}, \beta_n = 25 \mu\text{A/V}^2, \beta_p = 10 \mu\text{A/V}^2$$

Esame di ELETTRONICA AB (mod. B): svolgere gli esercizi 1 e 2.

Esame di ELETTRONICA DEI SISTEMI DIGITALI A: svolgere gli esercizi 3 e 4

Esame di FONDAMENTI DI ELETTRONICA A: svolgere almeno uno fra gli esercizi 1 e 2 e almeno uno fra gli esercizi 3 e 4.

- Indicare su ciascun foglio nome, cognome, data e numero di matricola
- Non usare penne o matite rosse
- L'elaborato deve essere contenuto in un unico foglio (4 facciate) protocollo

Compito del 16-02-06 - Esercizio #1:

Osservazione preliminare: M1 quando on è in saturazione.

Calcolo di \(\beta_n \)

Alla soglia logica, ovvero per vi=vu=vlt

Mn1sat e suppongo T in AD (da

verificare).

Ma idn1sat=ic+ir2

mentre la potenza erogata dal generatore vcc vale:

 $ib=(vlt-v_{\gamma})/r1$

Pdiss=idn1sat*(vcc)=150mW

 $idn1sat=\beta_n/2(vcc-vlt-v_T)^2$

ir2=vlt/r2

Risolvendo si trova che:

 $ic = \beta_f * (vlt - v_y)/r1$

 $\beta_n = 0.005 \text{ A/V}^2$, vlt=1.047V.

Regione 1: vi < v_y: M1 sarà on in sat (M1 sempre on e sat per vu < vdd-vt) mentre T1 sarà off.

 $idn1sat=\beta_n/2(vcc-vu-v_T)^2$

ir2=vu/r2

ma idn1sat=ir2, da cui si ricava:

che vu=4.095V oppure vu=4.945 V. Delle due soluzioni quella accettabile è che vu=4.095V.

Regione 2: per vi>v_y: T1 va in AD, con M1 sempre on e SAT. Cerchiamo se in questa regione ci sono punti a pendenza -1.

Ma idn1sat=ic+ir2 $ib=(vi-v_{\gamma})/r1$

e d(idn1sat)/dvi= d(ic)/dvi+ d(ir2)/dvi $idn1sat = \beta_n/2(vcc-vu-v_T)^2$

da cui si ricava che vi=10.745V e ir2=vu/r2

vu = -15.48V. $ic=\beta_f*(vi-v_y)/r1$

In questa regione non ci sono punti a derivata Cerco i punti a dvu/dvi=-1

 $d(idn1sat)/dvi=\beta_n(vcc-vu-vt)$

 $d(ic)/dvi = \beta_f/r1$

Regione 3: T1 sat, con M1 sempre on e SAT.

La vu=vcesat=0.2V. Cerchiamo per quale valore di Ma idn1sat=ic+ir2

vi T1 diventa saturo.

 $ib=(vi-v_{\gamma})/r1$

 $idn1sat=\beta_n/2(vcc-vcesat-v_T)^2$

ir2=vcesat/r2 $ic=\beta_f*(vi-v_v)/r1$

d(ir2)/dvi=-1/r2

da cui si ricava che vi=1.212 V.

Quindi per vi> 1.212 V T1 va in saturazione e

l'uscita rimane a vcesat.

I punti notevoli coincidono con i punti angolosi. In particolare V_{OHMIN} =4.095V, V_{ILMAX} = V_{γ} =0.75V, V_{IHMIN}=1.212 V, e V_{OLMAX}=vcesat=0.2 V, da cui si ricava che NM_H=4.095 V-1.212V= 2.883 V e NM_L=0.75 V-0.2 V=0.55V

Compito del 16-02-06 - Esercizio #2

- 1) t<0, vi=0V, allora vi=vgs=0V, quindi Mn1 off. Allora vx=0V e vu(per t<0)=Vdd.
- 2) t=0+, vi=vdd e la tensione ai capi del condensatore non cambia.

3) Per t -> ∞ , vi=vgs=vdd, quindi suppongo Mn1 on (da verificare che vgs=vdd-vx>v_T). Mn1 è lin sse vu<vdd-v_T=3.0V. Ipotizzo Mn1 on e lin (da verificare).

 $idn1lin = bn((vdd-vx-vt)*(vu-vx)-(vu-vx)^2/2)$ ir2=(vdd-vu)/r2

ir3=vx/r3

dove

 $\begin{cases} ir2 = ir3 \\ id1lin = ir2 \end{cases}$

Risolvendo si trovano le coppie di soluzioni seguenti:

vx=-0.179V, vu=6.192 V

oppure che vx=0.209 V, vu=0.366 V.

Quella che verifica le Hp su Mn1 è la seconda, $vx=0.209 \ V \ e \ vu=0.366 \ V.$

Il tplh è il tempo che il segnale d'uscita impiega per compiere il 50% della transizione totale a partire dal valore iniziale, quindi per passare da 3.5V a (3.5+0.366)/2=1.933 V.

Mn1 sarà sat per vu>vdd-vt=2.95V e lin per vu<vdd-vt=2.95, quindi durante il transitorio Mn1 si troverà prima in saturazione e poi in zona di funzionamento lineare.

Per 2.95 V <vu<3.5 V Mn1 sarà sat: idn1sat =bn/2*((vdd-vx-vt)^2) ir2=(vdd-vu)/r2 ir3=vx/r3 icap=ir2-idn1sat=C*d(vu-vx)/dt ma ir2=ir3 da cui si ricava vx=(vdd-vu)*r3/r2 quindi dvx/dt=-r3/r2*dvu/dt allora icap=C*(1+r3/r2)*dvu/dt.

tphl1 =
$$\int_{3.5}^{2.95} \frac{\text{Cap} * (1 + \text{r3} / \text{r2})}{\text{icap}} d(vu)$$

da cui si ricava che tphl1= 275 ps.

Per 1.933V <vu<2.95 V Mn1 sarà lin: idn1lin =bn*((vdd-vx-vt)(vu-vx)-0.5*(vu-vx)^2) ir2=(vdd-vu)/r2 ir3=((vdd-vu)*r3/r2)/r3 dove, come nel calcolo precedente, icap=C*(1+r3/r2)*dvu/dt.


$$tph12 = \int_{2.95}^{1.933} \frac{Cap * (1 + r3 / r2)}{icap} d(vu)$$

Da cui si ricava che tphl2= 568 ps.

tphl= tphl1+ tphl2=843 ps.

Esercizio n. 3

Il circuito è una porta NOR a 2 ingressi (Va, Vb), realizzata in logica dinamica PE. Vu è precaricato a Vdd quando Vck=0; quando Vck=Vdd, il circuito è in fase di valutazione e Vu si porta a 0 se almeno uno degli ingressi è al valore alto. Il segnale di uscita Vu ha quindi l'andamento sequente:



I tempi di salita sono indipendenti dalla configurazione di ingresso, e richiedono la carica del condensatore di uscita da 0 a Vdd. Occorre quindi stimare il tempo dal 10% al 90% della escursione, ovvero da 0.35V a 3.15. Il pMOS M4 è saturo nel primo tratto (Vu<Vt), e successivamente in regime lineare:

SAT:
$$\int_{2}^{3} (v_{00} - v_{T})^{2} = C \frac{dv_{u}}{dt} \Rightarrow t_{2} t = \int_{0.35}^{2C} \frac{dv_{u}}{(4v_{00} - v_{T})^{2}} \frac{g_{1}g_{2}}{\beta_{4}}$$

LIN; $t_{u} = \int_{0.55}^{2C} \frac{c}{4(v_{00} - v_{A})(v_{00} - v_{u})^{2}} \frac{dv_{u}}{(v_{00} - v_{A})^{2}} \frac{1.87 w^{-14}}{\beta_{4}}$
 $t_{u} = \frac{1.96 w^{-14}}{\beta_{4}} \frac{sec}{sec}$

Il tempo di discesa, Invece, dipende dalla configurazione di ingresso (casi 1 e 2 nella figura, per esempio). La condizione di caso peggiore è relativa al caso di uno solo fra gni nMOS M2 e M3 in conduzione, per cui la scarica avviene sulla serie fra M1 e M2 o M3. In questo caso, l'nMOS equivalente è saturo per Vu>Vdd-Vt, lineare altrimenti.

$$\beta_{2} = \frac{1}{\beta_{1} + \beta_{2}}$$
and a coso freedom = ... > trace = $\frac{1.96 \text{ m}^{-14}}{\beta_{eq}} = 150 \text{ ms} > \beta_{eq} = 131.04 \text{ ps}$

$$\Rightarrow \beta_{2} = 3.93.1 \text{ ps}/2$$

Potenza media dissipata

L'insieme dei segnali di ingresso è periodico con periodo 8 ns (fb=fck/4). Dalla figura, si verifica come in tale periodo avvengano 3 transitori di carica e scarica del condensatore, per cui il valore medio della potenza vale:

Soluzione esercizio n.ro 4

Con CK=0 M6 on e M5 off. Vout risulta pertanto precaricato alto a Vdd.

Con CK=1 M6 off mentre M5 on

Se A=0 e Ā=1 sia M1 che M4 sono off. In fase di precarica Vout=Vdd quindi sicuramente all'inizio della fase di valutazione M2 on, di conseguenza il gate di M3 va basso e pertanto M3 risulta acceso, ciò garantisce che l'uscita Vout rimanga a Vdd

Riassumendo: se A=0 e Ā=1 Vout=Vdd

Se A=1 e \bar{A} =0 allora M1 e M4 on. Il gate di M3 va alto e pertanto M3 off. M1 e M5 sono on e pertanto Vout va bassa, M2 si spegne e pertanto il gate di M3 risulterà a Vdd garantendo lo spegnimeto di M3.

Riassumendo: se A=1 e Ā=0 Vout=0 V

Calcolo della tensione di uscita Vout nel caso A=Ā=1 in fase di valutazione (CK=1)

CK=1 M6 off e M5 on A=Ā=1 M1 on e M4 off

Vo da alto (valore raggiunto in fase di precarica) tende ad andare basso. M2 inizialmente è acceso pertanto il gate di M3 va basso e M3 si accende. Risultano pertanto accese sia la rete di pull-up costituita da M3 che la rete di pull-down costituita dalla serie di M1 e M5 ($\beta eq=\beta n/2$)

$$|_{3}=|_{eq}$$

M3 sat se V_{sd} > V_{sg} - V_t Vdd-Vout>Vdd- V_{g3} - V_t Vout< V_{g3} + V_t ma V_{g3} =0 pertanto M3 sat se Vout<1

Meq sat se V_{ds}>V_{gs}-V_t V_{gs}=Vdd Vout>Vdd-Vt=3.5-0.5=3 V

Ipotizziamo che M3 e Meq siano in lineare, pertanto

$$\frac{\beta n}{2} * \left((vdd - vtn) * vo - \frac{vo^2}{2} \right) = \beta p * \left((vdd - vtp) * (vdd - vo) - \frac{(vdd - vo)^2}{2} \right)$$

Risolvendo risulta Vout=1,42 V (la soluzione Vout=24,57 è ovviamente da scartare) Il valore di Vout ricavato è compatibile con l'ipotesi M3 e Meq in lineare.

Solve
$$\left[\frac{\text{bn}}{2} \star \left((\text{vdd} - \text{vtn}) \star \text{vo} - \frac{\text{vo}^2}{2} \right) = \text{bp} \star \left((\text{vdd} - \text{vtp}) \star (\text{vdd} - \text{vo}) - \frac{(\text{vdd} - \text{vo})}{2} \right) \right]$$