Circuitos Sequenciais e Memórias

João Canas Ferreira

Outubro de 2026

U.PORTO
FEUP FACULDADE DE ENGENHARIA
UNIVERSIDADE DO PORTO

Tópicos


1. Sistemas Sequenciais Síncronos
2. Elementos de memória
3. Registos e contadores
4. Máquinas de estados finitas
5. Circuitos de Memória
   - Aspetos gerais
   - Memórias Estáticas
   - Memórias Dinâmicas

Definição de circuito sequencial

- Circuito *combinatório:* o valor da saída depende *apenas* dos valores atuais das entradas.
- Circuito *sequencial:* o valor da saída depende dos valores atuais **e** de todos os valores anteriores das entradas.
- Estado de um circuito: conjunto de *variáveis de estado* que, em cada momento, contêm informação suficiente sobre o passado para permitirem a determinação do comportamento futuro (em conjunto com os valores das entradas).
- Em circuitos digitais, as variáveis de estado são binárias: um circuito com N variáveis de estado pode ter até 2^n estados.
- O valor de uma variável de estado é preservado num *elemento de memória*.
- Nos circuitos digitais *síncronos*, as mudanças de estado ocorrem em instantes de tempo determinados por um sinal periódico: o sinal de relógio.

Sinal de relógio


Sinal de relógio típico:




- Período T: intervalo de repetição (segundos)
- Frequência F: $F = 1/T$ (Hz)

Heinrich Hertz 

Organização geral de um sistema sequencial síncrono



- O flanco de relógio determina quando é que os elementos de memória são modificados (transição ativa).
- O período de relógio deve ser longo o suficiente para a saída do circuito combinacional atingir o seu valor final (estabilizar).



- Num sistema sensível ao flanco (como todos os que usaremos), o valor da saída de um elemento de memória pode ser usado no cálculo do valor a guardar nesse elemento quando ocorrer a transição ativa seguinte.


Regulação do sinal de relógio


- Tempo de *setup*: período de tempo, *anterior* ao flanco ativo do sinal de relógio, em que a entrada de um elemento de memória deve permanecer inalterada [preparação].
- Tempo de *hold*: período de tempo, *posterior* ao flanco ativo do sinal de relógio, em que a entrada de um elemento de memória deve permanecer inalterada [permanência].
- Tempo de propagação t_{pm}: tempo (máximo) que o elemento de memória demora a reagir ao flanco ativo do relógio.
- Tempo de propagação t_{pc}: tempo (máximo) que a saída do circuito combinatório leva a atingir o valor final.

O valor mínimo para o período do sinal de relógio é:

$$T \geq t_{\text{setup}} + t_{pm} + t_{pc}$$

Regulação do sinal de relógio: gráficos





1 Sistemas Sequenciais Síncronos

2 Elementos de memória

3 Registos e contadores

4 Máquinas de estados finitas


5 Circuitos de Memória
- Aspetos gerais
- Memórias Estáticas
- Memórias Dinâmicas

Elemento básico de armazenamento de informação

➠ Caraterísticas desejáveis de circuitos de armazenamento de informação elementares:


1. Quantidade de informação armazenada: 1 bit
2. Atualização do valor: na transição de $0 \rightarrow 1$ do sinal de relógio
   - Alternativamente: na transição de $1 \rightarrow 0$ do sinal de relógio
3. Manter a informação por tempo indeterminado
   - …enquanto o circuito estiver alimentado eletricamente (“ligado”)

➠ O elemento básico que vamos considerar designa-se por “flip-flop do tipo D”.




O flip-flop tipo D

D	Clk	Q	/Q
0	↑	0	1
1	↑	1	0
x	0	Q anterior	/Q anterior
x	1	Q anterior	/Q anterior




O flip-flop do tipo T

- O flip-flop tipo T troca de estado a cada ciclo de relógio.




- Por vezes, é útil ter uma entrada de *habilitação (enable)*. O circuito só reage ao sinal de relógio quando essa entrada está a "1".




O flip-flop tipo T: formas de onda

- Flip-flop T sem entrada de *enable*



- Flip-flop T com entrada de *enable*



1 Sistemas Sequenciais Síncronos

2 Elementos de memória


3 Registos e contadores

4 Máquinas de estados finitas

5 Circuitos de Memória
- Aspetos gerais
- Memórias Estáticas
- Memórias Dinâmicas


Registos e bancos de registos

- *Registo:* grupo de *n* elementos de memória, que são acedidos como uma única entidade.
- *Banco de registos:* conjunto de registos (de capacidade idêntica), em que cada registo individual pode ser selecionado pelo seu número de ordem (0, 1, …).




Banco de registos multi-porto


➠ Modelo conceptual de um banco de registos com 2 portos de leitura e 1 porto de escrita (sinal de relógio omitido)




Banco de registos: secção de leitura



Banco de registos: secção de escrita




Contador do tipo *ripple counter*



- Saída: número de quatro bits: $Q_3\,Q_2\,Q_1\,Q_0$.
- Contador muito lento: na pior situação (mudança do bit mais significativo) um contador de n bits demora $n \times T_{pTQ}$ a reagir ao flanco ativo.
  [T_{pTQ} é o tempo de propagação da entrada T para a saída Q.]

Formas de onda para *ripple counter* — situação ideal



1 Sistemas Sequenciais Síncronos

2 Elementos de memória


3 Registos e contadores

4 Máquinas de estados finitas

5 Circuitos de Memória
- Aspetos gerais
- Memórias Estáticas
- Memórias Dinâmicas


Máquinas de estado finitas

- Em muitos casos, é conveniente realizar um sistema sequencial por uma implementação com a seguinte estrutura (máquina de Moore):



- Flip-flops permitem representar (armazenar) um número finito de estados.
- S^* = Próximo(S, I) Y = Saída(S) N entradas, M saídas, K bits de estado


Exemplo: Thunderbird 1965



- 3 sinais de entrada: `L` (“left”), `R` (“right”) e `E` (emergência);
- 6 sinais de saída (acender luz): `LA`, `LB`, `LC`, `RA`, `RB`, `RC` (ver figura)
- Em situação de emergências: as seis luzes piscam simultaneamente.

Fonte: Wakerly, John F., “Digital design: principles and practices”,1990, Prentice-Hall.

Diagrama de estados (versão preliminar)



Estados:

- L*n*: *n* luzes da direita acesas
- R*n*: *n* luzes da esquerda acesas
- IDLE: todas as luzes apagadas (“repouso”)
- LR3: todas as luzes acesas

Transições: condição em que a máquina muda de estado (expressão booleana dos sinais de entrada)

As saídas são funções booleanas dos estados: LA(estado), LB(estado), etc. (MEF de Moore)


Problema: o que acontece quando mais que uma entrada fica a 1?
Exemplo: quando a MEF está em `IDLE`, o que acontece se E=1 e L=1?

Diagrama de estados (versão final)

Para a MEF estar completamente especificada, é necessário que:

1. Para cada estado, a soma lógica (OR) das expressões de transição deve ser 1;
2. Para cada estado, o produto lógico (AND) de cada par de expressões deve ser 0 (exclusão mútua).


Esta nova versão satisfaz essas condições.



➠ A criação do diagrama de estados envolve a interpretação do problema.

Por exemplo, a sequência de luzes não é interrompida depois de começar. Deveria ser?

Diagrama de estados (variante)



➠ Nesta variante da representação, as transições estão anotadas com os valores das variáveis de entrada que as ativas“ativam”.
O símbolo ‘X’ indica que a entrada pode assumir qualquer valor (booleano).

Tabela de transição de estados

➠ A informação do diagrama de transição de estados pode ser colocada na forma de uma tabela de transição de estados:

	estado seguinte							
E. presente	IDLE	L1	L2	L3	R1	R2	R3	LR3
IDLE	$\overline{L+R+E}$	$E\cdot\overline{L}\cdot\overline{R}$	–	–	$R\cdot\overline{E}\cdot\overline{L}$	–	–	$E+L\cdot R$
L1	–	–	1	–	–	–	–	–
L2	–	–	–	1	–	–	–	–
L3	1	–	–	–	–	–	–	–
R1	–	–	–	–	–	1	–	–
R2	–	–	–	–	–	–	1	–
R3	1	–	–	–	–	–	–	–
LR3	1	–	–	–	–	–	–	–

Tabela de saídas

- Esta tabela especifica o valor das saídas para cada estado:

Estado	Saídas					
	LC	LB	LA	RA	RB	RC
IDLE	0	0	0	0	0	0
L1	0	0	1	0	0	0
L2	0	1	1	1	0	0
L3	1	1	1	0	0	0
R1	0	0	0	1	0	0
R2	0	0	0	1	1	0
R3	0	0	0	1	1	1
LR3	1	1	1	1	1	1

A máquina de estados está assim completamente especificada . . .

Codificação de estados

- Para implementar a MEF é necessário atribuir uma representação binária a cada estado: a «codificação dos estados»
- Cada estado deve ser representado por um código diferente.
- A codificação não afeta o funcionamento "abstrato" da máquina de estados.
- Para o exemplo, vamos usar uma codificação com 3 bits: S = (Q2, Q1, Q0)

Estado	Código		
	Q2	Q1	Q0
IDLE	0	0	0
L1	0	0	1
L2	0	1	1
L3	0	1	0
R1	1	0	1
R2	1	1	1
R3	1	1	0
LR3	1	0	0

Realização lógica da máquina de estados

➠ Para obter a realização lógica de MEF é necessário:

1. Substituir os nomes simbólicos dos estados na tabela de saídas pelos seus códigos.
2. Obter as funções das saídas LA(Q2,Q1,Q1), LB(Q2,Q1,Q0), etc.
3. Substituir os nomes simbólicos dos estados na tabela de transições e criar a lista de transições.
4. Deduzir as expressões booleanas de transição de estado: $Q2^*(Q2,Q1,Q0)$, $Q1^*(Q2,Q1,Q0)$, $Q0^*(Q2,Q1,Q0)$.

Expressões de saída

- Substituir a codificação de estados na tabela de saídas:

Estado	Código			Saídas					
	Q2	Q1	Q0	LC	LB	LA	RA	RB	RC
IDLE	0	0	0	0	0	0	0	0	0
L1	0	0	1	0	0	1	0	0	0
L2	0	1	1	0	1	1	1	0	0
L3	0	1	0	1	1	1	0	0	0
R1	1	0	1	0	0	0	1	0	0
R2	1	1	1	0	0	0	1	1	0
R3	1	1	0	0	0	0	1	1	1
LR3	1	0	0	1	1	1	1	1	1

- Obter as expressões das saídas (bloco amarelo) a partir da tabela:

$$LC = \overline{Q_2} \cdot Q_1 \cdot \overline{Q_0} + Q_2 \cdot \overline{Q_1} \cdot \overline{Q_0} = \overline{Q_0} \cdot (\overline{Q_2} \cdot Q_1 + Q_2 \cdot \overline{Q_1}) = \overline{Q_0} \cdot (Q_1 \oplus Q_2)$$

$$LB = \ldots$$

Lista de transições

- Tabela com uma linha por cada arco da tabela de transições:

S	Q2	Q1	Q0	Expressão	S^*	$Q2^*$	$Q1^*$	$Q0^*$
IDLE	0	0	0	$\overline{L+R+E}$	IDLE	0	0	0
IDLE	0	0	0	$L\cdot\overline{E}\cdot\overline{R}$	L1	0	0	1
IDLE	0	0	0	$E+L\cdot R$	LR3	1	0	0
IDLE	0	0	0	$R\cdot\overline{E}\cdot\overline{L}$	R1	1	0	1
L1	0	0	1	1	L2	0	1	1
L2	0	1	1	1	L3	0	1	0
L3	0	1	0	1	IDLE	0	0	0
R1	1	0	1	1	R2	1	1	1
R2	1	1	1	1	R3	1	1	0
R3	1	1	0	1	IDLE	0	0	0
LR3	1	0	0	1	IDLE	0	0	0

Equações de transição

- Cada coluna de S^* indica o valor da respetiva variável para todas as combinações de valores de entrada e estado S.
- Cada equação de transição é uma SOP em que cada termo corresponde a uma linha em que a variável S^* é 1.
- Cada termo é o produto do termo mínimo que define o estado presente (S) com a expressão de transição.

$$Q_2^* = \overline{Q_2} \cdot \overline{Q_1} \cdot \overline{Q_0} \cdot (E + R \cdot L) + \overline{Q_2} \cdot \overline{Q_1 Q_0} \cdot (R \cdot \overline{E} \cdot \overline{L}) + Q_2 \cdot \overline{Q_1} \cdot Q_0 \cdot 1 + Q_2 \cdot Q_1 \cdot Q_0 \cdot 1$$

$$\begin{aligned} Q_2^* &= \overline{Q_2} \cdot \overline{Q_1} \cdot \overline{Q_0} \cdot (E + L \cdot R + R \cdot \overline{E} \cdot \overline{L}) + Q_2 \cdot Q_0 \\ &= \overline{Q_2} \cdot \overline{Q_1} \cdot \overline{Q_0} \cdot (E + R \cdot (L + \overline{E} \cdot \overline{L})) + Q_2 \cdot Q_0 \\ &= \overline{Q_2} \cdot \overline{Q_1} \cdot \overline{Q_0} \cdot (E + R \cdot (L + \overline{E})) + Q_2 \cdot Q_0 \\ &= \ldots \\ &= \overline{Q_2} \cdot \overline{Q_1} \cdot \overline{Q_0} \cdot (E + R) + Q_2 \cdot Q_0 \end{aligned}$$

- Proceder de igual modo para Q_1^* e Q_0^*.

1 Sistemas Sequenciais Síncronos

2 Elementos de memória

3 Registos e contadores


4 Máquinas de estados finitas

5 Circuitos de Memória
- Aspetos gerais
- Memórias Estáticas
- Memórias Dinâmicas

Principais Tipos de Circuitos de Memória

- Registos e bancos de registos permitem guardar pequenas quantidades de dados. Para maiores quantidades, usam-se circuitos integrados dedicados. São as **memórias de acesso direto**.
- RAM = *random access memory* (memória de acesso direto): permitem leitura e escrita em qualquer posição.
- ROM = *read-only memory*: permitem apenas leitura.
- A maior parte das memórias RAM perde os dados quando é desligada a alimentação (*memória volátil*).
- Algumas memórias não-voláteis:
  - (E)EPROM: (Electrically) erasable programmable ROM
  - memórias FLASH
- Dois tipos principais de memórias RAM voláteis:
  - SRAM: memória estática. Preserva informação enquanto alimentada.
  - DRAM: memória dinâmica. Cada célula deve ser atualizada periodicamente (intervalo típico: 64 ms)

Circuitos de Memória: Organização Conceptual



- Todos os sinais estão ligados ao processador (CPU).
- O porto de dados é bidirecional:
  É preciso especificar o tipo de acesso (leitura ou escrita).
- Circuitos integrados reais têm mais linhas de controlo (p. ex., entrada de habilitação).

Parâmetros Básicos de uma Memória


- Número de posições (linhas) da memória: N
- Número de linhas de endereço P: $N = 2^P$.
- Número de bits por posição (largura da memória): M.
- Número de linhas de dados: M.
- Capacidade C: número de bits armazenados na memória:

$$C = M \times N$$

- A capacidade é naturalmente expressa em potências de 2.
  - 2^{10} bytes = 1024 bytes = 1 KiB
  - 2^{20} bytes = 1 048 576 bytes = 1 MiB
  - 2^{30} bytes = 1 073 741 824 bytes = 1 GiB

Circuitos de Memória Estática (exemplo)





- Dimensões: 42,16 mm ×14,10 mm
- 17 linhas de endereço A_{16}–A_0
- 8 linhas de dados I/O_7–I/O_0
- 2^{17} posições de 8 bits: 1048576 bits
- $2^{17} \times 2^3 = 2^{20}$ = 1 bit = 256 KiB
- Para escrita em memória: $\overline{WE} = 0$


Memórias Estáticas: Tempos de Acessos

- Tempo de acesso para leitura: intervalo entre o instante em que *output enable* e endereço estão corretos e o aparecimento de dados na saída.
- Valores típicos para memórias estáticas:
  - rápidas: 2–4 ns
  - típicas: 8–20 ns (capacidade elevada; cerca de 32 milhões de bits)
  - de baixo consumo: 5–10 vezes mais lentas
- Durante esse tempo, um processador que execute uma instrução por ciclo e use um relógio de 2 GHz, executa:
  - 4–8 instruções
  - 16–40 instruções
- Tempo de acesso para escrita: endereços e dados devem estar estáveis antes e depois do flanco. O sinal de *write enable* é sensível ao nível (não ao flanco) e deve ter uma duração mínima para que a escrita se realize.
- O tempo de escrita é superior ao tempo de leitura.


Memórias estáticas: circuito de saída

Buffer tristate

3 estados: 0, 1, desligado



Circuito de saída:




- Ao contrário de um banco de registos, o circuito de saída não pode ser baseado num multiplexador: uma SRAM $2^{16} \times 1$ precisaria de ter um multiplexador 65536-para-1.
- Solução: utilizar *buffer tristate*, cuja saída pode ter 3 estados (0, 1 ou alta-impedância).
- No estado de alta-impedância, a saída do circuito está *desligada*.
- O estado da saída é determinado por uma entrada de controlo: `Sel`.
- Todas as saídas são ligadas em paralelo. **Não pode haver mais que uma saída ativa** (i.e., não em alta-impedância) a cada instante.

Memória dinâmica (DRAM)

- Conceptualmente, funcionalidade semelhante a memória SRAM. Contudo, a implementação é muito diferente.
- Valor lógico representado por *carga elétrica num condensador*.
- O acesso à célula de memória é feito através de um único transístor a operar como interruptor.
- Consequência: maior densidade de armazenamento (bit/mm^2), logo circuitos de maior capacidade e menor custo.
- Comparação: SRAM requer 4 a 6 transístores por bit armazenado.
- DRAM é mais lenta que SRAM.
  Ex.: DRAM de 2 Gibit ($(512 \times 2^{20}) \times 4$ bits) com tempo de acesso de 55 ns.
- Condensador vai perdendo a carga e deve ser periodicamente «refrescado» (recarregado), tipicamente a cada 64 ms).
  Acessos para refrescamento constituem 1 % a 2 % dos acessos.
  (Este comportamento está na origem da designação «dinâmica».)

Circuitos de Memória Dinâmica (exemplo)





- Distância entre pontos: 0,8 mm
- Dimensões: 7,5 mm ×13,3 mm
- Altura máxima: 0,5 mm
- Capacidade: 4 Gibit ou 512 MiB

DRAM Spot Price MORE — Last Update: Oct.21 2026 18:10 (GMT+8) <Price Notice>

Early notice was announced at 17:50. (20 minutes in advance)

Item	Daily High	Daily Low	Session High	Session Low	Session Average	Session Change	History
DDR5 16Gb (2Gx8) 4800/5600	71.00	46.50	71.00	46.80	60.867	▲ 0.28 %	
DDR5 16Gb (2Gx8) eTT	30.00	28.00	30.00	28.00	28.600	▲ 0.35 %	
DDR4 16Gb (2Gx8) 3200	116.00	45.50	116.00	45.50	83.117	▼ -0.30 %	
DDR4 16Gb (2Gx8) eTT	15.50	13.30	15.50	13.30	13.975	▼ -0.89 %	
DDR4 8Gb (1Gx8) 3200	85.00	25.00	85.00	25.00	46.786	▲ 0.93 %	
DDR4 8Gb (1Gx8) eTT	6.25	5.80	6.25	5.80	5.962	▲ 0.03 %	
DDR3 4Gb 512Mx8 1600/1866	20.80	9.90	20.80	9.90	13.751	– 0.00 %	

Module Spot Price MORE — Last Update:Oct.12 2026 14:40 (GMT+8) <Price Notice>

Item	Weekly High	Weekly Low	Session High	Session Low	Session Average	Average Change	History
DDR5 UDIMM 16GB 4800/5600	265.00	223.00	265.00	223.00	239.000	– 0.00 %	
DDR5 RDIMM 32GB 4800/5600	2420.00	2130.00	2420.00	2130.00	2185.000	▲ 0.41 %	
DDR4 UDIMM 16GB 3200	185.00	157.00	185.00	157.00	165.900	▼ -0.78 %	

- Bolsa de preços do mercado internacional (21/Out/2026)

Módulos de memória: DIMM

CIs individuais podem ser agrupados em módulos.

Ex: módulo $(32 \times 2^{20}) \times 64$, i.e, de capacidade 256 MiB, pode usar 16 componentes $(32 \times 2^{20}) \times 4$.

