
Orgasmall en Verilog

David Alejandro González Márquez

Programación de softcores en FPGAs Programa de Profesoras/es Visitantes Departamento de computación Universidad de Buenos Aires

OrgaSmall es un procesador (*system on chip*) diseñado e implementado con fines didácticos. Su implementación en *Verilog* se denominada **OrgaSmallSystem**.



- Arquitectura von Neumann, memoria de datos e instrucciones compartida.
- 8 registros de propósito general, R0 a R7.
- · 1 registro de propósito específico PC.
- Tamaño de palabra de 8 bits e instrucciones de 16 bits.
- · Memoria de 256 palabras de 8 bits.
- · Bus de 8 bits.
- · Diseño microprogramado.
- Soporta 3 puertos, 2 de entrada y 1 de salida mapeados a memoria.
- Una interrupción asociada a cambios sobre uno de los puertos de entrada.

Codificación de instrucciones

Las instrucciones son de 16 bits en 4 posibles codificaciones.

Los primeros 5 bits indentifican el opcode de la instrucción, el resto de los bits indican sus parámetros.

Cas	Caso Codificación		Parámetros			
Δ	١	00000 XXXYYY	XXX = Registro X, YYY = Registro Y o inmediato			
В	}	00000 XXX	XXX = Registro X			
C	;	00000MMMMMMMM	MMMMMMM = Dirección de memoria o Inmediato			
)	OOOOO XXXMMMMMMMM	XXX = Registro X, MMMMMMM = Dir. de memoria o Imm.			

- · Los bits XXX codifican 8 registros posibles.
- · Los bits YYY codifican 8 registros posibles o un valor inmediato de 3 bits (shift).
- · Los bits MMMMMMM codifican una dirección de memoria absoluta o un valor inmediato de 8 bits.
- · Los valores indicados por deben valer cero.

Existen 32 opcodes posibles, 29 codifican instrucciones y 3 son reservados.

Observación: En este diseño los opcode reservados dependen de la microarquitectura.

Conjunto de instrucciones

Rx o Ry: Índices de registros, número entre 0 y 7.

M: Dirección de memoria o valor inmediato, número de 8 bits.

t: Desplazamiento, número entre 0 y 7. Se codifica como YYY en 3 bits.

Operador |: Identifica el registro usado como tope de la pila (ej . IRX I)


como tope de la pila (ej. |Rx|). **IR7 I** es el registro de pila obligatorio

La instrucción de opcode 15 es libre o reservada para futuras extensiones.

para atender interrupciones.

Codificación Instrucción Acción Codifica el Fetch de instrucciones 00000-----Reservada ADD Rx. Rv $Rx \leftarrow Rx + Rv$ 00001XXXVVV-----ADC Rx. Rv Rx ← Rx + Rv + Flag_C 00010XXXYYY----SUB Rx. Rv $Rx \leftarrow Rx - Rv$ 00011XXXYYY----AND Rx. Rv Rx ← Rx and Rv 00100XXXYYY----Rx ← Rx or Rv OR Rx. Rv 00101XXXYYY----XOR Rx. Rv Rx ← Rx xor Rv 00110XXXYYY----CMP Rx, Ry Modifica flags de Rx - Ry 00111XXXYYY-----MOV Rx. Rv $Rx \leftarrow Rv$ 01000XXXYYY---- $Mem[Rx] \leftarrow Ry : Rx \leftarrow Rx-1$ PUSH [Rx], Ry 01001XXXYYY----- $Rx \leftarrow Rx+1 : Rv \leftarrow Mem \lceil Rx \rceil$ 01010XXXVVV-----POP IRxI, Rv $Mem\Gamma Rx \rightarrow PC : Rx \leftarrow Rx - 1 : PC \leftarrow Ry$ CALL IRxI. Rv 01011XXXYYY---- $Mem[Rx] \leftarrow PC : Rx \leftarrow Rx-1 : PC \leftarrow M$ 01100XXXMMMMMMMM CALL IRXI. M RET [Rx] $Rx \leftarrow Rx+1 : PC \leftarrow Mem[Rx]$ 01101XXX-----RETI IRxI $Rx \leftarrow Rx+1 : PC \leftarrow Mem[Rx]:$ 01110XXX-----Rx ← Rx+1:Flags ← Mem[Rx] Libre 01111-----STR [M], Rx $Mem[M] \leftarrow Rx$ 10000XXXMMMMMMMMM LOAD Rx. [M] $Rx \leftarrow Mem \lceil M \rceil$ 10001XXXMMMMMMMM STR [Rx]. Rv Mem[Rx] ← Rv 10010XXXVVV-----LOAD Rx, [Rv] $Rx \leftarrow Mem[Rv]$ 10011XXXYYY-----PC ← M 10100---MMMMMMMM TMP M JC M Si flag_C=1 entonces PC ← M 10101---MMMMMMMM JZ M Si flag_Z=1 entonces PC ← M 10110---MMMMMMMM JN M Si flag_N=1 entonces PC ← M 10111---MMMMMMMM TO M Siflag_0=1 entonces PC ← M 11000---MMMMMMMM SHRA Rx. t $Rx \leftarrow Rx >>> t$ 11001XXXYYY----SHR Rx, t $Rx \leftarrow Rx >> t$ 11010XXXYYY---- $Rx \leftarrow Rx << t$ 11011XXXYYY-----SHL Rx. t READE Rx Rx ← Flags 11100XXX----Flags ← Rx LOADF Rx 11101XXX-----SET Rx. M $Rx \leftarrow M$ Reservada INT $Mem[R7] \leftarrow Flags: R7 \leftarrow R7-1:$ $Mem[R7] \leftarrow PC; R7 \leftarrow R7-1$

Pila y Palabra de estado



La pila está implementada **en memoria**, crece en el sentido de las **direcciones más bajas**.

El registro utilizado como tope de la pila, apunta a la **primer dirección libre** en la pila.


Las intrucciones PUSH, POP, CALL, RET y RETI son las únicas que operan con la pila, **además de las interrupciones**.

La palabra de estado es almacenada en la ALU, permitiendo ser modificada mediante dos operaciones específicas.

El orden de los bits de la palabra de estado es el siguiente: **0001 ONZC** (desde más significativo a menos significativo).

Donde I es el flag de habilitación de interrupciones, O (overflow), N (negative), Z (zero) y C (carry).

Entrada-Salida e Interrupciones



El sistema cuenta con 3 puertos de 8 bits:

• 0xFC: **OutPort**: Puerto de salida.

0xFD: InPort: Puerto de entrada.

• 0xFE: InterruptPort: Puerto de entrada sensible

a interrupciones.

Con el flag de habilitación de interrupciones activado, el puerto InterruptPort genera una interrupción por cada cambio de estado en alguno de sus bits.

Detectada la interrupción, el sistema carga en la pila los *flags*, luego el *PC* y por último se salta a la rutina de atención de interrupciones, tomando la dirección en 0xFF.

Para todo este proceso, se utiliza como *stack pointer* el registro R7 que en el caso inicial se debe cargar en 0xFB.

Procesador OrgaSmall: Componentes

Consiste en 8 componentes interconectados.

· Registers (Banco de Registros)

ros) • IOports (Puertos de Entrada/Salida)

PC (Contador de Programa) Decode (Decodificador de Instrucciones)

· ALU (Unidad Aritmético Lógica) · ControlUnit (Unidad de Control)

Memory (Memoria)
 InterruptControl (Controlador de Interrupciones)

Cada uno de estos componentes es controlado desde la unidad de control por medio de las señales:

00	RB_enIn	08	ALU_enA	16	JC_microOp	24	DE_enOutImm
01	RB_enOut	09	ALU_enB	17	JZ_microOp	25	DE_loadL
02	$RB_selectIndexIn$	10	ALU_enOut	18	JN_microOp	26	DE_1oadH
03	$RB_selectIndexOut$	11	ALU_opW	19	JO_microOp	27	INT_ack
04	RB_selectSP	12	ALU_OP ₀	20	PC_load	28	-
05	MM_enOut	13	ALU_OP ₁	21	PC_inc	29	load_Int_microOp
06	MM_load	14	ALU_OP ₂	22	PC_enOut	30	load_microOp
07	MM_enAddr	15	ALU_OP ₃	23	-	31	reset_microOp

Procesador OrgaSmall: modules

El módulo del sistema se define como:

```
module OrgaSmallSystem(clk, reset, portOutput, portInput, portInterrupt);
```

El mismo está compuesto por los siguientes componentes:

```
module ArithmeticLogicUnit(clk, reset, A. B. O. enA, enB, enOut, OP, shift, flags, opW):
module Registers (clk, reset, inData, outData, enIn, enOut, selIn, selOut, setSP);
module ProgramCounter(clk, reset, inValue, outValue, PC_load, PC_inc, PC_enOut);
module Decode(clk. reset. halfInst. loadL. loadH. opcode. indexX. indexY. valueM):
module Memory(clk, reset, inData, outData, addr, enOut, load, enAddr, outAddr);
module | Oports (clk. reset. in Data. outData. load. addr. enOut. portOutput. portInput. portInterrupt):
module InterruptController(clk, reset, portInterrupt, intReq, intAck);
module ControlUnit(clk, reset, RB_enIn, RB_enOut, RB_selIndexIn, RB_selIndexOut, RB_setSP,
                   MM_enOut. MM_load. MM_enAddr. ALU_enA. ALU_enB. ALU_enOut. ALU_opW.
                  ALU_OP PC_load PC_inc PC_enOut DE_enOutlmm DE_loadL DE_loadH .
                   ALU_flags, DE_opcode, IC_intReq, IC_intAck);
```

A continuación vamos a estudiarlos uno a uno.

Procesador OrgaSmall: module ArithmeticLogicUnit

```
module ArithmeticLogicUnit(clk. reset.
   A. B. O. enA. enB. enOut. OP.
   shift, flags, opW);
   input clk. reset:
   input [7:0] A. B:
    output [7:0] O:
    input enA, enB, enOut;
    input [3:0] OP:
   input [2:0] shift;
   output [4:0] flags:
   input opW:
    reg [8:0] qA, qB, qO:
   reg fl. fO. fN. fZ. fC:
    initial begin
       aA \le 0: aB \le 0: aO \le 0:
       fO <= 0: fN <= 0:
       f7 <= 0: fC <= 0:
        fl <= 0:
   end
```

```
default: begin
                    aO <= 9'h000: end
  endcase
end
```

aO <= aO:

4'b1001 : begin qO <= qA[7:0] << shift:

4'b1100 : begin qO <= 9'h000 : end // cte 00

4'b1101 : begin qO <= 9'h001; end // cte 01

 $4'b1110 : begin qO \le 9'h002 : end // cte 02$

4'b1111 : begin qO <= 9'h0FF: end // cte ff

 $qO \ll qA + qB$;

 $aO \le aA - aB$:

aO <= aA & aB:

 $aO \le aA \mid aB$:

 $qO \ll qA \hat{q}B$:

 $aO \le qA + qB + \{8'h0, fC\};$

 $qO \ll qA[7:0] \gg shift$:

 $4'b1010 : begin aO <= {3'b000 . fl . fO . fN . fZ . fC}: end$

 $qO \le \{qA[7], qA[7:0]\} >>> shift;$

end

always @(posedge clk) begin

4'b0000 : begin

4'b0001 : begin

4'b0010 : begin

4'b0011 : begin

4'b0100 : begin

4'b0101 : begin

4'b0110 : begin

4'b0111 : begin

4'b1000 : **begin**

case (OP)

Inicialización de todos los registros. Registros de *flags* y de entrada y salida. Los resultados de las operaciones se generan en 9 bits. El cambio de q0 es en posedge (flanco ascendente).

Procesador OrgaSmall: module ArithmeticLogicUnit

```
always @(negedge clk) begin
  if (enA) qA \le \{1'h0,A\};
  if(enB) qB \le \{1'h0, B\};
  if (reset) begin
    qA \ll 0:
    aB <= 0:
  if (opW) begin
    fN \le qO[7]:
    fZ \le (gO[7:0] == 8'h0)? 1:0;
    if (OP==4'b0001 | OP==4'b0010 |
                                     OP==4'b0011)
      begin
          fC <= qO[8]:
          fO \le (qO[8:7]==2'b01 | qO[8:7]==2'b10)? 1:0;
      end
    else
      begin
          fC <= 0:
          fO <= 0:
      end
  end
  if (OP==4'b1011) begin
    fO <= qA[3]:
    fN \leq qA[2]:
    fZ \ll gA[1]:
    fC \le aA[0]:
  end
end
```


```
...

assign flags = {fl, f0, fN, fZ, fC};
assign O = enOut? q0[7:0] : 'bz;
endmodule
```


En flanco descendente se actualizan todos los estados de:

- Registros de entrada qA y qB, dependiendo de las señales enable.
- Los *flags* fO, fN, fZ y fC dependiendo del estado de la operación.
- · Si la operación es 4, entonces se setean todos los flags.

ProcesadorOrgaSmall:module ArithmeticLogicUnit



ProcesadorOrgaSmall:module ArithmeticLogicUnit



Procesador OrgaSmall: module Registers

```
module Registers (clk. reset. inData. outData.
                  enIn . enOut . selIn . selOut . setSP):
    input clk reset:
    input [7:0] inData:
    output [7:0] outData;
    input enln enOut:
    input [2:0] selln selOut:
    input setSP:
    reg [7:0] q [0:7];
    initial begin
        q[0] \le 0; q[1] \le 0; q[2] \le 0; q[3] \le 0;
        a[4] \le 0: a[5] \le 0: a[6] \le 0: a[7] \le 0:
    end
    always @(negedge clk) begin
        if (enln) begin
            if (setSP)
                q[7] \leq inData:
            else
                q[selIn] <= inData:
        end
        if (reset) begin
            q[0] \le 0; q[1] \le 0; q[2] \le 0; q[3] \le 0;
            a[4] \le 0: a[5] \le 0: a[6] \le 0: a[7] \le 0:
        end
    end
    assign outData = enOut? (setSP? q[7] : q[selOut]) : 'bz;
endmodule
```

Los registros se declaran como un arreglo de registros, q[0:7] de tipo reg [7:0]


Inicialmente se setean todos los registros a cero.

La señal set SP sirve para setear el registro r7, usado como *stack pointer*.


Si esta señal no está activa se utiliza selIn para seleccionar el registro a escribir.

La salida utiliza también la señal setSP o selOut según corresponda.

ProcesadorOrgaSmall:module Registers



ProcesadorOrgaSmall:module Registers



Procesador OrgaSmall: module ProgramCounter

```
module ProgramCounter(clk. reset. inValue. outValue.
                      PC_load . PC_inc . PC_enOut):
    input clk. reset:
    input [7:0] inValue;
    output [7:0] outValue:
    input PC load PC inc. PC enOut:
   reg [7:0] q:
    initial begin
       q <= 'b0:
   end
    always @(negedge clk) begin
        if (reset)
                    a <= 'b0:
        if(PC_inc) a \le a + 1:
        if (PC_load) q <= inValue:
   end
    assign outValue = PC_enOut? q : 'bz:
endmodule
```

El PC es un registro declarado dentro del módulo como q. Su tamaño es de 8 bits.

Inicialmente se setea el registro a cero.


Tres señales modifican su estado:

- · reset: Reset a cero.
- · PC_inc: Incrementar en 1.
- PC_load: Cargar un valor arbitrario.

La salida solo se expone en función del valor de PC_enOut.

Este componente puede contener la lógica para incrementar de manera relativa el PC. Incluso debe prover el valor del PC para poder ser utilizado en calculo de direcciones.

Procesador OrgaSmall: module ProgramCounter



Procesador OrgaSmall: module Decode

```
module Decode(clk. reset. halfInst. loadL. loadH.
              opcode . indexX . indexY . valueM):
   input clk. reset:
    input [7:0] halfInst;
   input loadL . loadH :
    output [4:0] opcode:
   output [2:0] indexX. indexY:
   output [7:0] valueM:
   reg [15:0] q:
    initial begin
        a <= 'b0:
   end
    always @(negedge clk) begin
        if(loadL) q[7:0] <= halfInst;</pre>
        if (loadH) q[15:8] <= halfInst:
        if (reset) q <= 'b0:
   end
   //[15 14 13 12 11] [10 9 8] [7 6 5] [4 3 2 1 0]
    assign opcode = q[15:11]:
    assign indexX = q[10:8]:
    assign indexY = q[7:5]:
    assign valueM = q[7:0]:
endmodule
```

La decodificación debe tomar **dos datos de memoria** para armar una instrucción.


Se utiliza un solo registro de 16 bits que se carga parcialmente.

La decodificación consiste tan solo en tomar los bits de la instrucción según el **formato de instrucción**.

Notar que valueM se pisa con indexY.

En otros casos, se puede requerir que algunos campos se generen de forma condicional. Agregando lógica combinatoria en la decodificación.

Procesador OrgaSmall: module Decode



Procesador OrgaSmall: module Memory

```
module Memory(clk, reset, inData, outData, addr.
              enOut. load. enAddr. outAddr):
    input clk. reset:
    input [7:0] inData:
    output [7:0] outData;
    input [7:0] addr:
    input enOut load enAddr:
    output [7:0] outAddr:
    reg [7:0] mem_addr:
    reg [7:0] mem [0:255];
    initial begin
        mem_addr <= 'b0:
        $readmemh("test00Verilog.mem", mem);
    and
    always @(negedge clk) begin
        if (load & (mem_addr!=8'hfc & mem_addr!=8'hfd
           & mem_addr!=8'hfe)) mem[mem_addr] <= inData:
        if(enAddr) mem_addr <= addr:</pre>
        if (reset) mem_addr <= 'b0:
    end
    assign outData = (enOut & (mem_addr!=8'hfc & mem_addr!=8'hfd
                      & mem_addr!=8'hfe))? mem[mem_addr] : 'bz:
    assign outAddr = mem_addr:
endmodule
```


La memoria se declara como un arreglo de 256 registros de 8 bits. reg [7:0] mem[0:255]

La inicialización de la memoria se carga de un archivo utilizando la primitiva \$readmemh.


Tiene además un registro de dirección que se **expone al exterior** del modulo mediante out Addr.

La memoria solo se lee o escribe para direcciones que **no estén mapeadas** a **entrada/salida**.

Procesador OrgaSmall: module Memory



Procesador OrgaSmall: module Memory



Procesador OrgaSmall: module IOports


```
module | Oports (clk. reset. in Data. outData.
               load . addr . enOut . portOutput .
                portInput . portInterrupt):
    input clk. reset:
    input [7:0] inData;
    output [7:0] outData:
    input load:
    input [7:0] addr:
    input enOut:
    output [7:0] portOutput;
    input [7:0] portInput;
    input [7:0] portInterrupt:
    reg [7:0] qPOutput:
    reg [7:0] qPInput;
    reg [7:0] aPInterrupt:
    initial begin
        gPortOutput <= 8'h00:</pre>
        gPortInput <= 8'h00:</pre>
        aPortInterrupt <= 8'h00:</pre>
    end
```

Sean puertos de entrada o salida, todos están declarados como **registros**.

```
always @(negedge clk) begin
        if (addr==8'hfc && load)
            gPOutput <= inData:</pre>
        qPInput <= portInput;</pre>
        aPInterrupt <= portInterrupt:
        if (reset) begin
            qPOutput <= 8'hFF;
            qPInput <= 8'hFF;
             qPInterrupt <= 8'hFF;
        end
    end
    assign outData = (enOut & addr==8'hfc)? qPOutput
                                                           : 'bz:
    assign outData = (enOut & addr==8'hfd)? qPInput
                                                           : 'bz:
    assign outData = (enOut & addr==8'hfe)? gPInterrupt: 'bz:
    assign portOutput = qPOutput:
endmodule
```

El puerto de salida es el único que se escribe por una señal. El resto se **muestrean** sincrónicamente en cada *clock*. La salida se expone si addr tiene el valor correspondiente a la dirección mapeada del puerto.

Procesador OrgaSmall: module IOports



Procesador OrgaSmall: module InterruptController


```
module InterruptController(clk, reset.
                           portInterrupt .
                           intRea intAck):
   input clk. reset:
   input [7:0] portInterrupt;
   output intRea:
   input intAck:
   reg [7:0] gnew:
   reg [7:0] q:
   reg interrupt:
    initial begin
       a <= 8'h00:
       gnew <= 8'h00:
        interrupt <= 0:
   end
```

```
always @(negedge clk) begin
        qnew <= portInterrupt;</pre>
        if (anew != a) begin
             q <= qnew;
             interrupt <= 1:
        end
        if(intAck) interrupt <= 0:</pre>
        if (reset) begin
            q \le 8'h00:
            gnew <= 8'h00;
             interrupt <= 0:
        end
    end
    assign intReq = interrupt:
endmodule
```

El objetivo es reconocer si el puerto de interrupciones cambio su valor, entonces se levantará la señal de interrupciones. Para esto se guarda el valor anterior y el actual, **y se los compara**.

La señal de interrupción se **debe reiniciar** indicando que la interrupción fue atendida.

ProcesadorOrgaSmall:module InterruptController



```
module ControlUnit(clk, reset.
    RB_enin, RB_enOut, RB_selindexin, RB_selindexOut, RB_setSP.
   MM_enOut . MM_load . MM_enAddr .
   ALU_enA . ALU_enB . ALU_enOut . ALU_opW . ALU_OP . ALU_flags .
   PC_load , PC_inc , PC_enOut ,
   DE_enOutImm DE_loadL DE_loadH DE_oncode .
   IC intReg . IC intAck):
    input clk, reset:
   output RB_enin, RB_enOut, RB_selindexin, RB_selindexOut, RB_setSP:
   output MM_enOut, MM_load, MM_enAddr;
   output AlU_enA AlU_enB AlU_enOut AlU_onW:
   output [3:0] ALU OP:
   output PC_load . PC_inc . PC_enOut:
   output DE_enOutImm . DE_loadL . DE_loadH :
   input [4:0] ALU_flags:
   input [4:0] DE_opcode:
   input IC_intReq;
   output IC_intAck:
   wire 1C_microOp . 1Z_microOp . 1N_microOp . 10_microOp :
    wire load_int_microOp . load_microOp . reset_microOp :
    reg [31:0] rom [0:511]:
   reg [8:0] microOp = 0:
    initial begin
        $readmemh("microCodeVerilog.mem". rom):
   end
```

Este módulo contiene una gran memoria para estados.

Por diseño se tienen 512 estados con 32 señales cada uno. Aunque la mayor parte no se utiliza.

Los estados se carga inicialmente de un archivo que contiene el conjunto de microinstrucciones o señales, que programan la máquina Orgasmall.

Alterando estas señales es posible contruir diferentes instrucciones.

```
always @(negedge clk) begin
    if (load_microOp & JC_microOp & ALU_flags [0])
       microOp <= microOp + 2:
    else
    if (load_microOp & JZ_microOp & ALU_flags [1])
        else
    if (load_microOp & ]N_microOp & ALU_flags[2])
        microOp \le microOp + 2:
    else
    if (load_microOp & JO_microOp & ALU_flags [3])
        else
    if (load_microOp & load_int_microOp & ALU_flags[4] & IC_intReq)
        microOp <= 9'h1f0:
    else
    if (load_microOp & !]C_microOp & !]Z_microOp
      & !]N_microOp & !]O_microOp & !load_int_microOp)
        microOp \le \{ DE\_opcode , 4'b0000 \} :
    else
        microOp <= microOp + 1:
    if (reset | reset_microOp) microOp <= 0:</pre>
end
```

El microPC o contador de estados, siempre se incrementa en 1.

A excepción de tres situaciones.


- Operaciones de salto condicional.
- Salto a la rutina de interrupciones.
- Salto a la instrucción decodificada.


```
assign RB_enIn
                      = rom[microOp][0]:
assign RB enOut
                       = rom[microOp][1];
assign RB_selIndexIn
                      = rom[microOp][2]:
assign RB_selIndexOut = rom[microOp][3];
assign RB_setSP
                       = rom[microOn][4]:
assign MM_enOut
                       = rom[microOp][5]:
assign MM_load
                       = rom[microOp][6];
assign MM_enAddr
                       = rom[microOp][7]:
assign ALU_enA
                       = rom[microOn][8]:
assign ALU_enB
                       = rom[microOp][9];
assign ALU_enOut
                       = rom[microOp][10]:
assign ALU_opW
                       = rom[microOp][11];
assign ALU_OP
                          rom[microOp][15].
                           rom[microOp][14].
                           rom[microOp][13].
                           rom[microOp][12] }:
assign IC_microOp
                       = rom[microOp][16]:
assign JZ_microOp
                       = rom[microOp][17]:
assign IN_microOp
                       = rom[microOp][18]:
assign 10_microOp
                       = rom[microOp][19]:
```

```
assign PC_load
                             = rom[microOp][20]:
    assign PC_inc
                             = rom[microOp][21];
    assign PC_enOut
                             = rom[microOp][22]:
                            // rom[microOp][23];
    assign DE enOutlmm
                             = rom[microOp][24];
    assign DE_loadL
                             = rom[microOp][25]:
    assign DE_loadH
                             = rom[microOp][26];
    assign IC_intAck
                             = rom[microOp][27];
                            // rom[microOp][28]:
    assign load_int_microOp
                            = rom[microOp][29];
    assign load_microOp
                             = rom[microOp][30]:
    assign reset_microOp
                             = rom[microOp][31];
endmodule
```

Todas las señales leídas de la memoria son asignadas a cables o registros del circuito.

Luego son utilizadas fuera y dentro del circuito.





Procesador OrgaSmall: module OrgaSmallSystem

```
module OrgaSmallSystem(clk, reset, portOutput,
                    portInput . portInterrupt):
   input clk . reset:
   output [7:0] portOutput:
   input [7:0] portInput:
   input [7:0] portInterrupt:
   wire [7:0] BUS:
   wire ALU_enA , ALU_enB , ALU_enOut , ALU_opW ;
   wire [3:0] ALU_OP:
   wire [4:0] ALU flags:
   wire RB_enIn , RB_enOut , RB_setSP :
   wire [2:0] RB_selln, RB_selOut:
   wire PC_load . PC_inc . PC_enOut:
   wire DE_enOutImm . DE_loadL . DE_loadH :
   wire [4:0] DE_opcode:
   wire MM_enOut_ MM_load_ MM_enAddr-
   wire [2:0] DE_indexX. DE_indexY:
   wire [7:0] DE_valueM:
   wire [7:0] outAddr:
   wire IC_intReq . IC_intAck:
    wire RB_selIndexIn . RB_selIndexOut:
```

Declaración de todos los cables requeridos.

```
ArithmeticLogicUnit ALU(clk. reset. BUS. BUS. BUS.
  ALU en A. ALU en B. ALU en Out. ALU OP. DE indexY.
  ALU_flags . ALU_opW):
Registers RB(clk. reset. BUS. BUS. RB_enIn.
  RB enOut RB selln RB selOut RB setSP):
ProgramCounter PC(clk, reset, BUS, BUS,
  PC_load . PC_inc . PC_enOut):
Decode DE(clk reset BUS DE-loadL DE-loadH ...
  DE_opcode . DE_indexX . DE_indexY . DE_valueM):
Memory MM(clk, reset, BUS, BUS, BUS,
  MM_enOut. MM_load. MM_enAddr. outAddr):
IOports IO(clk, reset, BUS, BUS, MM_load, outAddr,
  MM_enOut, portOutput, portInput, portInterrupt):
InterruptController IC(clk, reset, portInterrupt,
  IC_intReg . IC_intAck):
```

Se instancia uno a uno los componentes del datapath. Se respeta el orden de los parámetros, aunque se dificulta la lectura. **Ejemplo: señal BUS duplicada.**

Procesador OrgaSmall: module OrgaSmallSystem

```
ControlUnit CU(clk, reset,

RB.enln, RB.enOut, RB_selIndexIn, RB_selIndexOut, RB_setSP,

MM.enOut, MM.load, MM.enAddr,

ALU_enA, ALU_enB, ALU_enOut, ALU_OPW, ALU_OP, ALU_flags,

PC_load, PC_inc, PC_enOut,

DE_enOutImm, DE_loadL, DE_loadH, DE_opcode,

IC_intReq, IC_intAck);

assign RB_selIn = RB_selIndexIn? DE_indexY: DE_indexX;

assign RB_selOut = RB_selIndexOut? DE_indexY: DE_indexX;

assign BUS = DE_enOutImm? DE_valueM: 'bz;

endmodule
```

Por último se instancia la únidad de control.


Donde se conecta el resto de las señales declaradas como cables.

El *datapath* se completa generando las señales desde el decodificador a la selección de registros en el banco de registros. Se identifica como los dos multiplexores de selección de registros.

Además generando la señal desde el decodificador al bus principal del valor M. Leer el valor inmediato.

Notar que estos elementos podian formar parte de los módulos, sin embargo se busco respetar el esquema del *datapath*.

ProcesadorOrgaSmall:module OrgaSmallSystem



Ejemplo Completo: Contador con salida serie

```
SET R7. OxFB : set STACK
SET RO. interrupt_handler
STR [OxFF], RO; Set Interrupt Rutine
SET RO. 0x10
LOADF RO : Set Interrupt Flag
· main
SET RO. 0x0
SET R1 0x1
whileTrue:
    STR [0xFC], R1 : out <- 0001
    CALL | R7 | . sleep
    STR [0xFC], R0 : out <- 0000
    SET R3. 0x7
    whileSerie:
        CALL | R7 | . sleep
        LOAD R2, [current]
        AND R2. R1
        SHL R2 1
        STR [0 x FC]. R2 : out <- 00X0
        LOAD R2. [current]
        SHR R2 1
        STR [current], R2
        SUB R3. R1
        1Z continuar
        1MP whileSerie
    continuar.
    LOAD R2. [data]
    STR [current], R2
JMP whileTrue
```

```
sleep:
    PUSH | R7 | . RO
    PUSH | R7 | , R1
    PUSH | R7 | . R2
    PUSH | R7 | R3
    PUSH | R7 | , R4
    SET R2 10
    ciclo.
        CMP R2 R0
        JZ end_sleep
        SUB R2, R1
        1MP ciclo
    end sleen:
    POP | R7 | . R4
    POP
         | R7 | . R3
    POP
         | R7 | . R2
    POP
         | R7 | . R1
    POP
          R7 . RO
    RET
          | R7 |
current: DB 0x00
data:
          DB 0x00
: Memory
: OxOO = entry point
: OxFB = stack base
: OxFC = port Output
: OxFD = port Input
: OxFE = port Interrupt
: OxFF = Rutine pointer
```

```
interrupt_handler:
    PUSH | R7 | . RO
    PUSH | R7 | R1
   PUSH | R7 | R2
    PUSH | R7 | R3
    PUSH | R7 | R4
    SET RO. 0x1
    SET R1. 0x2
    LOAD R3. [OxFE]
    CMP R3 R0
    JZ val_inc
   CMP R3 R1
    1Z val dec
    end_interrupt:
    POP | R7 | . R4
    POP | R7 | . R3
    POP | R7 | . R2
    POP | R7 | . R1
    POP
        IR7 I RO
    RETI | R7 |
    val_inc:
        LOAD R3. [data]
        ADD R3 RO
        STR [data], R3
        JMP end_interrupt
    val dec.
        LOAD R3. [data]
        SUB R3 R0
        STR [data], R3
        1MP end_interrupt
```

Observaciones OrgaSmall

La arquitectura del sistema como su microarquitectura están **diseñadas con fines didácticos**.

Su espacio de direccionamiento y tipos de direccionamiento son **muy limitados**.

No está pensado para soportar desplazamientos a memoria, todas direcciones absolutas.

El diseño de las instrucciones es regular para simplificar **su lectura y decodificación**.

Soporta instrucciones complejas, ya que **no tiene seudoinstrucciones**.

El diseño de la microarquitectura tiene múltiples registros innecesarios.

Es un diseño escalable y adaptable para **nuevas instrucciones**.

Simple de modificar y agregar **nuevos componentes**.

No esta pensado para ser **eficiente**, incluso ni para ser implementado en un FPGA.

Bibliografía

- "Arquitectura OrgaSmall"

https://github.com/fokerman/microOrgaSmall

¡Gracias!