Introducción a FPGAs

y repaso de Lógica Digital

David Alejandro González Márquez

Programación de softcores en FPGAs Programa de Profesoras/es Visitantes Departamento de computación Universidad de Buenos Aires

La materia: Programación de Softcores en FPGAs

Objetivo de este curso:

El aprendizaje de la programación de FPGAs guiada por el desarrollo de softcores processors.

Temas y calendario:

- TO Repaso de lógica digital e Introducción a las FPGAs
- T1 Lenguajes de descripción de Hardware, Verilog.
- T2 Modelo de tiempos y delay. Definición de Testbench.
- T3 Arquitectura de procesadores, modelos de cómputo.
- T4 Microarquitectura, diseños de múltiples ciclos y un solo ciclo.
- T5 Técnicas de segmentación de instrucciones (pipeline). Diseño de etapas y tiempos.
- T6 Introducción a softcores: Picoblaze y Microblaze, características y casos de uso. Modelado e interacción entre múltiples cores.

Clases:

Todas las clases van a estar disponibles en github con sus fuentes.
 Son libres de enviar PRs para mejorar el material o incluso agregar comentarios.

La materia: Programación de Softcores en FPGAs

Requerimientos:

Notebook con Linux + Software de diseño Vivado de Xilinx.

Material de estudio y práctica:

- Clases teóricas y prácticas.
- Guía práctica de ejercicios de Verilog.
- Bibliografía y Papers.

Forma de evaluación:

- Trabajo Práctico de Microarquitectura → Nota númerica grupal.
- Presentación de temas → Presentación en clase en grupo.
- Evaluación oral/escrita de final de curso → Nota númerica.

Calificación final:

Promedio entre evaluación final y trabajo práctico.

Bibliografía

"Digital Design and Computer Architecture", Second Edition
David Money Harris. Sarah L. Harris - Morgan Kaufmann - 2013

"Diseño Digital", Tercera Edición

M. Morris Mano - Pearson - 2003

"Essentials of Computer Organization and Architecture", 5th Edition

Linda Null, Julia Lobur - Jones and Bartlett Publishers - 2018.

"Introduction to Computing Systems", Third Edition

Yale N. Patt, Sanjay J. Patel - McGraw-Hill - 2019

- "Computer Organization and Design: The Hardware/Software Interface", Fifth Edition

David A. Patterson, John L. Hennessy - Morgan Kaufmann - 2014

- "Syntesis of Arithmetic Circuits FPGA, ASIC, and Embedded Systems"

Jean-Pierre Deschamps, Gery Jean Antoine Biol, Gustavo D. Sutter - John Wiley & Sons - 2006

"CMOS VLSI Design: A Circuits and Systems Perspective", Fourth Edition.

Neil H. E. Weste. David Money Harris - Pearson - 2011

"Computer Architecture: A Quantitative Approach", Sixth Edition.

John L. Hennessy, David A. Patterson - Morgan Kaufmann - 2019

"Digital Design and Verilog HDL Fundamentals"
 loseph Cavanagh - CRC Press. Taylor & Francis Group - 2008

Agenda

1 - Repaso de Lógica Digital

2 - Introducción a los FPGAs

Componentes Básicos: Compuertas

Las compuertas nos permiten hacer operaciones con las señales eléctricas (0 y 1).

Vamos a utilizar compuertas para construir circuitos que respeten el comportamiento de una determinada función. Estos circuitos se denominan **combinatorios**.

| A-[| > -x | Ē | |) -x | Ē | |)-x | A | |) × | E | |) X | E | |)-x |
|-----|----------------|---|----|-------------|---|-----|-----|---|------------|------------------|---|------------------|------------|---|-------|-----|
| | Ā | | Α. | В | | A + | В | | <u>A</u> · | В | | $\overline{A +}$ | В | | A (±) | В |
| Α | NOT | | | | | | | | | NAND | | | | | | |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
| | | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |
| | | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 1 1 0 | 1 | 1 | 0 | 1 | 1 | 0 |

Construir funciones booleanas con su tabla de verdad

Dos formas canónicas de expresiones booleanas:

- Suma de Productos
 Expresión que hace la suma de todas las combinaciones que resulten en 1.
- Producto de Sumas
 Expresión que hace el producto de todas las combinaciones que resulten en 0.

Ejemplo:

| A | В | F(A, B) |
|---|---|---------|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
| | | |

Suma de Productos

$$F(A, B) = (\overline{A} \cdot \overline{B}) + (A \cdot \overline{B})$$

Producto de Sumas

$$F(A, B) = (A + \overline{B}) \cdot (\overline{A} + \overline{B})$$

Construir circuitos a partir de una función booleana

Ejemplo:


| Α | В | F(A, B) |
|---|---|---------|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |


Suma de Productos

$$F(A, B) = (\overline{A} \cdot \overline{B}) + (A \cdot \overline{B})$$

Producto de Sumas

$$F(A, B) = (A + \overline{B}) \cdot (\overline{A} + \overline{B})$$





Construir circuitos a partir de una función booleana

Ejemplo:

| Α | В | F(A, B) |
|---|---|---------|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

Suma de Productos

$$F(A, B) = (\overline{A} \cdot \overline{B}) + (A \cdot \overline{B})$$

$$F(A, B) = (\overline{A} + A) \cdot \overline{B}$$

$$F(A, B) = 1 \cdot \overline{B}$$

$$F(A, B) = \overline{B}$$

Producto de Sumas

$$F(A, B) = (A + \overline{B}) \cdot (\overline{A} + \overline{B})$$

$$F(A, B) = (A \cdot \overline{A}) + \overline{B}$$

$$F(A, B) = 0 + \overline{B}$$


$$F(A, B) = \overline{B}$$

Suma de Productos


$$F(A, B) = (\overline{A} \cdot \overline{B}) + (A \cdot \overline{B})$$


Producto de Sumas

$$F(A, B) = (A + \overline{B}) \cdot (\overline{A} + \overline{B})$$



Uso de compuertas para seleccionar y habilitar






Las señales enA, enB, enC y enD son de habilitación, para los datos de las señales A, B, C y D.

Circuitos Combinatorios: Decodificadores y Codificadores

Decodificador


Circuito que toma n entradas (e_0 a e_{n-1}) y genera 2^n salidas (s_0 a s_{2^n-1}).





Coloca un 1 en la salida codificada por la entrada.


El resto de las salidas quedan en 0.

Ejemplo - Decodificador de 2 entradas










Circuitos Combinatorios: Decodificadores y Codificadores


Codificador





Circuito que toma 2^n entradas (e_0 a e_{2^n-1}) y genera n salidas (s_0 a s_{n-1}).


Expone en las salidas la codificación de la única entrada en 1. Este circuito no permite que más de una entrada esté en 1.

Ejemplo - Codificador de 4 entradas










Circuitos Combinatorios: Decodificadores y Codificadores


Decodificador




| ent | radas | salida | | | | |
|----------------|-------|--------|-------|-------|-------|--|
| E ₁ | Eo | So | S_1 | S_2 | S_3 | |
| 0 | 0 | 1 | 0 | 0 | 0 | |
| 0 | 1 | 0 | 1 | 0 | 0 | |
| 1 | 0 | 0 | 0 | 1 | 0 | |
| 1 | 1 | 0 | 0 | 0 | 1 | |



Codificador




| | entr | sali | idas | | |
|----|----------------|----------------|----------------|----------------|----|
| Eo | E ₁ | E ₂ | E ₃ | S ₁ | So |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 1 |



Circuitos Combinatorios: Multiplexores y Demultiplexores


Multiplexor





Circuito que toma n entradas de control (c_0 a c_{n-1}), 2^n entradas de datos (e_0 a e_{2^n-1}) y genera una salida s_0 .


Dependiendo del valor de las entradas de control, selecciona una de las entradas de datos y la expone en la salida.

Ejemplo - Multiplexor de 4 entradas










Circuitos Combinatorios: Multiplexores y Demultiplexores


Demultiplexor





Circuito que toma n entradas de control (c_0 a c_{n-1}), una entrada de datos e_0 y genera 2^n salidas (s_0 a s_{2^n-1}).


Expone la entrada en una de las salidas, dependiendo del valor de las entradas de control.

Ejemplo - Demultiplexor de 4 entradas











Circuitos Combinatorios: Multiplexores y Demultiplexores


Multiplexor




| | entradas | | | | | | |
|----------------|----------------|---------|-------|----------------|-------|----------------|--|
| Eo | E ₁ | E_2 | E_3 | C ₁ | C_o | So | |
| eo | e_1 | e_2 | e_3 | 0 | 0 | e _o | |
| e ₀ | e_1 | e_{2} | e_3 | 0 | 1 | e ₁ | |
| eo | e_1 | e_{2} | e_3 | 1 | 0 | e ₂ | |
| e _o | e_1 | e_{z} | e_3 | 1 | 1 | e ₃ | |



Demultiplexor



| entradas | | | | salidas | | | | |
|----------------|----------------|----|----------------|----------------|----------------|-------|--|--|
| Eo | C ₁ | Co | So | S ₁ | S ₂ | S_3 | | |
| eo | 0 | 0 | e _o | 0 | 0 | 0 | | |
| eo | 0 | 1 | 0 | e_0 | 0 | 0 | | |
| e _o | 1 | 0 | 0 | 0 | e_0 | 0 | | |
| e _o | 1 | 1 | 0 | 0 | 0 | e_0 | | |




Circuitos Combinatorios: Circuitos Aritméticos

Conjunto de circuitos que nos permiten realizar operaciones matemáticas.

Sumador Simple





| Α | В | C_{out} | S |
|---|---|------------------|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |

$$C_{\text{out}} = A \cdot B$$

$$S = (\overline{A} \cdot B) + (A \cdot \overline{B}) = A \oplus B$$

$$A = A \oplus B$$

$$C_{\text{out}}$$



Sumador simple de 1 bit, nos permite sumar dos bits A y B. El resultado se expresa como S y el carry como C_{out}.


Si queremos sumar más de un bit, necesitamos también sumar el carry de la operación anterior.

Circuitos Aritméticos


Sumador Completo



Un sumador completo de 1 bit, nos permite sumar dos bits A y B, y además el carry de la operación anterior C_{in} . El resultado se expresa como S y un carry C_{out} .



| C_{in} | A | В | C_{out} | S |
|----------|---|---|------------------|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 |



Circuitos Aritméticos

Sumador de 4 bits


Utilizando 4 sumadores completos, podemos construir un sumador de 4 bits.

Inversor aditivo de 4 bits

Si negamos la entrada y le sumamos uno. Obtenemos el inverso aditivo de un número en complemento a 2.

Restador de 4 bits

Si sumamos un número con el inverso aditivo de otro obtenemos un circuito restador.




Circuitos Aritméticos - Flags

Los circuitos aritméticos además de generar resultados de sus operaciones, también generan lo que se conoce como **palabra de estado**.

La palabra de estado contiene una serie de **Flags**.

Vamos a ver algunos de ellos y cómo se construyen.



| N | Negative | Indica si el número es negativo en complemento a 2. |
|---|----------|--|
| Z | Zero | Indica si el número es cero en complemento a 2. |
| C | Carry | Indica si la operación en complemento a 2 genera acarreo. |
| V | Overflow | Indica si el resultado no es representable en complemento a 2. |


Lógica de tres estados

Supongamos tener un **cable** que conecta tres circuitos diferentes. Si un circuito escribe una señal, esta es leída por los otros.

Ahora, no es posible que dos circuitos escriban **simultáneamente** una señal.

A pesar de que los circuitos puedan acordar no escribir simultáneamente.

Necesitaríamos algún dispositivo que **permita decidir** si leemos o escribimos un cable.



No podemos cambiar el cable para leer o escribir, pero sí podemos **desconectarlo**.

Lógica de tres estados

Un componente de 3 estados es un circuito electrónico que presenta a su salida tres estados posibles:

- O Estado lógico Cero.
- 1 Estado lógico Uno.

hi-Z No estado. Desconectado (Alta impedancia).



| C | Ε | S |
|---|---|------|
| 0 | 0 | hi-Z |
| 0 | 1 | hi-Z |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
| | | |






Este componente nos permite **desconectar** circuitos, para así decidir cuándo escribir o leer de un cable.

Más adelante:

Vamos a construir registros bidireccionales y utilizar buses, donde usaremos este componente.


Circuitos Secuenciales

Circuitos Combinacionales



La salida está determinada únicamente por la entrada del circuito

Circuitos Secuenciales




La salida está determinada por la entrada y el **estado interno** del circuito

El estado estará determinado por una memoria, pero ¿cómo almacenamos bits?

Flip-Flops (biestable)

Los flip-flop son circuitos biestables que permiten almacenar 1 bit de memoria.


Tipo D: Activado por nivel.



| en | D | Qn | Q_{n+1} | |
|----|---|----|-----------|------|
| 1 | 0 | Qn | 0 | |
| 1 | 1 | Qn | 1 | en _ |
| 0 | × | Qn | Q_n | |

Si la señal en está en 1, el estado Q toma el valor de la señal D.

Tipo D Master-Slave: Activado por flanco.




| en | D | Q _n | Q_{n+1} |
|----|---|----------------|-----------|
| 1 | 0 | Qn | 0 |
| 1 | 1 | රු ර | 1 |
| 0 | × | Qn | Qn |



Si la señal clk cambia de 1 a 0 (flanco descendente), Q toma el valor del último valor guardado durante el puso 1 de la señal clk

Circuitos Secuenciales



Un circuito secuencial, se puede separar en dos partes:

- 🕕 un bloque combinacional
- un bloque con memoria


La memoria almacena bits que determinan el estado del circuito.

Las entradas del bloque combinacional son las entradas (E) y las salidas de la memoria (Q_n).

El bloque combinacional genera la salida del circuito (S) y el nuevo estado de la memoria (Q_{n+1}) .

Circuitos Secuenciales

El esquema anterior lo podemos implementar usando flip-flops de la siguiente forma:



Contamos con dos bloques combinacionales para generar:


- 1 los nuevos estados estados de los flip-flops
- y otro para generar las salidas del circuito

 Q_n representa el estado actual de los flip-flops, mientras que Q_{n+1} representa el estado siguiente.

Pero, ¿cuándo se modifica el estado interno de un circuito?

Reloj (Clock)

El reloj o señal de reloj, se utiliza para **temporizar** los cambios que se suceden en un circuito. Permite coordinar el momento exacto en que se **modifica** el estado de los biestables.



La señal varía entre 0 y 1 en intervalos regulares de tiempo. Su ciclo es simétrico, ya sea comenzando desde 0 o desde 1.

Se denomina **flanco**, al momento en que la señal cambia entre estados.


Flanco descendente: Cambia entre 1 a 0.

Flanco ascendente: Cambia entre 0 a 1.

Contadores


Los circuitos contadores generan una **secuencia** de valores en su salida por cada ciclo de clock.

Ejemplo: Contador módulo potencia de 2 de 3 bits. Cuenta de 000b a 111b.



Cada uno de los flip-flops cambia de estado por el contrario al que tiene almacenado.

El cambio se produce cuando el flip-flop anterior, que alimenta su clock, cambia de estado.



Contadores

Contador módulo potencia de 2

Secuencia ascendente tal que su módulo siempre es una potencia de 2 por cada bit que se agrega al contador.


Contador módulo arbitario


Cuando la secuencia supera valor máximo es reiniciada a cero gracias a un circuito combinatorio provisto para tal fin.

Contador módulo y cuenta arbitraria

Se provee un circuito combinatorio que transforma cada valor de la secuencia en uno arbitrario.

Ejemplos:





Registros

Un registro es un circuito secuencial que contiene un conjunto de n flip-flops asociados, que permiten **almacenar temporariamente** una palabra o grupo de n bits.

Los tipos de registro dependen de la forma en que los datos son leídos o almacenados:

- Registro paralelo-paralelo (entrada paralelo, salida paralelo)
- Registro serie-paralelo (entrada serie, salida paralelo)
- Registro paralelo-serie (entrada paralelo, salida serie)
- Registro serie-serie (entrada serie, salida serie)


Serie: Los bits entran o salen del registro secuencialmente, uno a continuación del otro.

Paralelo: Los bits entran o salen del registro simultáneamente, todos al mismo tiempo.


Registros

Ejemplos para registros de 3 bits.


Registro paralelo-paralelo




Registro paralelo-serie



Registro serie-paralelo



Registro serie-serie



Registros bidireccionales

En términos prácticos, vamos a querer conectar registros entre sí, tanto para leer como para escribir.


Para esto vamos a necesitar registros que operen **bidireccionalmente**.


Es decir que, utilizando las mismas entradas, podamos escribir y leer el registro.

Usando **componentes de 3 estados**, vamos a construir registros bidireccionales.

Esta idea se puede extender a cualquier circuito, no necesariamente registros.

Ejemplo: registro de 1 bit.





Si la señal R/ \overline{W} es 0, el valor en la **entrada** data puede llegar a la entrada D del biestable.

Si la señal R/ \overline{W} es 1, el estado Q del biestable se expone en la **salida** data.

Agenda

1 - Repaso de Lógica Digital

2 - Introducción a los FPGAs

Microprocesador, FPGAs, ASICs

Microprocesador

Unidad de procesamiento principal de una computadora. Ejecuta todo tipo de programas de propósito general. Su arquitectura no puede ser modificada.

FPGAs

Arreglo programable de celdas lógicas. Puede ser configurado para comportarse como cualquier circuito digital. Incluso como un procesador.

ASICs

Es un circuito de aplicación especifica (*Application-Specific Integrated Circuit*). Integrado para realizar una sola tarea. Los procesadores son casos particulares de ASICs.

| | Microprocesador | FPGA s | ASICs |
|---------------------------|-------------------------|-----------------------------|-----------------------|
| Utilización | Propósito general | Prototipado/pequeño volumen | Producción en masa |
| Flexibilidad | Hardware no modificable | Reconfigurable | Completa flexibilidad |
| Lenguajes de programación | Múltiples | VHDL/Verilog/otros | VHDL/Verilog/otros |
| Programación | Archivo Ejecutable | Bitstream | Circuito diseñado |

Field programmable gate arrays (FPGAs)


Pueden ser usados para implementar cualquier diseño de Hardware. Usualmente utilizados para prototipar la impementación productiva de un ASIC.

Pueden ser parte de un producto final de alto grado de especialización, dependiendo del volumen y costos.

Desarrollados a principios de 1980 como solución a la "glue logic" necesaria para conectar circuitos integrados.

En 1984 Xilinx™introduce la tecnología de los FPGA como alternativa para remplazar la "glue logic".


El diseño de circuitos en FPGA reduce el *time to market*, sin requerir un diseño físico, ni de manofactura como un IC.



FPGAs: Conceptos Básicos

La arquitectura de un FPGA consiste en un arreglo de bloques lógicos y elementos de memoria. Donde es posible configurar:

- El comportamiento de cada bloque como una función lógica particular.
- 2 Las entradas y salidas que van a llegar a cada bloque.
- 3 La interconexión entre cualquier par de bloques.



Los diferentes FPGA del mercado difieren entre sí por:


- Cantidad de bloques, funcionalidad y especialización de cada uno.
- Distribución de los bloques.
- Mecanismos de interconexón y ruteo entre bloques.
- Soporte integrado adicional, como procesadores.

FPGAs: Tecnologías de programación

Tres tecnologías básicas para programar el comportamiento de circuitos

Basado en SRAM

Se utilizan pass-transistors, transmission gates, o multiplexers controlados por celdas de SRAM. Rápidamente reconfigurables de forma ilimitada. Requieren un integrado de mayor tamaño. Programación volátil.




Antifuse

La conexión se funde una vez programada. Más económico que SRAM. Solo puede ser programado una vez. Programación no volátil.

EEPROM/Flash

Similar a SRAM pero con memorias no volátiles. Demoran más tiempo en ser reprogramadas.



Si bien cada fabricante da un nombre particular a su tecnología, o difieren en su implementación, conceptualmente estos tres comportamientos son los más habituales.

FPGAs: LookUp Table (LUT)


Las LUTs permiten implementar cualquier función lógica.

Una n-LUT consiste en una memoria de 2ⁿ bits que por medio de un decodificador permite implementar una función lógica de n bits de entrada y un bit de salida.

Las LUT son configuradas por el bit-stream de programación y no pueden ser alteradas una vez programadas.

Dentro de una celda lógica, no solo tenemos una LUT, sino también multiplexores y Flip-Flops.

Las celdas lógicas son las más comunes dentro de una FPGA.




| 0000 0001 0010 0011 0100 | F(0,0,0,0) F(0,0,0,1) F(0,0,1,0) F(0,0,1,1) | stored in 1 st latch stored in 2 nd latch stored in 3 rd latch stored in 3 rd latch |
|--------------------------------------|--|---|
| | | |
| 1101 1110 1111 | F(1,1,1,0) F(1,1,1,1) | ≪—stored in 15 th latch ≪—stored in 16 th latch |

FPGAs: Celda lógica

Una celda lógica básica, contiene una LUT, un Flip-Flop y un multiplexor.

La LUT se configura por medio de celdas de SRAM que indican las respuestas de la función lógica a implementar.


Mientras que el multiplexor de salida se configura para que la respuesta de la celda sea generada por el Flip-Flop o directamente de la función lógica.



La interconexón y configuración de estas celdas permite implementar cualquier circuito, sin embargo estas pueden ser ineficientes.


Por lo tanto se cuenta con celdas especializadas para distintas funciones específicas.

FPGAs: Tipos de celdas o bloques





Bloque Lógico

Bloque de Memoria



Bloque DSP





Bloque de Entrada/Salida

FPGAs: Fabricantes

Existen diferentes fabricantes de **chips FPGAs**. Estos diseñan, construyen y venden los integrados que contienen las FPGAs.

Cada fabricante tiene su propio *stack* de desarrollo, con su propio *software* y bibliotecas de primitivas.

Además existen otros fabricantes que solo ensamblan **placas de desarrollo** o **placas específicas con FPGAs**

Para tareas de prototipado o en investigación se utilizan las **placas de desarrollo**, ya que cuentan con múltiples interfaces de entrada/salida para experimentos.

Fabricantes de FPGAs

SRAM-based

Antifu

- Xilinx
- Altera
- Atmel
- Lattice

Antifuse o Flash

- Actel
- Quick logic

Fabricantes de placas

- Digilent
- Alinx
- Avnet
- Invent Logics
- Numato Lab
- Opal Kelly

- MYIR Tech
- Krtkl
- Terasic
 - BittWare
- Hitech Global
- Trenz Electronic


FPGAs: Tipos de placas


Dependiendo de la cantidad de celdas y tipos de celdas podemos encontrar diferentes configuraciones de placas.


Principalmente tenemos tres tipos:


- FPGA pura.
- FPGA System-on-chip (Soc).
- FPGA específico (video, señales, i/o).











FPGAs: Zybo Z7

Features

- 667MHz dual-core Cortex-A9 processor with integrated FPGA.
- -1 GB DDR3L with 32-bit bus @ 1066 MHz.
- Wide range of USB, Ethernet, Video, and Audio connectivity.
- Pmod connectors for adding-on hardware devices.
- Pcam connector for camera sensors with MIPI CSI-2 interface.
- Programmable from JTAG, Quad-SPI flash, and microSD card.



Connectivity and On-board I/O

Video HDMI Output

HDMI Input

Pcam connector Gigabit Ethernet

USB USB-UART

USB-JTAG Programmer

USB Host\OTG

2 MIO Push buttons

Pmod Connectors

Networking

Switches 4 Slide switches Buttons 4 Push buttons

LEDs 4 LEDs

1 MIO LED 2 RGB LEDs

Electrical

Power USB

5V (2.5mm coaxial) supply


Logic Level 3.3V

Physical

Width 3.3 in (88 mm) Length 4.8 in (122 mm)

FPGAs: Zybo Z7

Zynq-7000 ARM/FPGA SoC Development Board



FPGAs: Diseño, Sintesis e Implementación

La construcción de soluciones con FPGAs consta de etapas de diseño y etapas de verificación.

Design Entry: Archivos de diseño en HDL.

Design Synthesis: Convierte el HDL en una representación abstracta usando una biblioteca de primitivas.

Partition (or Mapping): Asigna a cada elemento lógico componentes físicos del dispositivo.


Place: Mapea los componentes físicos a componentes específicos del dispositivo.

Route: Construye las conexiones entre los componentes.

Program Generation: Genera un *bit-stream* para programar el dispositivo.

Device Programming: Carga el bit-stream en el dispositivo.

Design Verification: La simulación es utilizada para detectar errores y comprobar su funcionamiento.




VIVADO, ML Editions

Quick Take Videos >
What's New in 2022.2 >

Pantalla de inicio.


Desde aquí podemos crear un poyecto nuevo o iniciar el administrador de IPs.




Nombre del proyecto y ubicación.

Consejo:


Crear un proyecto de experimentos, que puedan editar todo el tiempo. Por otro lado, tengan proyectos independientes para cada tarea.



Seleccionar tipo de proyecto. Vamos a trabajar con un *RTL proyect*.




Seleccionar los archivos sources. Podemos crear nuevos o importar ya creados.



Seleccionar o crear el archivo de *contraints*. Es el encargado de conectar los *pins* físicos con las entradas o salidas del circuito.

Cada placa tiene su propio archivo master con los nombres específicos de cada uno de los *pins*




Para Zybo Z7:

https://github.com/Digilent/digilent-xdc/blob/master/Zybo-Z7-Master.xdc

El IDE requiere tener la **biblioteca de componentes** específica de cada placa.


Por lo tanto es necesario tener el **catalogo de placas** completo.

Para esto Vivado provee una opción que permite descargar todas las placas soportadas.




Una vez seleccionada la placa. Podemos descargar la **biblioteca de componentes** asociada a la misma

En la instalación del software no se recomienda descargar el soporte para todas las placas durante la instalación. Ocupa mucho espacio y resulta más práctico descargarlo cuando se requiera.





Una vez completada la creación del proyecto, se presenta un detalle de la configuración a generar.





La ventana de definición de módulos, nos permite crear un modulo nuevo seleccionando sus entradas y salidas.

Esta información será usada directamente para generar código HDL.









Bibliografía

- "Essentials of Computer Organization and Architecture", 5th Edition Linda Null, Julia Lobur - Jones and Bartlett Publishers - 2018.
 - Chapter 3 Boolean Algebra and Digital Logic:
 - 3.2 Boolean Algebra, 3.3 Logic Gates
 - 3.7 Sequential Circuits, 3.6 Combinational Circuits
 - 3.7.1 Basic Concepts, 3.7.2 Clocks, 3.7.3 Flip-Flops
- "Syntesis of Arithmetic Circuits FPGA, ASIC, and Embedded Systems"
 Jean-Pierre Deschamps, Gery Jean Antoine Biol, Gustavo D. Sutter John Wiley & Sons 2006
 - Chapter 9 Hardware Plataforms → 9.4 Field Programmable Gate Array (FPGA) Pag. 258-266
- Zynq-7000 SoC Technical Reference Manual (UG585)
 URL: https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM

¡Gracias!