Práctica 4 - Entrada/Salida

Organización del Computador 1

Primer Cuatrimestre 2018 - Turno Mañana

Ejercicio 1 Una computadora ORGA1 se encuentra conectada a 3 dispositivos de E/S que actúan como sensores. Cada sensor posee un registro de E/S que reporta información climática. Los sensores son:

- Temperatura: Mide temperatura en grados celsius (TEMP_STATUS)
- Presión Atmosférica: Mide presión en HectoPascales (ATM_STATUS)
- Intensidad del Viento: Mide intensidad en Metros/Segundo (WIND_SPEED)

Las etiquetas MAX_TEMP, MAX_ATM, MAX_WIND_SPEED son constantes de 16 bits.

a) Mapear los registros de E/S a direcciones de E/S de ORGA1 y completar el siguiente código:

```
sensar: CMP [...], MAX_TEMP; alcanzo temperatura maxima?

JG alarma

CMP [...], MAX_ATM; alcanzo presion atmosferica maxima?

JG alarma

CMP [...], MAX_WIND_SPEED; alcanzo velocidad maxima?

JG alarma

JMP sensar

alarma: CALL sonarAlarma; invoca rutina de alarma

JMP sensar
```

- b) Suponiendo que el ciclo de instrucción de cada instrucción del programa tarda t sg y los valores máximos nunca se alcanzan ¿cuál es la frecuencia (en Hz) de muestreo (lectura) de los registros de E/S?
- c) Suponga que reemplaza el procesador ORGA1 por un procesador ORGA1i que soporta hasta una interrupción. El sensor de temperatura solicita una interrupción si se alcanza la temperatura máxima.
 - I. Modificar el programa presentado para aprovechar esta característica de modo que la frecuencia de muestreo sea mayor. ¿ Cuál es la nueva frecuencia de muestreo en Hz?
 - II. Escribir la rutina de atención de la interrupción del sensor de temperatura.

Ejercicio 2 En una computadora ORGA1i conectada a un dispositivo de E/S que la puede interrumpir se está ejecutando el siguiente programa:

main: MOV RO, 0x8000 MOV R1, 0xFFFF

ADD RO, R1

JVS huboOverflow

noHuboOverflow: ..

...

huboOverflow: ...

La rutina de atención de la interrupción es la siguiente:

```
rutinaAtencionInt:
                    PUSH RO
                                     ; salva el valor original de RO
                    PUSH R1
                                     ; salva el valor original de R1
                    MOV RO, 0x0000
                    MOV R1, 0x0000
                    ADD RO, R1
                    POP R1
                                     ; restaura el valor original de R1
                    POP RO
                                     ; restaura el valor original de RO
                    SETI
                                     ; habilita que se pueda interrumpir
                    RET
                                     ; retorna a lo que estaba ejecutando
```

Suponga que I=1 y en la dirección de memoria 0x0000 se encuentra efectivamente la dirección de la etiqueta rutinaAtencionInt

- a) ¿La ejecución del programa main continuará como se espera si el dispositivo de E/S activa la señal de interrupción durante el ciclo de ejecución de la instrucción ADD RO, R1?
- b) ¿Qué cambios realizaría a la rutina de atención de la interrupción para que su ejecución fuera transparente?

Ejercicio 3 El siguiente pseudo-código incompleto describe el ciclo de instrucción de un procesador ORGA1i :

```
while (true) {
  Fetch() // fetch
  Decode() // decodificacion
  Execute() // ejecucion
  if I==1 AND INTR==1 {
    ... Completar
    INTA()
  }
}
```

Completar el pseudo-código de modo que describa correctamente las acciones que lleva a cabo el procesador cuando decide atender una interrupción.

Ejercicio 4 En una computadora ORGA1 se ha conectado un dispositivo de entrada. Este dispositivo posee un registro de entrada/salida (STATUS) cuya dirección se *mapea* a la dirección de memoria 0xFFFO.

La forma de interpretar este registro (de 16 bits: $b_{15} \dots b_0$) es la siguiente:

- El bit b_{15} representa el estado del dispositivo. Dicho bit se encuentra en 1 cuando el dispositivo está ocupado (no hay todavía un dato válido para leer), y en 0 cuando está listo (en caso contrario).
- Cuando el estado del dispositivo es "listo" (es decir, el dato para leer es válido), $b_7 \dots b_0$ contienen el dato proporcionado por el dispositivo.

Escribir una rutina en assembler de ORGA1 que, implementando la técnica de *polling*, lea datos válidos del dispositivo tantas veces como se indique en R0 y los escriba en forma contigua a partir de la dirección de memoria referida por R1. Se deberá guardar un dato en cada dirección de memoria, en la parte baja de la misma (es decir, en los bits 7...0), mientras que los bits restantes deberán ser ceros. Por simplicidad, no importa si se lee varias veces el mismo dato o se pierden datos válidos.

Ejercicio 5 Un procesador ORGA1 se encuentra conectado a 2 dispositivos de E/S:

- Un botón que posee un único registro de E/S de lectura solamente (BUTTON_STATUS). Si se lee el valor 0x0000 el botón no está siendo presionado. Por el contrario, si se lee el valor 0xFFFF el botón está siendo presionado. Este registro de E/S se encuentra mapeado a la dirección 0xFFFO.
- Un display electrónico que posee un registo de E/S de escritura solamente (DISPLAY_DATA). El valor que se escribe en este registro se muestra en una pantalla al usuario como un número entre 0 y 65535. Este registro está mapeado a la dirección de E/S 0xfff1.

Escribir una rutina que controle el procesador tal que, comenzando con el valor 0, cuente la cantidad de veces que el usuario oprime un botón. Debe tener en cuenta que una pulsación del botón incluye esperar hasta que el usuario *suelte* el botón.

Ejercicio 6 El instrumental de navegación de un avión posee los siguientes monitores:

Prioridad	Monitor	Dirección RAI
1	Presión del aire en cabina	0xFF00
2	Altura	0xA000
3	Combustible	0xFE00
4	GPS	0x01FF

Cada monitor levanta una señal cuando registra un cambio en el entorno que está midiendo. Un monitor de mayor prioridad debe poder interrumpir la rutina de atención de interrupción de un monitor de menor prioridad.

Suponiendo que la cabina utiliza un procesador INTEL 8086 con un PIC 8259A (Ver referencia en el Apunte de Arquitecturas):

- a) ¿En qué orden conectaría las entradas del PIC a las salidas de los monitores?
- b) ¿Cuál debería ser el valor inicial del registro IMR?
- c) Describa los valores almacenados en el vector de interrupciones.
- d) Si el monitor de Altura y de GPS levantan la señal de actualización de datos, ¿qué valor tendría el registro IRR?
- e) Completar la siguiente rutina de atención:

RAI_MONITOR_ALTURA:

```
; Obtener la altura nueva
IN AX, 43h; copia el contenido del reg. 43h de ES en AX
LEA SI, MONITOR_ALTURA; Copia la constante MONITOR_ALTURA en el reg. SI
MOV [SI], AX; Copia el contenido del registro AX en la
; direccion apuntada por el reg. SI
```

; Ya se actualizo la altura, completar lo que falta para terminar.

f) ¿Es necesaria una instrucción especial para indicar el fin de la ejecución de una rutina de atención de interrupción o alcanza con el mismo RET que se utilizar para volver de un CALL?

Ejercicio 7 Se desea diseñar un nuevo modelo del procesador ORGA1i que soporte 2 niveles de interrupciones enmascarables: uno de prioridad alta (HP) y otro de prioridad baja (LP).

El flag I se reemplaza por 2 nuevos flags: HIF y LIF que habilitan y deshabilitan las interrupciones de prioridad alta y baja respectivamente. A su vez, los flags IFH y IFL indican si se solicitó una interrupción de prioridad alta o de prioridad baja respectivamente.

La dirección de inicio de la rutina de atención de la interrupción HP se encuentra en la dirección de memoria 0x0000 y la dirección de inicio de la rutina de atención de la interrupción LP se encuentra en la dirección 0x0001.

- a) Describir en pseudocódigo los pasos que realiza atómicamente el hardware del procesador desde que termina de ejecutar la instrucción actual hasta dejar paso a la rutina de atención de interrupción correspondiente.
- b) Explique qué instrucciones debe agregar o modificar para completar la arquitectura del nuevo procesador.

Ejercicio 8 Ordenar por prioridad decreciente los pedidos de interrupción de los siguientes dispositivos de E/S. Justificar brevemente.

 Reloj del sistema 	 Disco Rígido
■ Teclado	 Disco Flexible
 Puerto serial 	 Impresora

Ejercicios tipo parcial

Ejercicio 9 Se posee un procesador ORGA1i para implementar un sistema de control de la barrera de un estacionamiento. El funcionamiento esperado del sistema es el siguiente:

- 1) El automovilista presiona un botón que activa el motor de apertura de la barrera.
- 2) Una vez que el vehículo cruza la barrera un sensor especialmente ubicado activa el motor para cerrar la barrera.
- 3) La barrera sólo funciona 12 horas al día (desde el momento de encendido del sistema). Si el automovilista presiona el botón fuera del horario de atención, la barrera no se levanta.

Además del microprocesador ORGA1, se cuenta con los siguientes dispositivos de E/S:

- Un **botón** con un registro de E/S (BUTTON_DATA). Si se lee el valor 1 del registro de E/S significa que el botón está siendo presionado por el automovilista. Si por el contrario, se lee el valor 0, significa que el botón no está siendo presionado.
- Un motor con un registro de E/S (MOTOR_CTRL) para controlar la barrera. Si se escribe el valor 1 en su registro de E/S, el motor levanta la barrera. Si por el contrario, se escribe el valor 0, el motor baja la barrera.
- Un sensor con un registro de E/S (SENSOR_DATA). Si se lee el valor 1 del registro de E/S quiere decir que el sensor está captando un automóvil. En cambio, si se lee el valor 0, no hay ningún automóvil en el rango del sensor.
- Un clock que emite un pulso por una línea de salida (llamada CLOCK_OUT) cada 10 minutos.
- a) Graficar un esquema de conexión del sistema indicando claramente como conectaría los registros de los dispositivos a los puertos de E/S de la máquina ORGA1i . No olvide graficar la línea de interrupción.
- b) Escribir la rutina de atención de interrupciones para controlar el paso de las 12 horas. (Ayuda: 12 horas equivalen a 720 minutos).
- c) Escribir (primero en pseudo-código y luego en lenguaje ensamblador) la rutina de control del sistema. Recordar que la barrera sólo debe funcionar dentro del horario establecido.
- d) Suponiendo que el microprocesador puede ejecutar 750 millones de instrucciones por segundo. ¿Cuánto tardaría en ejecutarse la rutina de atención de interrupciones ?

Ejercicio 10 Una importante empresa está diseñando un nuevo modelo de tren que funcione de manera autónoma utilizando para su construcción una máquina ORGA1i y algunos dispositivos de E/S detallados a continuación:

- SENSOR_AMBIENTE: informa el estado del entorno permitiéndole al tren decidir la acción a realizar. Este dispositivo cuenta con un registro llamado STATUS del que se podrá leer 0x0000 si el camino está despejado, lo cual implica que el tren puede avanzar libremente, 0x0001 si se debe avanzar con precaución y 0xFFFF si debe detenerse. Cada vez que este sensor cambia su estado pone en 1 la salida extra llamada INTR que mantiene su valor hasta recibir un pulso en la entrada de un bit llamada INTA.
- **CONTROL_MOTOR:** es el dispositivo que controla el motor del tren. Para que avance a velocidad crucero se debe escribir en el registro llamado POWER el valor 0x7FFF. En caso de necesitar circular con precaución se debe escribir 0x30F0 y para detenerlo 0xF000.
- CUENTA_METROS dispositivo que cuenta los metros recorridos. Puede leerse este valor en el registro DISTANCIA. Además se puede reiniciar el valor del contador colocando el valor 0xFFFF.

El funcionamiento del tren es sencillo. Siempre debe hacer lo que el estado de SEN-SOR_AMBIENTE le permita. Además se quiere llevar un conteo de la cantidad de <u>kilómetros</u> recorridos por el tren. Este dato se debe guardar en el registro R0.

- a) Mapear los registro de E/S e indicar para cada uno si es de lectura, escritura o lectura/escritura.
- b) Realizar el esquema de conexión del sistema, incluyendo todos los dispositivos involucrados y la manera en la cual están conectados.
- c) Realizar el pseudo-código de la rutina principal y de la RAI que se debe cargar en la máquina ORGA1i para lograr el funcionamiento detallado.
- d) Realizar el código, en lenguaje ensamblador, de la rutina principal y de la RAI.