Microarquitectura Organización del Computador I

Paula Verghelet

Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires

1er cuatrimestre - 2018

Agenda


- Introducción
- Lenguaje y Notación
- Ejercicios

Instrucción \rightarrow ???? \rightarrow Circuito

Microinstrucciones

- Cada instrucción está compuesta por microinstrucciones.
 Al igual que las partes del ciclo de instrucción.
- Estas microinstrucciones realizan pasos muy simples.
- Poner cosas en registros, activar circuitos, prender/apagar líneas.
- Entonces, la UC (Unidad de Control) tiene que ejecutar estas microinstrucciones.
- Ejemplo microprograma: FETCH, visto en la teórica.
- ¿Y cómo hace?
- Mediante señales de control.

¿Recuerdan el Taller Lógica Digital?





El lenguaje y Notación : Componentes

- Definimos componentes como circuitos con entradas, salidas y señales
- Las señales son entradas que modifican el comportamiento de los circuitos
- Las señales se activan según como indique el microprograma
- El objetivo aquí es escribir microprogramas que describan comportamientos
- Estos serán listas de asignaciones entre registros y activación de señales, se realiza un evento por ciclo de clock

El lenguaje y Notación : Componentes

Ejemplo de un componente negador





NEG_on : niega los bits de la entrada y los pone a la salida

NEG_off: pasa los bits sin modificarlos

El lenguaje y Notación : Registros

Existen registros que almacenan conjuntos de valores


Ejemplos



- Los registros pueden ser usados por completo o parte de ellos
 Ejemplos
 - R8 : Registro R8
 - R0[0] : Bit 0 del registro R0
 - R2[3:2] : Del bit 2 al bit 3 del registro R2


El lenguaje y Notación : Líneas

- Los datos se mueven por caminos (líneas)
- Podemos mover un dato de un registro a otro si hay un camino directo entre ellos
- Podemos asignar un valor constante almacenado a un registro




El lenguaje y Notación : nuevos componentes

Podemos, además, construir componentes que a su vez tengan sus propias señales



El lenguaje y Notación : nuevos componentes

Podemos, además, construir componentes que a su vez tengan sus propias señales



Ejemplo de uso:

Podemos analizar el valor de un bit y actuar en consecuencia

Se cuenta con los siguientes circuitos:


Una ALU con 2 registros de 16 bits (ALU_IN1 y ALU_IN2) que usa de entradas y 5 registros que usa de salida: ALU_OUT de 16 bits y (ALU_Z, ALU_N, ALU_C y ALU_V) de 1 bit.


Sus señales de control son:

Señal	Efecto
ALU_{add}	$ALU_OUT := ALU_IN1 + ALU_IN2$
ALU_{sub}	ALU_OUT := ALU_IN1 - ALU_IN2
ALU_{neg}	ALU_OUT := - ALU_IN1
ALU_{and}	ALU_OUT := ALU_IN1 AND ALU_IN2
ALU_{not}	ALU_OUT := NOT ALU_IN1


 Un extensor de signo complemento a 2 (SIGN_EXT) con un registro de entrada de 8 bits (EXT_IN) y un registro de salida de 16 bits (EXT_OUT).
 Sus señales de control son:

Señal	Efecto
$SIGN_EXT_{on}$	activa la operación de extensión de signo de 8 bits a 16 bits





Il Suponiendo que se encuentra resuelta la decodificación y el acceso a memoria de la máquina, diseñar el camino de datos de la arquitectura de la máquina ORGA1. No dibujar la unidad de control para simplificar el diagrama.



Características

- Registros de 16 bits: R0, R1, R2, R3, R4, R5, R6, R7, SP, PC, IR0, IR1, IR2, EXT_OUT, ALU_IN1, ALU_IN2, ALU_OUT
- Registro de 8 bits: EXT_IN
- Registros de 1 bit: Z, N, V, C, ALU_Z, ALU_N, ALU_V, ALU_C
- Bus interno: 16 líneas
- Los flags están conectados a las 4 líneas menos significativas del bus
- El registro EXT_IN está conectado a las 8 líneas menos significativas del bus


- Indicar cuál es la secuencia de señales (o microoperaciones) que debe realizar la unidad de control para ejecutar las siguientes instrucciones:
 - MOV R5, R1
 - AND R7, R1
 - JE OxFF

- MOV R5,R1
 - 1. R5 := R1
- AND R7, R1
 - 1. ALU_IN1 := R7
 - 2. ALU_IN2 := R1
 - 3. ALU_{and}
 - 4. R7 := ALU_OUT
 - $5. Z := ALU_Z$
 - 6. $N := ALU_N$
 - 7. $C := ALU_C$
 - 8. $V := ALU_V$

■ JE 0xFF

- 1. if Z = 1
- 2. $EXT_IN := IR0 [7:0]$
- SIGN_EXT_on
- 4. $ALU_IN_1 := PC$
- 5. $ALU_IN_2 := EXT_OUT$
- 6. ALU_add
- 7. $PC := ALU_OUT$
- 8. endif


¿Intervalo?



Se cuenta con una memoria con palabra y direccionamiento de 16 *bits*. Posee 2 registros de entrada de 16 *bits* (ADDR, WR_DATA) y 1 de salida de 16 *bits* (RD_DATA). Sus señales de control son:

- MEM_WRITE: Activa la microoperación de escritura del contenido del registro WRT_DATA en la dirección de memoria indicada por el ADDR
- MEM_READ: Activa la microoperación de lectura del contenido de la dirección de memoria indicada por el ADDR, colocando el valor en el registro RD_DATA.
- Extender el camino de datos de la arquitectura de la máquina ORGA1. No dibujar la unidad de control para simplificar el diagrama.
- ¿Qué componentes del camino de datos se encuentran dentro del CPU y fuera de él?
- Indicar cuál es la secuencia de señales (o microoperaciones) que debe realizar la unidad de control para ejecutar las siguientes instrucciones:
 - MOV R2, R5
 - MOV R2, [R5]
 - MOV R2, [0xFF00]
 - MOV [0xFF00], [0xFF01]
- 4 Describa la secuencia de microoperaciones que realiza la unidad de control para realizar un *fetch* de una instrucción de la máquina ORGA1.

Ejercicio 2 - Camino de datos



Ejercicio 2 - Microoperaciones

- MOV R2, R5
 - 1. R2 := R5
- MOV R2, [R5]
 - 1. ADDR := R5
 - MEM_READ
 - 3. $R2 := RD_DATA$
- MOV R2, [0×FF00]
 - 1. ADDR := IR1
 - 2. MEM_READ
 - 3. $R2 := RD_DATA$

- MOV [0xFF00], [0xFF01]
 - 1. ADDR := IR2
 - MEM_READ
 - 3. $WRT_DATA := RD_DATA$
 - 4. ADDR := IR1
 - 5. MEM_WRITE

Ejercicio 2 - fetch

```
ADDR := PC
    MEM READ
    IR0 := RD_DATA // cargo instrucción en IR0
    ALU_IN1 := PC
    ALU_IN2 := 0x0001 // cargo CTE almacenada
    ALU_add // incremento PC
    PC := ALU_OUT // guardo PC incrementado
    IF IR0[11] = 0 //Si el operando destino es Inmediato, Directo o Indirecto.
 8.
 9.
         // Repito pasos 1 a 7 (cargo operando en IR1)
10.
         IF IR0[5] = 0 //Si el operando fuente es Inmediato, Directo o Indirecto.
              // Repito pasos 1 a 7 (cargo operando en IR2)
         ELSE IF IR0[3] = 1 //Si el operando fuente es Indexado
              // Repito pasos 1 a 7 (cargo operando en IR2)
    ELSE IF IR0[9] = 1 //Si el operando destino es Indexado
15.
         // Repito pasos 1 a 7 (cargo operando en IR1)
16.
         IF IR0[5] = 0 //Si el operando fuente es Inmediato, Directo o Indirecto.
17.
              // Repito pasos 1 a 7 (cargo operando en IR2)
18.
         ELSE IF IR0[3] = 1 //Si el operando fuente es Indexado
19.
              // Repito pasos 1 a 7 (cargo operando en IR2)
    ELSE IF IR0[5] = 0 //Si el operando fuente es Inmediato, Directo o Indirecto.
           // Repito pasos 1 a 7 (cargo operando en IR1)
    ELSE IF IR0[3] = 1 //Si el operando fuente es Indexado
           // Repito pasos 1 a 7 (cargo operando en IR1)
```

La computadora ${
m STACK1}$ es una máquina de pila con direccionamiento a byte, tamaño de palabra de 16 bits y direcciones de memoria de 12 bits. Trabaja con aritmética complemento a 2 de 16 bits. Posee el siguiente set de instrucciones:

Instrucción	CodOp	Significado
PUSH [M]	0000	push [X]
POP [M]	0001	[X] := pop
ADD	0010	push(pop+pop)
SUB	0011	push(pop-pop)
JUMP	0100	PC := pop (sólo los 12 bits menos significativos)
SKIP_N	0101	ignora la próxima instrucción si top es < 0
SKIP_Z	0110	ignora la próxima instrucción si top es 0
SKIP_GE	0111	ignora la próxima instrucción si top es $>=0$

El formato de instrucción de STACK1 es el que sigue:


CodOp	Dirección
4 bits	12 bits

- Definir el camino de datos y la organización del CPU de STACK1 para soportar la implementación de, al menos, estas instrucciones.
- Describa la secuencia de microoperaciones que realiza la unidad de control para realizar un fetch de una instrucción.
- Implementar las siguientes instrucciones:
 - I) JUMP

III) PUSH [X]

II) SKIP_Z

(V) ADD



Ejercicio 3 - Camino de datos

- Se utiliza un circuito incrementador con 2 señales:
 - INC_{-+2} : suma 2 a la entrada INC_{--2} : resta 2 a la entrada
- Registros ADDR, INC_IN, INC_OUT, SP y PC de 12 bits
- Registros IR, CMP_1, ALU_IN1, ALU_IN2, ALU_OUT, WR_DATA y RD_DATA de 16 bits
- Los buses INTERNO y EXTERNO de 16 bits
- EQ_CMP es de 1 bit
- Las 12 líneas de los registros correspondientes están conectadas a las líneas menos significativas del BUS
- El SP apunta a la primer dirección libre

Ejercicio 3 - fetch

- 1. ADDR := PC
- 2. MEM_READ
- 3. IR := RD_DATA // cargo el IR
- 4. $INC_IN := PC$
- 5. INC₋₊₂
- 6. PC := INC_OUT // incremento PC

Ejercicio 3 - microoperaciones

IUMP

- 1. INC_IN := SP
- 2. INC₋₊₂
- SP := INC_OUT
- 4 ADDR := SP
- MEM_READ
- 6. $PC := RD_DATA[11:0]$

SKIP Z

- 1. INC_IN := SP
- 2. INC_+2
- 3. ADDR := INC_OUT
- 4. MEM_READ
- 5. CMP_1 := RD_DATA
- 6. CMP_eq
- 7. if $EQ_{cmp} = 0$
- 8. $INC_IN := PC$
- 9. INC_{-+2}
- 10. PC := INC_OUT
- 11. endif

Ejercicio 3 - microoperaciones

PUSH [X]

- 1. ADDR := IR[11:0] // leo la direccion en el operando, [X] MFM RFAD
- WRT DATA :=
- RD_DATA //leo el valor que voy a escribir en el tope de la pila, memoria
- 4. ADDR := SP // voy a escribir en el tope de la pila
- MEM_WRITE //escribo el contenido de X en el tope de la pila
- 6 INC IN = SP
- 7. INC__2
- 8 SP := INC OUT

ADD

- 1. $INC_IN := SP$
- 2. INC₋₊₂
- 3. SP := INC OUT
- 4. ADDR := SP
- 5 MFM RFAD
- 6. ALU_IN1 := RD_DATA // primer operando 7 INC IN = SP
- 8. INC₋₊₂
- 9. SP := INC_OUT
- 10. ADDR := SP11. MEM_READ
- 12. ALU_IN2 := RD_DATA // segundo operando
- 13. ALU-add
- 14. WRT DATA := ALU OUT
- 15 ADDR := SP
- 16. MEM_WRITE // push resultado
- 17. INC_IN := SP
- 18. INC₋₋₂
- 19. SP := INC OUT

¿Preguntas?




¿Preguntas?




La Hormiga Atómica

Microarchitecture 8008 (1972)



Microarchitecture 8086 (1979)



Microarchitecture 80286 (1982)

Intel 80286 architecture Address Unit (AU) Address Latches and Drivers Physical BHE#, M/IO# Address Adder PEACK# Processor Segment Prefetcher Extension Offset Bases Interface PEREO Adder Segment Limit Segment Checker Sizes READY#, HOLD **Bus Control** S1#, S0#, COD/INTA# LOCK#, HLDA $D_{15} - D_{0}$ Data Tranceivers 8 Byte Prefetch Oueue Bus Unit (BU) ALU RESET Registers Control 3 Decoded Instruction Instruction Decoder Oueue Execution Unit (EU) Instruction Unit (IU)

Microarchitecture 80386 (1986)

