
Organización del computador

UC y Microprogramación

Jerarquía de máquina

Nivel 6	Usuario	Programa ejecutables
Nivel 5	Lenguaje de alto nivel	C++, Java, Python, etc.
Nivel 4	Lenguaje ensamblador	Assembly code
Nivel 3	Software del sistema	Sistema operativo, bibliotecas, etc.
Nivel 2	Lenguaje de máquina	Instruction Set Architecture (ISA)
Nivel 1 Unidad de control		Microcódigo / hardware
Nivel 0	Lógica digital	Circuitos, compuertas, memorias



- -> Cada nivel funciona como una máquina abstracta que oculta la capa anterior
- Cada nivel es capaz de resolver determinado tipo de problemas a partir de comprender un tipo de instrucciones específico
- -> La capa inferior es utilizada como servicio

Von Newman / Turing






- *Los programas y los datos se almacenan en la misma memoria sobre la que se puede leer y escribir
- *La operación de la máquina depende del estado de la memoria
- *El contenido de la memoria es accedido a partir de su posición
- *La ejecución es secuencial (a menos que se indique lo contrario)

Arquitectura de von Newmann

- ->3 componentes principales:
 - CPU: Unidad de control, Unidad Aritmética lógica, Registros
 - Memoria: Almacenamiento de programas y datos
 - Sistema de Entrada y Salida
- -> Procesamiento secuencial de instrucciones
- → Datos almacenados en sistema binario
- → Sistema de interconexión de componentes:



- Conecta la Unidad de Control con la Memoria mediante un camino único
- La unicidad del camino fuerza la alternación entre ciclos de lectura / escritura y ejecución
- Esta alternación se llama cuello de botella de von Newmann (von Newmann bottleneck)[*]

Arquitectura de von Newmann

→ Ciclo de instrucción (UC):

 Se obtiene la instrucción apuntada por el PC de la Memoria

- La ALU incrementa el PC
- Se decodifica la instrucción
- Se obtienen los operandos de la Memoria y se los coloca en Registros
- La **ALU** realiza la operación
- Se coloca el resultado en la **Memoria**





Execute

Execute Decode

Fetch

- ->Una única ALU
- > Una única memoria
- > Un único banco de registros
- → Problemas a resolver:
 - ->Una instrucción puede utilizar un mismo recurso más de una vez o que hace que se pierdan los valores anteriores
 - ->Una instrucción puede utilizar el mismo recurso durante la misma etapa para más de una cosa diferente

- 1. Analizar el conjunto de instrucciones para determinar los requerimientos del **camino de datos**
- 2. Selección de componentes electrónicos
- 3. Construcción del camino de datos según los requerimientos con las componentes seleccionadas
- 4. Analizar la implementación de cada instrucción para determinar las **señales de control** necesarias
- 5. Construir la **unidad de control** que implemente el comportamiento necesario

Etapas de la ejecución de una instrucción

- 1. Fetch de instrucción (Fetch / IF)
- Decodificación de instrucción (y lectura de registros)
 (Decode / ID)
- 3. Lectura a datos de la memoria previo cálculo de la dirección (Mem)
- 4. Ejecución de la instrucción (Execution / Ex)
- 5. Escritura de resultados en la memoria (Write back / WB)

MIPS - Microprocessor without Interlocked Pipeline Stages

- -> Procesador RISC desarrollado por MIPS Computer Systems
- 32 registros de propósito general (salvo excepciones)
- 3 tipos de instrucciones de 32 bits con el siguiente formato:

Туре	-31-	1- format (bits)				
R	opcode (6)	rs (5)	rt (5)	rd (5)	shamt (5)	funct (6)
I	opcode (6)	rs (5)	rt (5)		immediate (1	16)
J	opcode (6)	address (26)				

- → El PC es de 32 bits: los 4 más significativos (31..28) dividen la memoria en (Reserved, Text, Data y Stack), los 26 siguientes son la dirección relativa en dicho espacio y los 2 menos significativos son 00.
- → Las instrucciones se dividen en: 1- CPU instructions (Loads and Stores, ALU, Shifts, Multiplication and division, Jump and Branch y Exception) y 2- Floating-Point Unit instructions (Arithmetic, Data transfer y Branch)

La arquitectura MIPS posee un coprocesador dedicado a operaciones sobre números de punto flotante.

Loads and Stores

Instruction name	Instruction name Mnemonic Format Er		Encoding			
Load Byte	LB	I	32	rs	rt	offset
Load Halfword	LH	I	33	rs	rt	offset
Load Word Left	LWL	I	34	rs	rt	offset
Load Word	LW	I	35	rs	rt	offset
Load Byte Unsigned	LBU	I	36	rs	rt	offset
Load Halfword Unsigned	LHU	I	37	rs	rt	offset
Load Word Right	LWR	I	38	rs	rt	offset
Store Byte	SB	I	40	rs	rt	offset
Store Halfword	SH	I	41	rs	rt	offset
Store Word Left	SWL	I	42	rs	rt	offset
Store Word	SW	I	43	rs	rt	offset
Store Word Right	SWR	I	46	rs	rt	offset

LW \$1, 100(\$2) I \$1 = M[\$2+100]

SW \$1, 100(\$2) I M[\$2+100] = \$1

ALU

ADD \$1, \$2, \$3 I \$1 = \$2 + \$3

Instruction name	Mnemonic	Format	Encoding					
Add	ADD	R	0	rs	rt	rd	0	32
Add Unsigned	ADDU	R	0	rs	rt	rd	0	33
Subtract	SUB	R	0	rs	rt	rd	0	34
Subtract Unsigned	SUBU	R	0	rs	rt	rd	0	35
And	AND	R	0	rs	rt	rd	0	36
Or	OR	R	0	rs	rt	rd	0	37
Exclusive Or	XOR	R	0	rs	rt	rd	0	38
Nor	NOR	R	0	rs	rt	rd	0	39
Set on Less Than	SLT	R	0	rs	rt	rd	0	42
Set on Less Than Unsigned	SLTU	R	0	rs	rt	rd	0	43
Add Immediate	ADDI	1	8	rs	rd	immed	diate	
Add Immediate Unsigned	ADDIU	1	9	\$s	\$d	immed	diate	
Set on Less Than Immediate	SLTI	1	10	\$s	\$d	immed	diate	
Set on Less Than Immediate Unsigned	SLTIU	I	11	\$s	\$d	immed	diate	
And Immediate	ANDI	1	12	\$s	\$d	immed	diate	
Or Immediate	ORI	I	13	\$s	\$d	immed	diate	
Exclusive Or Immediate	XORI	I	14	\$s	\$d	immediate		
Load Upper Immediate	LUI	1	15	010	\$d	immed	diate	

Shifts

	Instruction name	Mnemonic	Format	Encoding	Encoding				
-	Shift Left Logical	SLL	R	0	0	rt	rd	ra	0
	Shift Right Logical	SRL	R	0	0	rt	rd	sa	2
	Shift Right Arithmetic	SRA	R	0	0	rt	rd	sa	3
	Shift Left Logical Variable	SLLV	R	0	rs	rt	rd	0	4
	Shift Right Logical Variable	SRLV	R	0	rs	rt	rd	0	6
	Shift Right Arithmetic Variable	SRAV	R	0	rs	rt	rd	0	7

SLL \$1, \$2, 4 I \$1 = \$2 << 4

Multiplication and Division

Instruction name	Mnemonic	Format	Encoding					
Move from HI	MFHI	R	0	0	0	rd	0	16
Move to HI	MTHI	R	0	rs	0	010	0	17
Move from LO	MFLO	R	0	0	0	rd	0	18
Move to LO	MTLO	R	0	rs	0	0	0	19
Multiply	MULT	R	0	rs	rt	0	0	24
Multiply Unsigned	MULTU	R	0	rs	rt	0	0	25
Divide	DIV	R	0	rs	rt	0	0	26
Divide Unsigned	DIVU	R	0	rs	rt	0	0	27

MULT \$1, \$2 I \$t0 = \$1 * \$2[31..0] y \$t1 = \$1 * \$2[63..32]

Jump and Branch

Instruction name	Mnemonic	Format	Encodir	ng				
Jump Register	JR	R	0	rs	0	0	0	8
Jump and Link Register	JALR	R	0	rs	0	rd	0	9
Branch on Less Than Zero	BLTZ	I	1	rs	0	offset		
Branch on Greater Than or Equal to Zero	BGEZ	I	1	rs	1	offset		
Branch on Less Than Zero and Link	BLTZAL	I	1	rs	16	offset		
Branch on Greater Than or Equal to Zero and Link	BGEZAL	I	1	rs	17	7 offset		
- Jump	J	J	2	instr_ind	ЭХ			
Jump and Link	JAL	J	3	instr_ind	ЭХ			
Branch on Equal	BEQ	1	4	rs	rt	offset		
Branch on Not Equal	BNE	1	5	rs	rt	offset		
Branch on Less Than or Equal to Zero	BLEZ	I	6	rs	0	offset		
Branch on Greater Than Zero	BGTZ	I	7	rs	0	offset		


Exception

FPU instructions - Arithmetic

FPU instructions - Data transfer

FPU instructions - Branch

Organización de la CPU



RTL - Register Transfer Language

- -> Cada instrucción es implementada como un microprograma
- ->Los miroprogramas son secuencias de microoperaciones
- Las microoperaciones permiten mover datos entre registros y memoria
- La ejecución de las microoperaciones presenta una precedencia temporal derivada de la utilización múltiple de recursos
- ->Ejemplo: el Fetch de una instrucción (en Marie) se escribe: IR <- Mem[PC]

$$PC < -PC + 4$$

 Analizar el conjunto de instrucciones para determinar los requerimientos del camino de datos

Add y Sub:

ADDU rd, rs, rt | R[rd] < - R[rs] + R[rt] SUBU rd, rs, rt | R[rd] < - R[rs] - R[rt]

R	opcode (6)	rs (5)	rt (5)	rd (5)	shamt (5)	funct (6)
---	------------	--------	--------	--------	-----------	-----------

Load y Store:


LW rt, rs, imm16 | R[rt] < -- Mem[R[rs] + sign_ext(imm16)] SW rt, rs, imm16 | Mem[R[rs] + sign_ext(imm16)] < -- R[rt]

Branch:

BEQ rt, rs, imm16 | if (R[rt] == R[rs]) then $PC < - PC + sign_ext(imm16)*4$

Jump:

J imm26 | PC[31..2] < - PC[31..28]++(imm26<<2)



rt (5)

opcode (6)

rs (5)

address (26)

immediate (16)

1. Analizar el conjunto de instrucciones para determinar los requerimientos del **camino de datos**

Add y Sub:

```
ADDU rd, rs, rt | R[rd] < - R[rs] + R[rt] 
SUBU rd, rs, rt | R[rd] < - R[rs] - R[rt]
```

R

T3:
$$ALUOut < -A + | -B$$

1. Analizar el conjunto de instrucciones para determinar los requerimientos del **camino de datos**

Load y Store:

opcode (6) rs (5) rt (5) immediate (16)

```
LW rt, rs, imm16 | R[rt] < - Mem[R[rs] + sign_ext(imm16)]
```

1. Analizar el conjunto de instrucciones para determinar los requerimientos del **camino de datos**

Load y Store:

opcode (6) rs (5) rt (5) immediate (16)

```
SW rt, rs, imm16 | Mem[R[rs] + sign_ext(imm16)] < - R[rt]
```

```
    T1: IR <- Mem[PC]
        PC <- PC + 4</li>
    T2: A <- R[rs]
        B <- R[rt]  // Valor a escribir.</li>
    T3: ALUOut <- A + sign_ext(IR[15..0])  // Cálculo de la dirección.</li>
    T4: Mem[ALUOut] <- B</li>
```

1. Analizar el conjunto de instrucciones para determinar los requerimientos del **camino de datos**

opcode (6)

rs (5)

rt (5)

immediate (16)

Branch:

```
BEQ rt, rs, imm16 | if (R[rt] == R[rs]) then PC <— PC + sign_ext(imm16)*4
```

```
T1: IR <— Mem[PC]
PC <— PC + 4

T2: A <— R[rs]
B <— R[rt]
ALUOut <— PC + sign_ext(IR[15..0]) << 2 // Cálculo de la dirección de salto.

T3: Comp A B
if zero then PC <— ALUOut // Observa si el flag
correspondiente a zero está en 1.
```

1. Analizar el conjunto de instrucciones para determinar los requerimientos del **camino de datos**

opcode (6)

address (26)

Jump:


```
J imm26 | PC[31..2] < - PC[31..28]++(imm26<<2)
```

1. Analizar el conjunto de instrucciones para determinar los requerimientos del **camino de datos**

Cycle	Instruction type	Action
IF	Todas	IR <- Mem[PC] PC <- PC + 4
ID	Todas salvo J BEQ	A <- R[rs] B <- R[rt] ALUOut <- PC + sign_ext(IR[150]) << 2
EX	ADDU/SUBU LW/SW BEQ J	ALUOut $<$ A $+$ B ALUOut $<$ A $+$ sign_ext(IR[150]) Comp A B, if zero then PC $<$ ALUOut PC[312] $<$ PC[3128]++(IR[250] $<$ 2)
Mem	LW SW	MDR <- Mem[ALUOut] Mem[ALUOut] <- B
WB	ADDU/SUBU LW	R[rd] <- ALUOut R[rt] <- MDR


2. Selección de componentes electrónicos

ALU



-> Todas las operaciones aritmético-lógicas serán realizadas por una **única** unidad aritmética lógica

Varios componentes como la ALU tienen entradas variadas dependiendo del código de la operación que se está ejecutando; se utilizarán multiplexores para permitir la selección usando líneas de control




Multiplexor

2. Selección de componentes electrónicos


→ Por un lado utilizaremos registros ad-hoc de 32 bits con el objetivo de resolver tareas específicas como ser la de almacenar el program counter o las entradas y/o salidas de la ALU

Por el otro contaremos con un banco de 32 registros de 32 bits de propósito general que permitirá la realización de dos lecturas simultáneas




Register

Counter



2. Selección de componentes electrónicos


Una única unidad de memoria donde se encuentran almacenados tanto los programas como los datos sobre los que estos ejecutan



3. Construcción del camino de datos según los requerimientos con las componentes seleccionadas

Cycle	Instruction type	Action
IF	Todas	IR <- Mem[PC] PC <- PC + 4
ID	Todas salvo J BEQ	A <- R[rs] B <- R[rt] ALUOut <- PC + sign_ext(IR[150]) << 2
EX	ADDU/SUBU LW/SW BEQ J	ALUOut $<$ A $+$ B ALUOut $<$ A + sign_ext(IR[150]) Comp A B, if zero then PC $<$ ALUOut PC[312] $<$ PC[3128]++(IR[250] $<$ 2)
Mem	LW SW	MDR <- Mem[ALUOut] Mem[ALUOut] <- B
WB	ADDU/SUBU LW	R[rd] <- ALUOut R[rt] <- MDR


Instruction Fetch



3. Construcción del camino de datos según los requerimientos con las componentes seleccionadas

Cycle	Instruction type	Action
IF	Todas	IR <- Mem[PC] PC <- PC + 4
ID	Todas salvo J BEQ	A <- R[rs] B <- R[rt] ALUOut <- PC + sign_ext(IR[150]) << 2
EX	ADDU/SUBU LW/SW BEQ J	ALUOut $<$ A $+$ B ALUOut $<$ A + sign_ext(IR[150]) Comp A B, if zero then PC $<$ ALUOut PC[312] $<$ PC[3128]++(IR[250] $<$ 2)
Mem	LW SW	MDR <- Mem[ALUOut] Mem[ALUOut] <- B
WB	ADDU/SUBU LW	R[rd] <- ALUOut R[rt] <- MDR


Instruction Decode



3. Construcción del camino de datos según los requerimientos con las componentes seleccionadas

Cycle	Instruction type	Action
IF	Todas	IR <- Mem[PC] PC <- PC + 4
ID	Todas salvo J BEQ	A <- R[rs] B <- R[rt] ALUOut <- PC + sign_ext(IR[150]) << 2
EX	ADDU/SUBU LW/SW BEQ J	ALUOut <- A + - B ALUOut <- A + sign_ext(IR[150]) Comp A B, if zero then PC <- ALUOut PC[312] <- PC[3128]++(IR[250] << 2)
Mem	LW SW	MDR <- Mem[ALUOut] Mem[ALUOut] <- B
WB	ADDU/SUBU LW	R[rd] <- ALUOut R[rt] <- MDR


Instruction Execute



3. Construcción del camino de datos según los requerimientos con las componentes seleccionadas

Cycle	Instruction type	Action
IF	Todas	IR <- Mem[PC] PC <- PC + 4
ID	Todas salvo J BEQ	A <- R[rs] B <- R[rt] ALUOut <- PC + sign_ext(IR[150]) << 2
EX	ADDU/SUBU LW/SW BEQ J	ALUOut $<$ A $+$ B ALUOut $<$ A $+$ sign_ext(IR[150]) Comp A B, if zero then PC $<$ ALUOut PC[312] $<$ PC[3128]++(IR[250] $<$ 2)
Mem	LW SW	MDR <- Mem[ALUOut] Mem[ALUOut] <- B
WB	ADDU/SUBU LW	R[rd] <- ALUOut R[rt] <- MDR


Mem




3. Construcción del camino de datos según los requerimientos con las componentes seleccionadas

Cycle	Instruction type	Action
IF	Todas	IR <- Mem[PC] PC <- PC + 4
ID	Todas salvo J BEQ	A < R[rs] B < R[rt] ALUOut < PC + sign_ext(IR[150]) << 2
EX	ADDU/SUBU LW/SW BEQ J	ALUOut $<$ A $+$ - B ALUOut $<$ A $+$ sign_ext(IR[150]) Comp A B, if zero then PC $<$ ALUOut PC[312] $<$ PC[3128]++(IR[250] $<$ 2)
Mem	LW SW	MDR <- Mem[ALUOut] Mem[ALUOut] <- B
WB	ADDU/SUBU LW	R[rd] <- ALUOut R[rt] <- MDR

Write Back



4. Analizar la implementación de cada instrucción para determinar las **señales de control** necesarias



4. Analizar la implementación de cada instrucción para determinar las **señales de control** necesarias


		Acción
Señal	0	1
RegDst	El registro destino es rt	El registro destino es rd
RegWrite	No se escribe en el banco de registros	Si se escribe en el banco de registros
ALUSrcA	El primer operando de la ALU es el PC	El primer operando de la ALU es el registro A
MemRead	No se lee la memoria	El contenido de la memoria en la dirección especificada es colocado en el bus de datos
MemWrite	No se escribe la memoria	El contenido del registro B es escrito en la memoria en la dirección especieficada
MemtoReg	El valor escrito en el banco de registros proviene de ALUOut	El valor escrito en el banco de registros proviene de MDR
lorD	La dirección proviene del PC	La dirección proviene del ALUOut
IRWrite	No se escribirá en el IR	Se escribirá en IR
PCWrite		Se escribe en el PC el valor de salida del MUX controlado por la señal PCSource
PCWriteCond	Si junto con PCWrite , no se escribe en PC	Se escribe el PC si el flag zero de la ALU está en 1

4. Analizar la implementación de cada instrucción para determinar las **señales de control** necesarias

Señal	Valor	Acción
	00	La ALU realizará una suma
ALUOp	01	La ALU realizará una resta
	10	La ALU realizará la operación declarada en funct
	00	El segundo operando de la ALU es el registro B
	01	El segundo operando de la ALU es 4
ALUSrcB	10	El segundo operando de la ALU es la extensión con signo de los 16 bits menos significativos del IR
	11	El segundo operando de la ALU es la extensión con signo de los 16 bits menos significativos del IR decalado dos bits
	00	El PC se actualiza con PC + 4
PCSource	01	El PC se actualiza con el valor de ALUOut (el destino la operación BEQ)
	10	El PC se actualiza con el destino de la operación J

Cycle	Instruction type	action
IF	all	<pre>IR ← Memory[PC]</pre>
		$PC \leftarrow PC + 4$
ID	all	A ← Reg[rs]
		B ← Reg[rt]
		ALUOut \leftarrow PC $+$ (imm16 $<<$ 2)
EX	R-type	ALUOut ← A op B
	Load/Store	$\texttt{ALUOut} \leftarrow \texttt{A} + \texttt{sign-extend(imm16)}$
	Branch	if (A == B) then PC \leftarrow ALUOut
	Jump	PC ← PC[31:28] (IR[25:0] <<2)
MEM	Load	MDR ← Memory[ALUOut]
	Store	$\texttt{Memory[ALUOut]} \leftarrow \texttt{B}$
WB	R-type	$\texttt{Reg[rd]} \leftarrow \texttt{ALUOut}$
	Load	$Reg[rt] \leftarrow MDR$


5. Construir la unidad de control que implemente el




	0	1	2	3	4	5	6	7	8	9
RegWrite										
IRWrite										
MemRead										
MemWrite										
PCWrite										
PCWCond										
PCSource										
ALUsrcA										
ALUsrcB										
MemToReg										
RegDst										
IoD										
ALUop										


	0	1	2	3	4	5	6	7	8	9
RegWrite	0	0	0	0	1	0	0	1	0	0
IRWrite	1	0	0	0	0	0	0	0	0	0
MemRead	1			1						
MemWrite	0	0	0	0	0	1	0	0	0	0
PCWrite	1	0	0	0	0	0	0	0	0	1
PCWCond									1	
PCSource	00								01	10
ALUsrcA	0	0	1	1	1	1	1	1	1	
ALUsrcB	01	11	10	10	10	10	00	00	00	00
MemToReg					1			0		
RegDst					0			1		
IoD	0			1	1	1				
ALUop	00	00	00				10		01	


5. Construir la unidad de control que implemente el







Implementación con ROM





Implementación con PLA





Comparación en tamaño de las implementaciones


ROM

- **− >** 10 bits de entrada
- ->20 bits de salida
- → 1024 palabras de 20 bits
- 1024 x 20 = 20 Kbits ROM
- La enorme mayoría de las combinaciones de entrada no son utilizadas.


PLA

- -> 10 bits de entrada
- -> 17 bits de salida
- 10 x 17 + 20 x 17 = 460 PLA cells

→ 17 sn las combinaciones utilizadas realmente.



- Metodología apropiada para ISA CISC que tienen cientos de instrucciones y modos
- ->Las señales se especifican como instrucciones
- Las instrucciones tienen un formato determinado por campos
- Cada campo tiene asociado un conjunto de señales
- -> Cada valor del campo implica valores para dichas señales



- → AddrCtrl abstrae las 4 señales (NS0 NS3) que determinan el número de estado de llegada
- ->Los estados se utilizan para seleccionar la dirección de una ROM en la que se encuentra la microinstrucción

State number	Address-control action	Value of AddrCtl
0	Use incremented state	3
1	Use dispatch ROM 1	1
2	Use dispatch ROM 2	2
3	Use incremented state	3
4	Replace state number by 0	0
5	Replace state number by 0	0
6	Use incremented state	3
7	7 Replace state number by 0	
8	Replace state number by 0	0
9	Replace state number by 0	0

Dispatch ROM 1							
OP	Name	Value	state				
000000	R-type	Rformat1	0110				
000010	j	JUMP1	1001				
000100	beq	BEQ1	1000				
100011	lw	Mem1	0010				
101011	sw	Mem1	0010				

Dispatch ROM 2							
OP	Name	Value	state				
100011	lw	LW2	0011				
101011	sw	SW2	0101				

- Las señales son agrupadas por su rol en la determinación del camino de datos
- La agrupación se establece a partir de ponerle nombre a los campos

Campo	Función
Alu Control	Que operación debe hacer la ALU en este ciclo
SRC1	Especifica el 1º operando de la ALU
SRC2	Especifica el 2º operando de la ALU
Register Ctrl	Especifica Lectura/Grabación de registros, y la fuente
Memoria	Especifica Lectura/Grabación. En lectura el registro
PCWriteCtrl	Especifica la grabación del PC
Secuencia	Determina como elegir la proxima microinstrucción

Field name	Value	Signals active	Comment
	Add	ALUOp = 00	Cause the ALU to add.
ALU control	Subt	ALUOp = 01	Cause the ALU to subtract; this implements the compare for
			branches.
	Func code	ALUOp = 10	Use the instruction's function code to determine ALU control.
SRC1	PC	ALUSrcA = 0	Use the PC as the first ALU input.
	A	ALUSrcA = 1	Register A is the first ALU input.
	В	ALUSrcB = 00	Register B is the second ALU input.
SRC2	4	ALUSrcB = 01	Use 4 as the second ALU input.
	Extend	ALUSrcB = 10	Use output of the sign extension unit as the second ALU input.
	Extshft	ALUSrcB = 11	Use the output of the shift-by-two unit as the second ALU input.
	Read		Read two registers using the rs and rt fields of the IR as the register
			numbers and putting the data into registers A and B.
	Write ALU	RegWrite,	Write a register using the rd field of the IR as the register number and
Register		RegDst = 1,	the contents of the ALUOut as the data.
control		MemtoReg = 0	
	Write MDR	RegWrite,	Write a register using the rt field of the IR as the register number and
		RegDst = 0,	the contents of the MDR as the data.
		MemtoReg = 1	
	Read PC	MemRead,	Read memory using the PC as address; write result into IR (and
		lorD = 0	the MDR).
Memory	Read ALU	MemRead,	Read memory using the ALUOut as address; write result into MDR.
		lorD = 1	
	Write ALU	MemWrite,	Write memory using the ALUOut as address, contents of B as the
		lorD = 1	data.
	ALU	PCSource = 00	Write the output of the ALU into the PC.
		PCWrite	
PC write control	ALUOut-cond	PCSource = 01,	If the Zero output of the ALU is active, write the PC with the contents
		PCWriteCond	of the register ALUOut.
	jump address	PCSource = 10,	Write the PC with the jump address from the instruction.
		PCWrite	
	Seq	AddrCtl = 11	Choose the next microinstruction sequentially.
Sequencing	Fetch	AddrCtl = 00	Go to the first microinstruction to begin a new instruction.
	Dispatch 1	AddrCtl = 01	Dispatch using the ROM 1.
	Dispatch 2	AddrCtl = 10	Dispatch using the ROM 2.

	ALU			Register		PCWrite	
Label	control	SRC1	SRC2	control	Memory	control	Sequencing
Fetch	Add	PC	4		Read PC	ALU	Seq
	Add	PC	Extshft	Read			Dispatch 1
Mem1	Add	Α	Extend				Dispatch 2
LW2					Read ALU		Seq
				Write MDR			Fetch
SW2					Write ALU		Fetch
Rformat1	Func code	Α	В				Seq
				Write ALU			Fetch
BEQ1	Subt	Α	В			ALUOut-cond	Fetch
JUMP1						Jump address	Fetch