# Microarquitectura Organización del Computador I

#### David Alejandro González Márquez


Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires

22.02.2018


### Agenda

- Introducción
- Lenguaje y Notación
- Ejercicios


# Recuerdan el Taller Lógica Digital




# Microarchitecture 8008 (1972)




# Microarchitecture 8086 (1979)



# Microarchitecture 80286 (1982)



# Microarchitecture 80386 (1986)





### El lenguaje y Notación : Componentes

- Definimos componentes como circuitos con entradas, salidas y señales
- Las señales son entradas que modifican el comportamiento de los circuitos
- Las señales **se activan** según como indique el *microprograma*
- El objetivo aquí es escribir microprogramas que describan comportamientos
- Estos serán listas de asignaciones entre registros y activación de señales, se realiza un evento por ciclo de clock

### El lenguaje y Notación : Componentes

#### Ejemplo de un componente negador





NEG\_on : niega los bits de la entrada y los pone a la salida

NEG\_off: pasa los bits sin modificarlos

### El lenguaje y Notación : Registros

Existen registros que almacenan conjuntos de valores

Ejemplos



- Los registros pueden ser usados por completo o parte de ellos
   Ejemplos
  - R8 : Registro R8
  - R0[0] : Bit 0 del registro R0
  - R2[3:2] : Del bit 2 al bit 3 del registro R2

### El lenguaje y Notación : Líneas

- Los datos se mueven por caminos (líneas)
- Podemos mover un dato de un registro a otro si hay un camino directo entre ellos
- Podemos asignar un valor constante almecenado a un registro




### El lenguaje y Notación : Componentes

Podemos además construir componentes que a su vez tengan sus propias señales

Ejemplo de uso,

Podemos analizar el valor de un bit y actuar en consecuencia



Se cuentan con los siguientes circuitos:


Una ALU con 2 registros de 16 bits (ALU\_IN1 y ALU\_IN2) que usa de entradas y 5 registros que usa de salida: ALU\_OUT de 16 bits y (ALU\_Z, ALU\_N, ALU\_C y ALU\_V) de 1 bit.


Sus señales de control son:

Señal	Efecto		
$ALU_{add}$	$ALU\_OUT := ALU\_IN1 + ALU\_IN2$		
$ALU_{sub}$	$ALU_OUT := ALU_IN1 - ALU_IN2$		
ALUneg	ALU_OUT := - ALU_IN1		
$ALU_{and}$	$d \mid ALU\_OUT := ALU\_IN1 AND ALU\_IN2$		
$ALU_{not}$	$ALU\_OUT := NOT ALU\_IN1$		


 Un extensor de signo complemento a 2 (SIGN\_EXT) con un registro de entrada de 8 bits (EXT\_IN) y un registro de salida de 16 bits (EXT\_OUT).
 Sus señales de control son:

Señal	Efecto
$SIGN\_EXT_{on}$	activa la operación de extensión de signo de 8 bits a 16 bits





Suponiendo que se encuentra resuelta la decodificación y el acceso a memoria de la máquina, diseñar el camino de datos de la arquitectura de la máquina ORGA1. No dibujar la unidad de control para simplificar el diagrama.



#### Características

- Registros de 16 bits: R0, R1, R2, R3, R4, R5, R6, R7,
   SP, PC, IR0, IR1, IR2, EXT\_OUT,
   ALU\_IN1, ALU\_IN2, ALU\_OUT
- Registro de 8 bits: EXT\_IN
- Registros de 1 bit: Z, N, V, C, ALU\_Z, ALU\_N, ALU\_V, ALU\_C
- Bus interno: 16 líneas
- Los flags están conectados a las 4 líneas menos significativas del bus
- El registro EXT\_IN está conectado a las 8 líneas menos significativas del bus

- Indicar cuál es la secuencia de señales (o microoperaciones) que debe realizar la unidad de control para ejecutar las siguientes instrucciones:
  - MOV R5, R1
  - AND R7, R1
  - JE 0xFF


- MOV R5,R1
  - 1 R5 := R1
- AND R7, R1
  - ALU\_IN1 := R7
  - 2. ALU\_IN2 := R1
  - 3. ALU<sub>and</sub>
  - 4.  $R7 := ALU_OUT$
  - $\mathsf{Z} := \mathsf{ALU}_{\mathsf{Z}}$
  - $\mathbf{6.} \ \mathsf{N} := \mathsf{ALU}_{\mathsf{L}} \mathsf{N}$
  - $C := ALU_C$
  - $V := ALU_V$

- JE 0xFF
  - $\blacksquare$  if Z=1
  - 2.  $EXT_IN := IR0 [7:0]$
  - 3 SIGN\_EXT\_on
  - 4.  $ALU_IN_1 := PC$
  - 5.  $ALU_IN_2 := EXT_OUT$
  - 6. ALU\_add
  - 7.  $PC := ALU\_OUT$
  - 8. endif

Se cuenta con una memoria con palabra y direccionamiento de 16 *bits*. Posee 2 registros de entrada de 16 *bits* (ADDR, WRT\_DATA) y 1 de salida de 16 *bits* (RD\_DATA). Sus señales de control son:

- MEM\_WRITE: Activa la microoperación de escritura del contenido del registro WRT\_DATA en la dirección de memoria indicada por el ADDR
- MEM\_READ: Activa la microoperación de lectura del contenido de la dirección de memoria indicada por el ADDR, colocando el valor en el registro RD\_DATA.
- Extender el camino de datos de la arquitectura de la máquina ORGA1. No dibujar la unidad de control para simplificar el diagrama.
- ¿Qué componentes del camino de datos se encuentran dentro del CPU y fuera de él?
- Indicar cuál es la secuencia de señales (o microoperaciones) que debe realizar la unidad de control para ejecutar las siguientes instrucciones:
  - MOV R2, R5
  - MOV R2, [R5]
  - MOV R2, [0xFF00]
  - MOV [0×FF00], [0×FF01]
- 4 Describa la secuencia de microoperaciones que realiza la unidad de control para realizar un *fetch* de una instrucción de la máquina Orga1.

### Ejercicio 2 - Camino de datos



# Ejercicio 2 - Microoperaciones

- MOV R2, R5
  - 1. R2 := R5
- MOV R2, [R5]
  - $\blacksquare$  ADDR := R5
  - MEM\_READ
  - $R2 := RD_DATA$
- MOV R2, [0xFF00]
  - ADDR := IR1
  - 2. MEM\_READ
  - $R2 := RD_DATA$

- MOV [0xFF00], [0xFF01]
  - $\blacksquare$  ADDR := IR2
  - 2. MEM\_READ
  - 3 WRT\_DATA := RD\_DATA
  - 4. ADDR := IR1
  - MEM\_WRITE

### Ejercicio 2 - fetch

```
ADDR := PC
MEM_READ
IR0 := RD_DATA // cargo instrucción en IR0
ALU IN1 := PC
ALU_IN2 := 0x0001 // cargo CTE almacenada
ALU_add // incremento PC
PC := ALU_OUT // guardo PC incrementado
IF IR0[11] = 0 //Si el operando destino es Inmediato, Directo o Indirecto.
    // Repito pasos 1 a 7 (cargo operando en IR1)
    IF IR0[5] = 0 //Si el operando fuente es Inmediato, Directo o Indirecto.
         // Repito pasos 1 a 7 (cargo operando en IR2)
    ELSE IF IR0[3] = 1 //Si el operando fuente es Indexado
         // Repito pasos 1 a 7 (cargo operando en IR2)
ELSE IF IR0[9] = 1 //Si el operando destino es Indexado
    // Repito pasos 1 a 7 (cargo operando en IR1)
    IF IR0[5] = 0 //Si el operando fuente es Inmediato, Directo o Indirecto.
         // Repito pasos 1 a 7 (cargo operando en IR2)
    ELSE IF IR0[3] = 1 //Si el operando fuente es Indexado
         // Repito pasos 1 a 7 (cargo operando en IR2)
ELSE IF IR0[5] = 0 //Si el operando fuente es Inmediato, Directo o Indirecto.
      // Repito pasos 1 a 7 (cargo operando en IR1)
ELSE IF IR0[3] = 1 //Si el operando fuente es Indexado
      // Repito pasos 1 a 7 (cargo operando en IR1)
```

La computadora STACK1 es una máquina de pila con direccionamiento a byte, tamaño de palabra de 16 bits y direcciones de memoria de 12 bits. Trabaja con aritmética complemento a 2 de 16 bits. Posee el siguiente set de instrucciones:

Instrucción	CodOp	Significado
PUSH [M]	0000	push [X]
POP [M]	0001	[X] := pop
ADD	0010	push(pop+pop)
SUB	0011	push(pop-pop)
JUMP	0100	PC := pop (sólo los 12 bits menos significativos)
SKIP_N	0101	ignora la próxima instrucción si top es $< 0$
SKIP_Z	0110	ignora la próxima instrucción si top es 0
SKIP_GE	0111	ignora la próxima instrucción si top es $>=0$

El formato de instrucción de STACK1 es el que sigue:


CodOp	Dirección
4 bits	12 bits

- Definir el camino de datos y la organización del CPU de STACK1 para soportar la implementación de, al menos, estas instrucciones.
- Describa la secuencia de microoperaciones que realiza la unidad de control para realizar un fetch de una instrucción.
- 3 Implementar las siguientes instrucciones:
  - JUMP

T PUSH [X]

SKIP\_Z

IV ADD



### Ejercicio 3 - Camino de datos

- Se utiliza un circuito incrementador con 2 señales: INC<sub>-+2</sub>: suma 2 a la entrada
  - INC\_\_2: resta 2 a la entrada
- Registros ADDR, INC\_IN, INC\_OUT, SP y PC de 12 bits
- Registros IR, CMP\_1, ALU\_IN1, ALU\_IN2, ALU\_OUT, WR\_DATA y RD\_DATA de 16 bits
- Los buses INTERNO y EXTERNO de 16 bits
- EQ\_CMP es de 1 bit
- Las 12 líneas de los registros correspondientes están conectadas a las líneas menos significativas del BUS
- El SP apunta a la primer dirección libre

### Ejercicio 3 - fetch

- 1. ADDR := PC
- MEM\_READ
- 3 IR := RD\_DATA // cargo el IR
- 4.  $INC_IN := PC$
- 5. INC<sub>-+2</sub>
- 6. PC := INC\_OUT // incremento PC

### Ejercicio 3 - microoperaciones

- JUMP
  - $INC_IN := SP$
  - 2. INC<sub>-+2</sub>
  - SP := INC\_OUT
  - ADDR := SP
  - 5 MEM\_READ
  - 6. PC := RD\_DATA[11:0]

- SKIP 7
  - $INC_IN := SP$
  - 2. INC<sub>-+2</sub>
  - 3. ADDR := INC\_OUT
  - 4. MEM\_READ
  - $5. CMP_1 := RD_DATA$
  - 6. CMP\_eq
  - 7 if EQ\_cmp = 0
  - $\blacksquare$  INC\_IN := PC
  - 9.  $INC_{-+2}$
  - $PC := INC\_OUT$
  - 11 endif

# Ejercicio 3 - microoperaciones

- PUSH [X]
  - 1. ADDR := IR[11:0]
  - 2. MEM\_READ
  - 3. WRT\_DATA := RD\_DATA
  - 4. ADDR := SP
  - 5. MEM\_WRITE
  - $6. INC_IN := SP$
  - 7. INC<sub>--2</sub>
  - 8. SP := INC\_OUT

- ADD
  - $INC_IN := SP$
  - 2. INC<sub>-+2</sub>
  - $SP := INC\_OUT$
  - 4 ADDR := SP
  - 5. MEM\_READ
  - 6. ALU\_IN1 := RD\_DATA // primer operando
  - 7. INC\_IN := SP
  - 8. INC<sub>-+2</sub>
  - SP := INC\_OUT
  - II ADDR := SP
  - MEM\_READ
  - ALU\_IN2 := RD\_DATA // segundo operando
  - 18 ALU<sub>-add</sub>
  - 14 WRT\_DATA := ALU\_OUT

  - MEM\_WRITE // push resultado
  - INC\_IN := SP
  - 18 INC\_\_2
  - SP := INC\_OUT

# ¿Preguntas?



# ¿Preguntas?



La Hormiga Atómica