Práctica 8 - Memoria Cache

Organización del Computador 1

Primer Cuatrimestre 2017

Aclaración: siempre que se informa del tamaño de una memoria cache o de una línea, se está haciendo referencia a la capacidad útil de almacenamiento (descartando la información de "control", como los bits dedicados a los campos *tag*, *line*, etc.)

Cache de Correspondencia Directa

Ejercicio 1 Considerar una máquina con una memoria cache de correspondencia directa de 256B, un tamaño de línea de 8B y una memoria principal de 64KB direccionable a byte:

- a) Calcular la cantidad de bits de los campos: tag, line y index.
- b) Dar las líneas de la cache en las que se almacenan los datos cuyas direcciones son: 0x111B, 0xC334, 0xD01D, 0xAAAA.
- c) Listar todas las direcciones de los datos que se almacenarán en la misma línea que el contenido de la dirección 0x1A1A.
- d) Suponer que la cache está vacía, y que se realizan lecturas de datos cuyas direcciones están en el siguiente orden: 0x111B, 0x1100, 0xC334, 0xD01D, 0xAAAA, 0x1118, 0xD01A. Determinar para cada lectura si ésta produjo un *miss* o un *hit*.

Ejercicio 2 Sea una cache de correspondencia directa. Sea 2^M el tamaño de la memoria principal, 2^C el tamaño de la cache y 2^L el tamaño de la línea. La memoria principal es direccionable a byte:

- a) Expresar la cantidad de bits de los campos tag, line y index.
- b) Dar el conjunto de posiciones de la memoria principal cuyos datos se almacenarán en la misma línea que el dato de la posición x.

Cache Asociativa

Ejercicio 3 Sea una cache asociativa. Sea 2^M el tamaño de la memoria principal, 2^C el tamaño de la cache y 2^L el tamaño de la línea. Sea 2^B el tamaño de la unidad de direccionamiento de la memoria principal, así como de la palabra que utiliza esta máquina. Expresar:

- a) Cómo se deben interpretar los bits de una dirección.
- b) La cantidad de palabras almacenables en la cache.
- c) Dar el conjunto de posiciones de la memoria principal cuyos datos se almacenarán en la misma línea que el dato de la posición x.

Cache Asociativa por Conjuntos

Ejercicio 4 Sea una cache asociativa de V vías. Sea 2^M el tamaño de la memoria principal, 2^C el tamaño de la cache y 2^L el tamaño de la línea. Sea 2^B el tamaño de la unidad de direccionamiento de la memoria principal, así como de la palabra que utiliza esta máquina. Expresar:

- a) Cómo se deben interpretar los bits de una dirección.
- b) La cantidad de palabras almacenables en la cache.
- c) Dar el conjunto de posiciones de la memoria principal cuyos datos se almacenarán en la misma línea que el dato de la posición x.

Políticas de sustitución

Ejercicio 5 ¿Es posible implementar una política de desalojo que garantice un *hit rate* superior al 10 %? En caso afirmativo dar una política que cumpla con este requerimiento, y en caso negativo demostrar por qué.

Cache de escritura (Opcional)

Ejercicio 6 Escribir el pseudocódigo de un controlador de caché *write-through* y *write-back* para una caché asociativa por conjuntos de 2 vías. Considerar el caso de una lectura y una escritura a memoria.