

Memoria Cache

Organización del Computador I

David Alejandro González Márquez


Departamento de Computación
Facultad de Ciencias Exactas y Naturales
Universidad de Buenos Aires

27.02.2018


Agenda

- Introducción
- características
- Tipos de Cache
- Ejercicios

Jerarquía de Memoria



¿Cómo funciona la Memoria Cache?



Eventos tras un acceso:

- **Hit:** El dato solicitado se encuentra en caché
- **Miss:** En caso contrario

Métricas:

- **Hit Rate** = $\frac{\#hits}{\#pedidos}$
- **Miss Rate** = $\frac{\#miss}{\#pedidos}$

Localidad Espacial y Localidad Temporal

■ Localidad Espacial:

Si se pide un dato en memoria, es altamente probable que a continuación se pida también otro dato que sea próximo en memoria al primero. ej: ejecución secuencial, recorrido de arrays, etc.

■ Localidad Temporal:

Si se pide un dato de memoria, es altamente probable que éste vuelva a ser reutilizado en un futuro inmediato. ej: variables, ciclos, etc.

Durante un *miss*, la memoria caché solicita a la memoria principal el dato buscado junto con los datos vecinos, de esta forma anticipa los futuros pedidos.

Tipos de Cache

- **Totalmente Asociativa:**

Cada bloque en cache puede contener cualquier dato de la memoria principal

- **Correspondencia Directa:**

Los bloques de cache almacenan direcciones específicas de memoria principal

- **Asociativa por Conjuntos:**

Los bloques de cache se dividen en conjuntos y cada uno puede almacenar un conjunto de direcciones específicas de memoria principal

Política de reemplazo

- **First In First Out (FIFO):**
El primer dato en entrar es el primero en descartado
- **Least Recently Used (LRU):**
Se descarta el dato menos recientemente usado
- **Least Frequently Used (LFU):**
Se descarta el bloque menos frecuentemente usado

Política de Escritura

- **Write-through:**

Se escribe en cache y en memoria al mismo tiempo


- **Write-back:**

Se escribe en memoria principal cuando se desaloja el dato de cache

Tipos de fallos

- **Forzosos** (Compulsory):
En el primer acceso éste no se encuentra en la caché (primera referencia)
- **Capacidad** (Capacity):
La caché no puede contener todos los bloques necesarios durante la ejecución de un programa
- **Conflicto** (Conflict):
Diferentes bloques deben ir necesariamente al mismo conjunto o línea (fallos de colisión)

Estructura de una Caché



- **Línea:** Mínima unidad de almacenamiento la memoria cache
- **Índice:** Indica la posición del dato dentro de una línea
- **Tag:** Identificador del dato en memoria principal

Ejemplos de memorias cache

- Considerar una memoria de 64 unidades direccionables
- y una memoria cache de 16 unidades direccionables
- con las siguientes características:
 - Totalmente Asociativa: 4 líneas, 4 unidades por línea
 - Correspondencia Directa: 4 líneas, 4 unidades por línea
 - Asociativa por Conjuntos: 2 conjuntos o vías, 2 líneas por conjunto, 4 unidades por línea

Totamente Associativa

Memoria Principal

	00	01	10	11
0000				
0001				
0010				
0011				
0100				
0101				
0110				
0111				
1000				
1001				
1010				
1011				
1100				
1101				
1110				
1111				

Memoria Cache

Tag	00	01	10	11



Totalmente Associativa

Memoria Principal

	00	01	10	11
0000	62	83	33	85
0001	51	64	45	75
0010	42	88	42	65
0011	82	81	33	52
0100	21	43	44	62
0101	60	52	70	39
0110	59	11	21	42
0111	32	81	54	55
1000	45	57	53	69
1001	63	13	43	34
1010	98	29	84	16
1011	64	77	55	44
1100	72	62	37	43
1101	84	41	68	41
1110	77	86	77	34
1111	49	99	51	33

Memoria Cache

Tag	00	01	10	11
0100	21	43	44	62
0110	59	11	21	42
0101	60	52	70	39
0001	51	64	45	75



Correspondencia Directa

Memoria Principal

	00	01	10	11
0000				
0001				
0010				
0011				
0100				
0101				
0110				
0111				
1000				
1001				
1010				
1011				
1100				
1101				
1110				
1111				

Memoria Cache

Tag	00	01	10	11

Tag	Línea	Indice	
2	2	2	6 bits

Correspondencia Directa

Memoria Principal

	00	01	10	11
0000	62	83	33	85
0001	51	64	45	75
0010	42	88	42	65
0011	82	81	33	52
0100	21	43	44	62
0101	60	52	70	39
0110	59	11	21	42
0111	32	81	54	55
1000	45	57	53	69
1001	63	13	43	34
1010	98	29	84	16
1011	64	77	55	44
1100	72	62	37	43
1101	84	41	68	41
1110	77	86	77	34
1111	49	99	51	33

Memoria Cache

Tag	00	01	10	11
11	72	62	37	43
10	63	13	43	34
01	59	11	21	42
11	49	99	51	33

Tag	Línea	Indice	
2	2	2	6 bits

Asociativa por Conjuntos

Memoria Principal

	00	01	10	11
0000				
0001				
0010				
0011				
0100				
0101				
0110				
0111				
1000				
1001				
1010				
1011				
1100				
1101				
1110				
1111				

Memoria Cache

Tag	00	01	10	11	Tag	00	01	10	11

Tag	Línea	Indice	
3	1	2	6 bits

Asociativa por Conjuntos

Memoria Principal

	00	01	10	11
0000	62	83	33	85
0001	51	64	45	75
0010	42	88	42	65
0011	82	81	33	52
0100	21	43	44	62
0101	60	52	70	39
0110	59	11	21	42
0111	32	81	54	55
1000	45	57	53	69
1001	63	13	43	34
1010	98	29	84	16
1011	64	77	55	44
1100	72	62	37	43
1101	84	41	68	41
1110	77	86	77	34
1111	49	99	51	33

Memoria Cache

Tag	00	01	10	11	Tag	00	01	10	11
101	98	29	84	16	000	62	83	33	85
011	32	81	54	55	001	82	81	33	52

Tag	Línea	Índice
3	1	2

6 bits

Ejercicio 1 - Correspondencia Directa

Memoria Principal 2^{20} bytes, direccionable a byte.

Cache 32 líneas de 16 bytes cada una.

- 1 ¿Cuánto mide un bloque para esta configuración?

Ejercicio 1 - Correspondencia Directa

Memoria Principal 2^{20} bytes, direccionable a byte.

Cache 32 líneas de 16 bytes cada una.

- 1 ¿Cuánto mide un bloque para esta configuración?
- 2 ¿Cuántos bloques entran en memoria principal?

Ejercicio 1 - Correspondencia Directa

Memoria Principal 2^{20} bytes, direccionable a byte.

Cache 32 líneas de 16 bytes cada una.

- 1 ¿Cuánto mide un bloque para esta configuración?
- 2 ¿Cuántos bloques entran en memoria principal?
- 3 ¿Cuántas líneas entran en un bloque?

Ejercicio 1 - Correspondencia Directa

Memoria Principal 2^{20} bytes, direccionable a byte.

Cache 32 líneas de 16 bytes cada una.

- 1 ¿Cuánto mide un bloque para esta configuración?
- 2 ¿Cuántos bloques entran en memoria principal?
- 3 ¿Cuántas líneas entran en un bloque?
- 4 ¿Cuántas direcciones distintas refieren a una misma línea?

Ejercicio 1 - Correspondencia Directa

Memoria Principal 2^{20} bytes, direccionable a byte.

Cache 32 líneas de 16 bytes cada una.

- 1 ¿Cuánto mide un bloque para esta configuración?
- 2 ¿Cuántos bloques entran en memoria principal?
- 3 ¿Cuántas líneas entran en un bloque?
- 4 ¿Cuántas direcciones distintas refieren a una misma línea?
- 5 ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección C34A6?

Ejercicio 1 - Correspondencia Directa

- 1** ¿Cuánto mide un bloque para esta configuración? Para esta configuración, coincide con el tamaño de la cache

$$\# \text{ líneas cache} \times \text{capacidad de una línea} = 32 \frac{\text{líneas}}{\text{cache}} \times 16 \frac{B}{\text{línea}} = 512 \frac{B}{\text{cache}} = 2^9 \frac{B}{\text{cache}}$$

- 2** ¿Cuántos bloques entran en memoria principal?

$$\frac{\text{capacidad memoria}}{\text{tamaño bloque}} = \frac{2^{20} B / MP}{2^9 B / \text{bloque}} = \frac{2^{11} \text{bloque}}{MP}$$

- 3** ¿Cuántas líneas entran en un bloque? Para esta configuración, tantas como entren en la cache:

$$\frac{\text{capacidad cache}}{\text{capacidad de una línea}} = \frac{512 B / \text{cache}}{16 B / \text{línea}} = \frac{2^9 B / \text{cache}}{2^4 B / \text{línea}} = 2^5 \frac{\text{línea}}{\text{cache}}$$

- 4** ¿Cuántas direcciones distintas refieren a una misma línea?

$$\text{tamaño del tag} \times \text{tamaño de la línea} = 2^{11} \text{ bits} \times 2^4 \text{ bits} = 2^{15} \text{ direcciones}$$

Ejercicio 1 - Correspondencia Directa

5 ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección C34A6?

Primero me fijo cuánto mide cada campo de una dirección de memoria para esta configuración de cache: **tag 11 bits, línea 5 bits, índice 4 bits**. Después, paso la dirección a binario para saber el valor de los campos correspondientes a esa dirección.

- La dirección en binario:

$$\begin{array}{c|c|c|c|c} C & 3 & 4 & A & 6 \\ \hline 1100 & 0011 & 0100 & 1010 & 0110 \end{array}$$

- Agrupada según los campos **tag**, **línea** e **índice**:

$$\begin{array}{c|c|c} 61A & A & 6 \\ \hline 110 & 0001 & 1010 & 0 & 1010 & 0110 \end{array}$$

Finalmente, me tengo que fijar si en el lugar reservado para las líneas número 0xA, está cargada la línea correspondiente al bloque número 0x61A; si es así, la línea correspondiente a la dirección pedida está cargada en cache.

Ejercicio 2 - Asociativa por Conjuntos

Memoria Principal 1 MB, direccionable a byte.

Cache 32 líneas de 64 bytes cada una, 2 vías.

- 1 ¿Cuánto mide un bloque para esta configuración?

Ejercicio 2 - Asociativa por Conjuntos

Memoria Principal 1 MB, direccionable a byte.

Cache 32 líneas de 64 bytes cada una, 2 vías.

- 1 ¿Cuánto mide un bloque para esta configuración?
- 2 ¿Cuántos bloques entran en memoria principal?

Ejercicio 2 - Asociativa por Conjuntos

Memoria Principal 1 MB, direccionable a byte.

Cache 32 líneas de 64 bytes cada una, 2 vías.

- 1 ¿Cuánto mide un bloque para esta configuración?
- 2 ¿Cuántos bloques entran en memoria principal?
- 3 ¿Cuántas líneas entran en un bloque?

Ejercicio 2 - Asociativa por Conjuntos

Memoria Principal 1 MB, direccionable a byte.

Cache 32 líneas de 64 bytes cada una, 2 vías.

- 1 ¿Cuánto mide un bloque para esta configuración?
- 2 ¿Cuántos bloques entran en memoria principal?
- 3 ¿Cuántas líneas entran en un bloque?
- 4 ¿Cuántas direcciones distintas refieren a una misma línea?

Ejercicio 2 - Asociativa por Conjuntos

Memoria Principal 1 MB, direccionable a byte.

Cache 32 líneas de 64 bytes cada una, 2 vías.

- 1 ¿Cuánto mide un bloque para esta configuración?
- 2 ¿Cuántos bloques entran en memoria principal?
- 3 ¿Cuántas líneas entran en un bloque?
- 4 ¿Cuántas direcciones distintas refieren a una misma línea?
- 5 ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección C34A6?

Ejercicio 2 - Asociativa por Conjuntos

- 1 ¿Cuánto mide un bloque para esta configuración?** Para esta configuración, coincide con el tamaño de una vía

$$\# \text{ líneas por vía} = \frac{\# \text{ líneas cache}}{\# \text{ vías}} = \frac{32 \frac{\text{líneas}}{\text{cache}}}{2 \frac{\text{vías}}{\text{cache}}} = 16 \frac{\text{líneas}}{\text{vía}} = 2^4 \frac{\text{líneas}}{\text{vía}}$$

$$\# \text{ líneas por vía} \times \text{capacidad de una línea} = 2^4 \frac{\text{líneas}}{\text{vía}} \times 64 \frac{B}{\text{línea}} = 2^{10} \frac{B}{\text{vía}}$$

- 2 ¿Cuántos bloques entran en memoria principal?**

$$\frac{\text{capacidad memoria}}{\text{tamaño bloque}} = \frac{1MB/MP}{2^{10} B/\text{bloque}} = \frac{2^{20} B/MP}{2^{10} B/\text{bloque}} = 2^{10} \frac{\text{bloque}}{MP}$$

- 3 ¿Cuántas líneas entran en un bloque?** Para esta configuración, tantas como entren en una vía: 2^4 (ver punto 1).

- 4 ¿Cuántas direcciones distintas refieren a una misma línea?**

$$\text{tamaño del tag} \times \text{tamaño de la línea} = 2^{10} \text{ bits} \times 2^6 \text{ bits} = 2^{16} \text{ direcciones}$$

Ejercicio 2 - Asociativa por Conjuntos

5 ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección C34A6?

Primero me fijo cuánto mide cada campo de una dirección de memoria para esta configuración de cache: **tag** 10 *bits*, **conjunto** 4 *bits*, **índice** 6 *bits*. Después, paso la dirección a binario para saber el valor de los campos correspondientes a esa dirección.

- La dirección en binario:

$$\begin{array}{c|c|c|c|c} C & 3 & 4 & A & 6 \\ \hline 1100 & 0011 & 0100 & 1010 & 0110 \end{array}$$

- Agrupada según los campos **tag**, **conjunto** e **índice**:

$$\begin{array}{c|c|c} 30D & 2 & 26 \\ \hline 11 & 0000 & 1101 & 0010 & 10 & 0110 \end{array}$$

Finalmente, me tengo que fijar si en el lugar reservado para las líneas número 0x2, está cargada la línea correspondiente al bloque número 0x30D, en cualquiera de los dos espacios del conjunto; si es así, la línea correspondiente a la dirección pedida está cargada en cache.

Ejercicio 3 - Asociativa por Conjuntos

Memoria Principal 1 MB, direccionable a byte.

Longitud de Palabra: 2 bytes.

Cache 32 líneas de 64 bytes cada una, 2 vías, FIFO.

- 1 Dar hit-rate de las siguientes lecturas a memoria, indicando en cada paso cómo queda la cache:

0xC34A6

0xC38AB

0xC3480

0xC34D4

0xC34FF

0xC34BF

0x00090

Ejercicio 3 - Asociativa por Conjuntos

Memoria Principal 1 MB, direccionable a byte.

Longitud de Palabra: 2 bytes.

Cache 32 líneas de 64 bytes cada una, 2 vías, FIFO.

Dirección	Tag	Set	Índice	Resultado	Estado Cache	Notas
C34A6 $\begin{array}{r} 30D \quad 2 \quad 26 \\ 1100\ 0011\ 01\ 00\ 10\ 10\ 0110 \end{array}$	30D	2	26	Miss	{2:30D}	cargué 2:30D
C38AB $\begin{array}{r} 30E \quad 2 \quad 2B \\ 1100\ 0011\ 10\ 00\ 10\ 10\ 1011 \end{array}$	30E	2	2B	Miss	{2:30D, 2:30E}	cargué 2:30E
C3480 $\begin{array}{r} 30D \quad 2 \quad 00 \\ 1100\ 0011\ 01\ 00\ 10\ 00\ 0000 \end{array}$	30D	2	00	Hit	{2:30D, 2:30E}	
C34D4 $\begin{array}{r} 30D \quad 3 \quad 14 \\ 1100\ 0011\ 01\ 00\ 11\ 01\ 0100 \end{array}$	30D	3	14	Miss	{2:30D, 2:30E} {3:30D}	cargué 3:30D
C34FF $\begin{array}{r} 30D \quad 3 \quad 3F \\ 1100\ 0011\ 01\ 00\ 11\ 11\ 1111 \end{array}$	30D	3	3F	Miss	{2:30D, 2:30E} {3:30D} {4:30D}	acc. desalineado; cargué 4:30D
C34BF $\begin{array}{r} 30D \quad 2 \quad 3F \\ 1100\ 0011\ 01\ 00\ 10\ 11\ 1111 \end{array}$	30D	2	3F	Hit	{2:30D, 2:30E} {3:30D} {4:30D}	acc. desalineado; tengo ambas
00090 $\begin{array}{r} 000 \quad 2 \quad 10 \\ 0000\ 0000\ 00\ 00\ 10\ 01\ 0000 \end{array}$	000	2	10	Miss	{2:30E, 2:000} {3:30D} {4:30D}	desalojé 2:30D

$$\text{Hit rate} = \frac{2}{7} \approx 0.29\%$$

Ejercicio 4 - Tipo parcial

Se estudia agregar una memoria cache a una computadora cuyas palabras y direcciones de memoria son de 16 *bits*, y que trabaja con *direccionamiento* a byte.

Hasta el momento se barajan dos opciones: una cache asociativa por conjuntos de 4 vías, y una de correspondencia directa (o *mapeo* directo).

Cada cache puede almacenar hasta **1024** *bytes* de información (sin contar el espacio necesario para los *tags*) y se organiza en 64 líneas en **total**.

- a) Indique cómo se distribuyen los bits de una dirección de memoria en los campos correspondientes para cada una de las caches mencionadas.

Ejercicio 4 - Tipo parcial

- b) Se conoce que este fragmento de código insume gran parte del tiempo de cómputo. Junto a cada instrucción se indica el acceso a memoria necesario para el *fetch* de la instrucción, no así los necesarios para acceder a los datos.

	Código	Pedido a memoria del <i>fetch</i>
mejillón:	MOV R6, 0x10	0x9C13
	MOV R2, 0x801A	0x9C15, 0x9C17
	ADD R5, [R2]	0x9C19
	ADD R5, [R2 + 0x15]	0x9C1B
	SUB R6, 0x01	0x9C1D
	CMP R6, 0x00	0x9C1F
	JNE mejillón	0x9C21

Simule los accesos a memoria que realiza este programa hasta la comparación (inclusive) utilizando la cache de **mapeo directo**. **Tenga en cuenta los accesos a datos, que no fueron detallados en la tabla**. Indique en cada paso el contenido de la cache, y cuando corresponda detalle si se producen *hits*, *misses*, desalojos (señalando la línea desalojada) y/o accesos desalineados. ¿Cuál es el *hit rate* de esta ejecución parcial?

- c) ¿Cuál de las dos caches es más conveniente para la ejecución completa del fragmento del programa presentado?

Ejercicio 4 - Tipo parcial (a) Correspondencia directa

- 1 ¿Cuánto mide un bloque para esta configuración?** Para esta configuración, coincide con el tamaño de la cache, es decir $2^{10} B$ (lo dice el enunciado)

- 2 ¿Cuántos bloques entran en memoria principal?**

$$\frac{\text{capacidad memoria}}{\text{tamaño bloque}} = \frac{\# \text{ direcciones} \times \text{tamaño unidad dir.}}{\text{tamaño bloque}} = \frac{2^{16} \times 1B}{2^{10} B} = 2^6$$

- 3 ¿Cuántas líneas entran en un bloque?** Para esta configuración, tantas como entren en la cache:

$$\text{capacidad de una línea} = \frac{\text{capacidad cache}}{\# \text{ líneas en cache}} = \frac{2^{10} B}{64} = \frac{2^{10} B}{2^6} = 2^4 B$$

$$\frac{\text{capacidad cache}}{\text{capacidad de una línea}} = \frac{2^{10} B / \text{cache}}{2^4 B / \text{línea}} = 2^6 \frac{\text{línea}}{\text{cache}}$$

- 4 ¿Cuántas direcciones distintas refieren a una misma línea?**

$$\text{tamaño del tag} \times \text{tamaño de la línea} = 2^6 \text{ bits} \times 2^4 \text{ bits} = 2^{10} \text{ direcciones}$$

Por lo tanto, la decodificación de la dirección de 16 bits será

tag	línea	índice
6 bits	6 bits	4 bits

Ejercicio 4 - Tipo parcial (a) Asociativa por conjuntos

- 1** ¿Cuánto mide un bloque para esta configuración? Para esta configuración, coincide con el tamaño de una vía.

$$\frac{\text{capacidad cache}}{\# \text{ vías}} = \frac{2^{10}B}{4} = 2^8B$$

- 2** ¿Cuántos bloques entran en memoria principal?

$$\frac{\text{capacidad memoria}}{\text{tamaño bloque}} = \frac{\# \text{ direcciones} \times \text{tamaño unidad dir.}}{\text{tamaño bloque}} = \frac{2^{16} \times 1B}{2^8B} = 2^8$$

- 3** ¿Cuántas líneas entran en un bloque? Hay 64 líneas, que se dividen entre las 4 vías. Por lo tanto, hay $\frac{64}{4} = 16 = 2^4$ conjuntos.

- 4** ¿Cuántas direcciones distintas refieren a una misma línea?

$$\text{tamaño del tag} \times \text{tamaño de la línea} = 2^8 \text{ bits} \times 2^4 \text{ bits} = 2^{12} \text{ direcciones}$$

Por lo tanto, la codificación será

tag	conjunto	índice
8 bits	4 bits	4 bits

Ejercicio 4 - Tipo parcial (b) Accesos a memoria - Acceso directo

Dirección	Tag	Línea	Índice	Resultado	Estado Cache	Notas
$\begin{array}{r} 27 \\ 10\ 0111 \end{array} \quad \begin{array}{r} 01 \\ 00\ 0001 \end{array} \quad \begin{array}{r} 3 \\ 0011 \end{array}$	27	1	3	Miss	{1: 27}	cargué 1:27
$\begin{array}{r} 27 \\ 10\ 0111 \end{array} \quad \begin{array}{r} 01 \\ 00\ 0001 \end{array} \quad \begin{array}{r} 5 \\ 0101 \end{array}$	27	1	5	Hit	{1: 27}	
$\begin{array}{r} 27 \\ 10\ 0111 \end{array} \quad \begin{array}{r} 01 \\ 00\ 0001 \end{array} \quad \begin{array}{r} 7 \\ 0111 \end{array}$	27	1	7	Hit	{1: 27}	
$\begin{array}{r} 27 \\ 10\ 0111 \end{array} \quad \begin{array}{r} 01 \\ 00\ 0001 \end{array} \quad \begin{array}{r} 9 \\ 1001 \end{array}$	27	1	9	Hit	{1: 27}	
$\begin{array}{r} 20 \\ 10\ 0000 \end{array} \quad \begin{array}{r} 01 \\ 00\ 0001 \end{array} \quad \begin{array}{r} A \\ 1010 \end{array}$	20	1	A	Miss	{1: 20}	desalojé 1: 27; cargué 1:20
$\begin{array}{r} 27 \\ 10\ 0111 \end{array} \quad \begin{array}{r} 01 \\ 00\ 0001 \end{array} \quad \begin{array}{r} B \\ 1011 \end{array}$	27	1	B	Miss	{1: 27}	desalojé 1: 20; cargué 1:27
$\begin{array}{r} 20 \\ 10\ 0000 \end{array} \quad \begin{array}{r} 02 \\ 00\ 0010 \end{array} \quad \begin{array}{r} F \\ 1111 \end{array}$	20	2	F	Miss	{1: 27} {2: 20} {3: 20}	acc. desalineado; cargué 2: 20; cargué 3: 20
$\begin{array}{r} 27 \\ 10\ 0111 \end{array} \quad \begin{array}{r} 01 \\ 00\ 0001 \end{array} \quad \begin{array}{r} D \\ 1101 \end{array}$	27	1	D	Hit		
$\begin{array}{r} 27 \\ 10\ 0111 \end{array} \quad \begin{array}{r} 01 \\ 00\ 0001 \end{array} \quad \begin{array}{r} F \\ 1111 \end{array}$	27	1	F	Miss	{1: 27} {2: 27} {3: 20}	acc. desalineado; desalojé 2:20; cargué 2: 27

$$\text{Hit rate} = \frac{4}{9} \approx 0.44 \%$$

Ejercicio 4 - Tipo parcial (c) Comparación

Para este bloque de código sería más conveniente la caché asociativa por conjuntos de 4 vías, ya que se eliminarían los desalojos gracias al más alto nivel de asociatividad.

¿Preguntas?



¿Preguntas?



Max Headroom