Práctica 2 - Lógica Digital

Organización del Computador 1

Verano 2018

Todas las compuertas mencionadas en esta práctica son de 1 ó 2 entradas, a menos que se indique lo contrario. Usaremos los símbolos detallados a continuación para representar las distintas funciones lógicas: XOR $\rightarrow \oplus$, NAND $\rightarrow \mid$, NOR $\rightarrow \downarrow$

Circuitos Combinatorios

Ejercicio 1 Demostrar la equivalencia de las siguientes fórmulas booleanas:

a)
$$p = (p.q) + (p.\overline{q})$$

b)
$$x.z = (x+y).(x+\overline{y}).(\overline{x}+z)$$

Ejercicio 2 ¹ Sea $p \oplus q = (\overline{p}.q) + (p.\overline{q})$. Demostrar si la siguiente propiedad de distributividad es verdadera o es falsa:

$$x \oplus (y.z) = (x \oplus y).(x \oplus z)$$

Ejercicio 3 Determinar la veracidad o falsedad de las siguientes afirmaciones:

- a) Sea $p|q=\overline{p.q}$ ¿Alcanza con este operador para representar todas las funciones booleanas?
- b) Sea $p\downarrow q=\overline{p+q}$ ¿Alcanza con este operador para representar todas las funciones booleanas?

Ejercicio 4 Mostrar cómo se puede construir la función booleana f(A, B) = A.B a partir de 2 compuertas NAND. Mostar además cómo construir la función $f(A) = \overline{A}$ utilizando únicamente compuertas NAND.

Ejercicio 5 Dibujar un circuito que implemente la función booleana f(A, B, C) = A.B.C usando 2 compuertas NOR y varias compuertas NOT.

Ejercicio 6 Dada la función booleana F definida a partir de la siguiente tabla de verdad,


A	B	C	F(A,B,C)
1	1	0	0
1	0	0	1
1	0	1	1
0	1	0	0
0	0	1	0
0	1	1	1
1	1	1	1
0	0	0	0

¹Ej 7. Capítulo 3 del L. Null & J. Lobur - Essentials Of Computer Organization And Architecture

- a) Escribir la suma de productos para la función F. Calcular la cantidad de compuertas que la implementación literal de la función requeriría.
- b) ¿Se puede simplificar la expresión usando propiedades del álgebra booleana? Dibujar el circuito correspondiente utilizando la menor cantidad de compuertas que pueda.


Ejercicio 7 Dibujar el diagrama lógico de un *demultiplexor* de 2 líneas de control, 1 línea de entrada y 4 líneas de salida. Este circuito dirige la única línea de entrada a una de cuatro líneas de salida, dependiendo del estado de las dos líneas de control.

c_1	c_0	s_i
0	0	$s_0 = e_0, s_i = 0 \text{ si } i \neq 0$
0	1	$s_1 = e_0, s_i = 0 \text{ si } i \neq 1$
1	0	$s_2 = e_0, s_i = 0 \text{ si } i \neq 2$
1	1	$s_3 = e_0, s_i = 0 \text{ si } i \neq 3$



Ejercicio 8

a) Dibujar el diagrama lógico de un codificador de 4 líneas de entrada (e_i) y 2 líneas de salida (s_i) . Si únicamente e_i está alta, las salidas deben representan el número i en notación sin signo. No está definido cuál es el resultado si no se cumple que sólo una de las líneas de entrada tiene valor 1.



 b) Dotar al circuito anterior de una salida adicional que indique si el estado de la entrada es válido o inválido.

Ejercicio 9

a) Dibujar con compuertas lógicas el circuito de un decodificador de 2 líneas de entrada (e_i) y 4 líneas de salida (s_i) , cuya tabla de verdad es la siguiente:

	e_1	e_0	s_3	s_2	s_1	s_0
	0	0	0	0	0	1
ĺ	0	1	0	0	1	0
ĺ	1	0	0	1	0	0
	1	1	1	0	0	0

- b) Usando el circuito anterior, reescribir el demultiplexor de 1 línea de entrada, 2 líneas de control y 4 líneas de salida.
- Reescribir por completo los dos circuitos anteriores utilizando solamente compuertas NAND.

Ejercicio 10 Un carry left shifter 3-4 es un componente de 3 líneas de entrada (e_2, e_1, e_0) , 4 líneas de salida (s_3, s_2, s_1, s_0) y un línea de control (c_0) que se comporta de la siguiente manera:

- si $c_0 = 0$, $s_i = e_i$ para todo $0 \le i < 3$, $s_3 = 0$
- si $c_0 = 1$, $s_{i+1} = e_i$ para todo $0 \le i < 3$, $s_0 = 0$

- a) Dibujar el diagrama lógico de un carry left shifter 3-4.
- b) Si las líneas de entrada y de salida codifican un número entero en notación sin signo, ¿qué significa matemáticamente el shift a la izquierda? ¿Y a la derecha?

Ejercicio 11

a) Diseñar un full adder de 1 bit usando sólo compuertas NAND. La tabla de verdad del full adder es la siguiente:

A	B	$carry_{in}$	suma	$carry_{out}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

b) Suponiendo que todas las compuertas elementales tienen el mismo retardo (delay) t, calcule el retardo total del circuito para producir todas sus señales de salida.

Ejercicio 12

- a) Diseñar un full adder de 4 bits combinando 4 full adders de 1 bit.
- b) Suponiendo que los enteros se codifican con notación complemento a 2. Diseñar circuitos anexos que observen los siguientes *flags*:

Negative: $N=1 \iff$ la salida representa un número negativo (complemento a 2)

Overflow: $V = 1 \iff$ el resultado no es representable (complemento a 2)

Carry: $C=1 \iff$ la suma de la codificación binaria produjo acarreo

Zero: $Z=1 \iff$ el resultado representa el número 0

- c) ¿Se puede usar el *mismo* circuito para sumar números enteros codificados en notación sin signo?
- d) ¿Cómo se podría aprovechar este sumador para realizar restas tanto de números codificados en notación complemento a 2 como en notación sin signo?
- e) Modificar la señal de Carry de tal modo que represente lo siguiente:
 - Si la operación es suma: $C=1 \iff$ la suma bit a bit produjo acarreo
 - Si la operación es resta: $C=1 \iff$ la resta bit a bit produjo borrow (dame uno)
- f) Para comparar dos números A y B se realiza la operación A B. Indicar los valores de los flags que caracterizan las siguientes condiciones.

condición	complemento a 2	notación sin signo
A < B		
$A \leq B$		
A = B		
$A \ge B$		
A > B		


Ejercicio 13

- a) Diseñar un componente con 4 entradas e_0, \ldots, e_3 y 4 salidas s_0, \ldots, s_3 tal que cada salida s_i valga $\overline{e_i}$.
- b) Diseñar un componente con 4 entradas e_0, \ldots, e_3 y 4 salidas s_0, \ldots, s_3 que calcule el inverso aditivo del número codificado en complemento a 2 por la entrada.
- c) Modificar el circuito anterior para que en una nueva salida indique si el número de la entrada no tiene un inverso aditivo representable con 4 bits en complemento a 2.

Circuitos Secuenciales


Ejercicio 14

- a) Escribir el diagrama temporal para el siguiente circuito secuencial desde 0 ns hasta 65 ns, suponiendo
 - un retardo de 15 ns para la compuerta AND,
 - un retardo de 5 ns para la compuerta NOT,
 - en el tiempo 0 ns la señal e_0 cambia a 1, inicialmente en 0.
 - ullet las señales i_0 y s_0 tienen valor 1 y 0 respectivamente en el tiempo 0 ns.
 - suponer que los componentes empiezan a estabilizarse cuando sus señales de entrada están estables.




b) ¿Podría alcanzar s_0 un valor estable en el punto anterior? ¿Y en el caso en que e_0 fuera 0 en lugar de 1, se estabilizaría?


Ejercicio 15 Asumiendo los mismos tiempos de retardo que en el ejercicio anterior (la compuerta OR tarda lo mismo que la AND), describa el comportamiento de los siguientes circuitos si la *llave 1* se mantiene desactivada (en cuyo caso emite un 0) y la *llave 2* se acciona por 15 ns (emitiendo un 1) y luego se vuelve a desactivar. Asuma que, inicialmente, todas las líneas están en cero.




Ejercicio 16 Escriba tablas características que especifiquen el comportamiento de cada uno de los siguientes circuitos secuenciales:



Ejercicio 17 Registro simple. Diseñar un registro simple de cuatro bits. Este tipo de registros es un circuito de seis entradas (i₀ a i₃, load, clk) y cuatro salidas (o₀ a o₃), cuyo funcionamiento es el siguiente: cuando la señal clk alcanza su flanco ascendente, si load está alta, almacena las señales recibidas en i₀ a i₃, si no, no cambia su contenido. Por las líneas de salida, se emite el valor almacenado en el registro.




Ejercicio 18 Extensor de signo



Diseñar un registro extensor de signo de dos a cuatro bits. Del mismo modo que un registro simple (ver ejercicio 17) este circuito toma el valor de sus cuatro entradas i_0 a i_3 cuando su señal clk atraviesa su flanco ascendente si la entrada load vale 1. Por sus líneas de salida (o_0 a o_3) se emite el valor almacenado si la señal ext está baja; por el contrario, si vale 1, se emite una representación de cuatro bits del número almacenado en los dos bits menos significativos del registro, interpretados como un entero codificado en complemento a 2.

Ejercicio 19 Desplazador




Diseñar un registro $desplazador\ a\ izquierda\ de\ cuatro\ bits.$ Del mismo modo que un registro simple (ver ejercicio 17) este circuito toma el valor de sus cuatro entradas i_0 a i_3 cuando su señal clk atraviesa su flanco ascendente, si la entrada load vale 1. Por sus líneas de salida (o_0 a o_3) se emite el valor almacenado si la señal shl está baja; por el contrario, si vale 1, se emite ese valor desplazado en uno hacia la izquierda.


Ejercicio 20 Registro bidireccional. Diseñar un registro bidireccional de cuatro bits. Este tipo de registros es un circuito con tres entradas (load, read, clk) y cuatro señales de entrada y salida (d_0 a d_3). Su funcionamiento es el siguiente: si la señal load vale 1 cuando clk alcanza su flanco ascendente, almacena las valores recibidos en d_0 a d_3 ; en cambio, si read está alta, se emite el valor almacenado en el registro por esas mismas líneas². Las señales read y load nunca valen 1 simultáneamente.



Ejercicio 21 Registro de salida restringida. Diseñar un registro de salida restringida de cuatro bits. Este tipo de registros es un circuito de siete entradas (i₀ a i₃, load, clk y read) y cuatro salidas (o₀ a o₃), muy similar al registro simple (ejercicio 17) pero que sólo emite su salida por las líneas o₀ a o₃ si read está alta cuando clk alcanza su flanco ascendente. Dicha salida se debe mantener hasta el próximo flanco ascendente en clk donde read esté baja.



Ejercicio 22 Registro Auto-incrementador. Diseñar un registro bi-direccional auto-incrementador de cuatro bits. Este circuito funciona de la misma manera que un registro bi-direccional (ver ejercicio 20), pero tiene una línea de entrada extra inc. Si, cuando clk alcanza su flanco ascendente, inc vale 1, el valor almacenado por el registro se incrementa en uno. Nuevamente, sólo una de las tres líneas de control (load, read e inc) puede valer 1 cuando clk alcanza su flanco ascendente.




Ejercicio 23 ALU

Diseñe una ALU con las siguientes características:

- cuatro señales de entrada que indican la operación a realizar: add, sub, and, or;
- dos registros simples, donde se almacenan los operandos a utilizar;
- un registro de salida restringida, donde se almacena el resultado;
- cuatro flags cuyos valores son determinados por la última operación realizada.

² Ayuda: utilice componentes de tres estados.




Ejercicio 24 La conjetura de Collatz, es un famoso problema matemático aún no resuelto. Esta conjetura enuncia la siguiente función $f: \mathbb{N} \to \mathbb{N}$, aplicable a cualquier número entero positivo:

$$f(n) = \begin{cases} \frac{n}{2} & \text{si } n \text{ es par} \\ 3n+1 & \text{si } n \text{ es impar} \end{cases}$$

Se dice que si se toma cualquier número y se aplica esta función reiteradas veces, el resultado siempre converge a 1.

- a) Construir un circuito combinatorio que realice la función f(n) para una entrada de 5 bits.
- b) Construir un circuito secuencial, que aplique reiteradas veces la función anterior por cada ciclo de reloj.
- c) Modificar el circuito anterior de forma que si el valor de entrada es 1, entonces la salida también sea 1.

Ejercicio 25 Dado el siguiente circuito y asumiendo que el registro auto-incrementador comienza almacenando el valor 0000, indique mediante un diagrama de tiempos la secuencia de activaciones y desactivaciones de señales de control necesarias para que, en el registro simple, se almacenen las representaciones en complemento a 2 de los valores: 0, 2, -1, 0, 2, etc.



Ejercicio 26

Dado el siguiente circuito, indique mediante un diagrama de tiempos la secuencia de activaciones y desactivaciones de señales de control necesarias para que el valor almacenado en el registro bidireccional (ejercicio 20) R0 se sume al valor del registro bidireccional R1 y el resultado se almacene en el registro R0.

