

Tema 10 - Arquitectura de microprocesadores actuales

Sistemas Electrónicos para Automatización Grado en Ingeniería Electrónica, Robótica y Mecatrónica

Hipólito Guzmán Miranda



- Revisión de arquitecturas clásicas
- Concepto de pipeline
- Memorias caché




- Revisión de arquitecturas clásicas
- Concepto de pipeline
- Memorias caché



Revisión arquitecturas clásicas

La separación entre la CPU y la memoria hace que el computador sea programable

- CPU (Unidad Central de Proceso)
- Memoria
- Perif. Entrada/Salida





Von Neumann vs Harvard

Von Neumann

La misma memoria contiene datos e instrucciones

<u>Único bus</u> datos/direcciones entre CPU y memoria

Von Neumann bottleneck!

Harvard

Memorias separadas→ para datos e instrucciones

Dos <u>buses</u> datos/direcciones entre CPU y

Mayor uso de recursos (\$)




Von Neumann vs Harvard

Von Neumann

Harvard

La misma memoria



datos/direcciones entre CPU y memoria

Von Neumann bottleneck!

Memoria

CPU

Memoria

Memoria

Instrucciones

Memorias separadas

datos/direcciones entre CPU y

Mayor uso de recursos (\$)



RISC vs CISC

1SA: Instruction Set Architecture

Reduced Instruction Set Computer

Instrucciones compactas y uniformes

Facilita el pipelining

Mayor uso de memoria

Permiten mejores optimizaciones al compilador

OPCODE: by be by bo

Complex Instruction Set Computer

086 DE ~ 166:ts

Instrucciones anchas

Múltiples modos de / direccionamiento

Uso de memoria más eficiente (alta densidad de código)

Posible necesidad de optimizaciones manuales (sist. empotrados)




Algunos ejemplos

	Von Neumann	Harvard
RISC	MSP430 ARM7	MicroBlaze Leon4 ARM9 Digital Signal
CISC	Pentium	8051 SHARC DSP DSPs en general



- Revisión de arquitecturas clásicas
- Concepto de pipeline
- Memorias caché





Pipeline


Latencia y Throughput

Latencia: tiempo entre que entra el dato y sale procesado

Throughput: cada cuántos ciclos sale un dato nuevo

(un dato cada N ciclos)

Laterija = 1 ciclo (uons)Through y-t = 1 ciclo (40 ns) (25MHz) laterca = 4 (:clos (40ns) Throughout = Aciclo
(10 ns) Mons (nomha) 100 datos en 40+99.10= = 1030ns






Pipeline


Técnica muy utilizada en microprocesadores

Si para cada instrucción tenemos que hacer:

- ler instr. de la nem. de instrucciones Fetch
- Decode Decodificar la instrucción
- Execute Ejector la Instrucción
- Write-back Escribic el resoltado



_ tardacións y ciclos por instrucción





Si el pigeline esta lleno,

1 ciclo / instrucción



- Revisión de arquitecturas clásicas
- Concepto de pipeline
- Memorias caché









Funcionamiento

La caché tiene menos capacidad que la memoria externa, pero es más rápida.

La caché guarda 'páginas' de memoria completas

Es <u>'transparente'</u> para el procesador: el micro habla con la caché y la caché lee la memoria externa si necesita datos





Funcionamiento

Cache hit: la dirección (address) solicitada por el microprocesador está en alguna de las páginas almacenadas en la caché (más rápido).

Cache miss: la dirección solicitada no está almacenada en la caché. La caché debe realizar el acceso externo (más tiempo).

