


SOLUCIONES

Problema 1



memory sin error

Registro B no es necesario


Minimización registros

	S0	S1	S2	S3	S4	S5	S6	S7	S8
R1			X						
R2			X	X	X	X	X	X	X
A					X				
B						X			
result						X			


← No es necesario

solo son necesarios 2 registros R_1 y R_2
 " $\{R_1, R_2, R_3\}$

Nuevo ASM




⇒ Podría ahorrarse un estado si:




Sin qhurget ested.


Diagrama FSM



Ahurand ested.



CD an 2 registru



Problem 2

57.4 kg

SETUP

$$250 \text{ MHz} \rightarrow \psi_{ns} = t_{clk}$$

C1: FF1 & FF3

$$0.2 + 0.12 + 1.3 + 1.7 = 3.32 \text{ ns}$$

$$\Rightarrow \text{Margin} = \cancel{0.11} \text{ ns} = 0.69 \text{ ns}$$

C2: FF1 & FF4

$$0.2 + 0.12 + 1.3 + 1.6 = 3.22 \text{ ns}$$

$$\Rightarrow \text{margin} = 0.74 \text{ ns}$$

C3: PF2 & FF4

$$0.18 + 0.12 + 0.9 + 1.6 = 2.8 \text{ ns}$$

$$\Rightarrow \text{margin} = 1.13 \text{ ns}$$

instants legeds

FF3

$$\cancel{4} + 0.11 - 0.1 = 4.01 \text{ ns}$$

$$\text{PF4} \quad 4 + 0.03 - 0.1 = 3.93 \text{ ns}$$

$$\text{FF5:} \quad 4 + 0.02 - 0.1 = 3.92 \text{ ns}$$

C4: FF3 & FF5

$$0.11 + 0.12 + 1.0 + 1.1 = 2.33 \text{ ns}$$

$$\Rightarrow \text{Margin} = 1.59 \text{ ns}$$

C5: PF3 & FF5

$$0.11 + 0.12 + \cancel{1.01} + 1.5 + 1.1 = 3.83 \text{ ns}$$

$$\text{Margin} = 0.09 \text{ ns}$$

C6: PF4 & FF5

$$0.03 + 0.12 + 1.5 + 1.1 = 2.75 \text{ ns}$$

$$\text{Margin} = 1.17 \text{ ns}$$

⑤

El periodo de reloj podria ser de

$$4 - 0.09 = 3.91 \text{ ns}$$


↓

$$f = 255.75 \text{ MHz}$$

PROBLEMA 3

¿Se puede hacer con menos bits? Esbozando una FSM

(a)



Cada celda le indica a la siguiente dos informaciones

1) El prefix actual, p_i | 0 1 \Rightarrow 1-bit

2) El número de veces que se ha repetido, n_i | 0 1 2 \Rightarrow 2-bit

p_{i+1}

p_i	x_i	
	0	1
0	0	1
1	0	1

n_{i+1}

n_i	p_i	x_i	
		0	1
0	0	0	0
0	1	0	1
1	0	1	1
1	1	1	2
2	0	2	2
2	1	2	2

Codificando

$p_i = \begin{cases} 0 \rightarrow \phi \\ 1 \rightarrow 1 \end{cases}$

y $n_i = \begin{cases} 0: \phi \phi \\ 1: \phi 1 \\ 2: 1 1 \end{cases}$

Las tablas son:

$$p_{i+1} = x_i$$

n_{i+1}

n_i	p_i	x_i	
		0	1
0	0	00	00
0	1	00	01
0	1	01	01
0	1	01	01
1	1	11	11
1	1	11	11

Mapas de Karnaugh

n_{i+1}^1

$n_i \backslash p_i x_i$	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	1	1	1	1
10	-	-	-	-

$$n_{i+1}^1 = n_i^1 + n_i^0 p_i x_i$$


$$n_{i+1}^0 = n_i^0 + p_i x_i$$

$$Z_n = n_{i+1}^0 n_{i+1}^1$$

n_{i+1}^0

$n_i \backslash p_i x_i$	00	01	11	10
00	0	0	1	0
01	1	1	1	1
11	1	1	1	1
10	-	-	-	-

- ⑤ La última red envía un señal hacia abajo, c , que coincide con z del apartado anterior si:



y genera una nueva salida si z_n de la fila actual es 1, $z_n=1$ y

$c=1$

$$Z = c_{ij} \cdot n_{i+1}^0 n_{i+1}^1$$

PROBLEMA 4

(1.5 puntos) Dada la ruta de datos y la especificación de la unidad de control, completar el cronograma para las señales que se indican. El registro Addr es un contador hacia arriba con carga paralela. El registro cntr es un contador hacia abajo con carga paralela. La memoria es una memoria SRAM síncrona. El circuito "0" es un comparador con el vector 0000. Indicar los valores de los registros en formato hexadecimal.

