



UNIVERSIDAD COMPLUTENSE
MADRID

Ejercicios del ALUMNO

APELLIDOS

SOLUCIÓN DEL PROFESOR

NOMBRE

D.N.I. n.º

ASIGNATURA

TEC. COMPUT. // TEC. Y ORGA. COMPUT.

GRUPO

2º

CURSO

GII — GIC

N.º DE MATRICULA

FECHA 12/02/2014

Ej. 1 — (2.0 puntos) Diseñar la ruta de datos y la unidad de control (diagrama ASM y tabla de salidas) de un sistema algorítmico que dado una clave (entrada clave de 4 bits), busque si el valor de esa clave está almacenado en una memoria RAM síncrona de 32x4 bits. Si lo está el sistema devolverá la dirección de memoria donde está almacenada la clave (salida dir, 5 bits). Además, si la entrada de control escribir vale '1', el sistema grabará en la dirección de memoria donde estaba almacenada la clave una nueva clave (entrada nueva_clave de 4 bits). Si la clave no está almacenada en memoria el sistema pondrá a '1' la señal error. El sistema no comienza a funcionar hasta que la señal ini se pone a '1'. En ese instante se almacenan los valores de clave y nueva_clave. Cuando se haya realizado la operación correspondiente el sistema volverá al estado inicial donde la señal fin es igual a '1'.

```
i ← 0;
error ← 1;
while i < 32 do
  if mem(i) = clave then
    error ← 0;
    dir ← i;
    if escribir = 1 then
      mem(i) ← nueva_clave;
    end
    break
  end
  i ← i + 1;
end
```


```
entity asm is
  port (clk      : in  std_logic;
        rst_n    : in  std_logic;
        ini      : in  std_logic;
        escribir  : in  std_logic;
        clave     : in  std_logic_vector(3 downto 0);
        nueva_clave : in std_logic_vector(3 downto 0);
        fin      : out std_logic;
        dir      : out std_logic_vector(4 downto 0);
        error     : out std_logic
  );
end asm;
```

```
entity ram is
  port (clk      : in  std_logic;
        dina     : in  std_logic_vector(3 downto 0);
        addra    : in  std_logic_vector(4 downto 0);
        wea      : in  std_logic;
        ena      : in  std_logic;
        douta    : out std_logic_vector(3 downto 0);
  );
end ram;
```

En la ruta de datos se puede usar una memoria RAM⁽¹⁾ síncrona de un solo puerto, un contador ascendente/descendente⁽²⁾, registros y los elementos combinacionales que se consideren necesarios. Se valorará el uso del hardware mínimo.

(1): Suponer que los puertos de salida conservan el valor leído hasta que se realice una nueva lectura.

(2): La definición de puertos del contador ascendente/descendente: din, bus dato de entrada; ce, habilitación del contador; load, señal de carga; ud, cuenta arriba (ud=1) o cuenta abajo (ud=0); dout, bus de salida.





UNIVERSIDAD COMPLUTENSE
MADRID

Ejercicios del ALUMNO

APELLIDOS

NOMBRE

D.N.I. n.º

ASIGNATURA

TEC. COMPUT. // TEC. Y ORGA. COMPUT.

GRUPO

2º

CURSO

GII — GIC

N.º DE MATRICULA

FECHA 12/02/2014

Ej. 2 — (1.5 puntos)

1. Diseñar, utilizando puertas lógicas, una red iterativa 1D que dado un vector de entrada, x , de n bits genere una salida, z , de n bits de forma que cada uno de los bits de la salida indique si hay cuatro unos seguidos en el vector de entrada. Se permite solapamiento. La única restricción que se impone al diseño es que la señal de interna sólo puede tener dos bits.

2. Demostrar que la siguiente especificación es una solución del problema anterior:

celda i -ésima

$z_i \leq (x_i \text{ and } c_i(0)) \text{ and } (c_i(1) \text{ and } c_i(2));$
 $c_{i+1}(0) \leq x_i;$
 $c_{i+1}(1) \leq c_i(0);$
 $c_{i+1}(2) \leq c_i(1);$

Con las condiciones de contorno:

$c_0(0) \leq '0';$
 $c_0(1) \leq '0';$
 $c_0(2) \leq '0';$

3. Si se considera que cada puerta lógica de dos entradas tiene un retardo de 1 ns (y el retardo de las puertas NOT es despreciable), ¿Cuál será el retardo para una red de n bits tanto para el apartado 1. como para el apartado 2.?

1. Los 4 valores de la señal interna son

$c_i =$	00	patrón	0 - - -
	01	"	1 0 - -
	10	"	1 1 0 -
	11	"	1 1 1 -

Descripción de alto nivel

c_{i+1}

	x_i	
c_i	0	1
00	00	01
01	00	10
11	00	11
10	00	11

$$z_i = c_i^0 c_i^1 x_i$$

$$c_{i+1}^0 = c_i^1 x_i + \overline{c_i^0} x_i = x_i (c_i^1 + \overline{c_i^0})$$

$$c_{i+1}^1 = (c_i^0 + c_i^1) x_i$$


Condición inicial $\Rightarrow c_0 = "00"$

2. Lo es porque c_i transmite los 3 valores de x_i anteriores y junto con el valor de x actual, x_i , permite reconocer si se ha detectado el patrón


3. Retardo del caso 1. — retardo cálculo z_i de la última celda
 $t = (n-1) \cdot 2 + 2 = 2n$
 \uparrow
 2 ns es el retardo de cada celda

Retardo del caso 2.

$$t = 2 \text{ ns}$$



Ej. 3 — (1.5 puntos) En el circuito de la figura los valores de propagación de los componentes son los siguientes: $\text{ADD}(a \rightarrow s) = 1,56 \text{ ns}$, $\text{ADD}(b \rightarrow s) = 1,40 \text{ ns}$, $\text{ADD}(a \rightarrow c_{out}) = 1,70 \text{ ns}$, $\text{ADD}(b \rightarrow c_{out}) = 1,64 \text{ ns}$, $\text{MUX}(0 \rightarrow \text{out}) = 0,75 \text{ ns}$, $\text{MUX}(1 \rightarrow \text{out}) = 0,70 \text{ ns}$, $\text{MUX}(\text{sel} \rightarrow \text{out}) = 0,25 \text{ ns}$. Los valores en las líneas de reloj son el retardo de propagación desde la fuente de reloj. Los parámetros de los registros son: $t_{clk \rightarrow q} = 0,12 \text{ ns}$, $t_{setup} = 0,10 \text{ ns}$ y $t_{hold} = 0,05 \text{ ns}$. (1) Calcular los márgenes de setup en los registros de destino si la frecuencia de reloj fuese 250 MHz. ¿Habría violaciones de setup? (2) ¿Cuál sería la frecuencia de reloj máxima a la que podría trabajar este circuito? (3) Con su estructura actual, el circuito tendría violaciones de setup. Para que el circuito pudiese trabajar a 250 MHz sería necesario segmentarlo. Indicar dónde se deberían introducir los registros de segmentación y calcular los nuevos margen de setup para el camino o los caminos que presentaban violaciones de setup. Supóngase que el retardo de reloj para los nuevos FF es de 0,22 ns.



$$T_{clk} = 4 \text{ ns}$$

Hay 9 caminos. Calculo los skews usando $\text{skew} = \text{retardo_destino} - \text{retardo_fuente}$

$$C_1 = 0.23 - 0.52 = -0.29 \text{ ns}$$

$$C_2 = 0.23 - 0.52 = -0.29 \text{ ns}$$

$$C_3 = 0.23 - 0.18 = 0.05 \text{ ns}$$

$$C_4 = 0.23 - 0.18 = 0.05 \text{ ns}$$

$$C_5 = 0.23 - 0.18 = 0.05 \text{ ns}$$

$$C_6 = 0.20 - 0.02 = 0.18 \text{ ns}$$

$$C_7 = 0.23 - 0.20 = 0.03 \text{ ns}$$

$$C_8 = 0.20 - 0.20 = 0 \text{ ns}$$

$$C_9 = 0.23 - 0.11 = 0.12 \text{ ns}$$



UNIVERSIDAD COMPLUTENSE
MADRID

Ejercicios del ALUMNO

APELLIDOS			
NOMBRE		D.N.I. n.º	
ASIGNATURA	TEC. COMPUT. // TEC. Y ORGA. COMPUT.		GRUPO 2º
CURSO	GII — GIC	N.º DE MATRICULA	FECHA 12/02/2014

$$\text{Los márgens de setup} = T_{clk} + skew - [t_{cbq} + t_{comb} + t_{setup}]$$

$$C_1 = 4 + (-0.29) - [0.12 + \overbrace{1.56 + 0.75 + 1.56}^{3.87} + 0.1] = -0.38 \text{ ns}$$

$$C_2 = 4 + (-0.29) - [0.12 + \overbrace{1.70 + 0.25 + 1.56}^{3.51} + 0.1] = -0.02 \text{ ns}$$

$$C_3 = 4 + (0.05) - [0.12 + \overbrace{1.40 + 0.75 + 1.56}^{3.71} + 0.1] = 0.12 \text{ ns}$$

$$C_4 = 4 + (0.05) - [0.12 + \overbrace{1.64 + 0.25 + 1.56}^{3.45} + 0.1] = 0.38 \text{ ns}$$

$$C_5 = 4 + (0.05) - [0.12 + \overbrace{1.56 + 0.70 + 1.56}^{3.82} + 0.1] = 0.01 \text{ ns}$$

$$C_6 = 4 + (0.18) - [0.12 + 1.56 + 0.1] = 2.4 \text{ ns}$$

$$C_7 = 4 + (0.03) - [0.12 + \overbrace{1.40 + 0.70 + 1.56}^{3.66} + 0.1] = 0.15 \text{ ns}$$

$$C_8 = 4 + (0) - [0.12 + 1.40 + 0.1] = 2.38 \text{ ns}$$

$$C_9 = 4 + (0.12) - [0.12 + 1.40 + 0.1] = 2.50 \text{ ns}$$

Hay violaciones a 2 caminos

La frecuencia máxima de trabajo sería

$$T_{min} = 4 + (-0.38) = 4.38 \text{ ns} \Rightarrow f_{max} = 228.31 \text{ MHz}$$

Para arreglar esas dos violaciones basta con incluir un registro delante de la entrada 'a' del ADD4. Ahorramos 1.56 ns a ese camino ya que el valor muy superior a la violación del camino C_1

Es necesario añadir otro registro de segmentación en b de ADD4 para mantener la sincronía entre los datos


Ej. 4 — (1.5 puntos) Completar el cronograma correspondiente al siguiente sistema e indicar el contenido final de la memoria. Las entradas al sistema son rd_addr, wr_addr e ini; la salida es fin; el resto de señales son señales de estado o control, estas últimas generadas por la unidad de control según tabla adjunta. Considerar que la memoria es síncrona, está siempre habilitada y se escribe cuando WEA es '1'; que ca_cntr es un contador descendente; y que rd_cntr es un contador ascendente.

Estado	rd_ld	rd_cu	wr_ld	ca_ld	ca_cd	res_ld	res_mux	addr_mux	wea	fin
S0	0	0	0	0	0	0	0	0	0	1
S1	1	0	1	0	0	1	0	0	0	0
S2	0	0	0	0	0	0	0	0	0	0
S3	0	1	0	1	0	0	0	0	0	0
S4	0	0	0	0	0	0	0	0	0	0
S5	0	0	0	0	0	0	0	0	0	0
S6	0	0	0	0	1	1	1	0	0	0
S7	0	0	0	0	0	0	0	1	1	0

Dirección	Dato
0x04	0x04
0x05	0x01
0x06	0x07
0x07	0x37
0x08	0x11
0x09	0x55
0x0A	0x00
0x0B	0x00

Señales de control

Contenido de la memoria



0x07 ←