

Práctica 6

MIPS multiciclo

Repertorio de instrucciones del MIPS

Formato de las instrucciones

Tipo R:

aritmético-lógicas

Tipo I:

con memoria salto condicional

Tipo J:

salto incondicional

31	26	21	16	11	6		0			
	ор	rs	rt	rd	shamt	funct				
31	6 bits 26	5 bits 21	5 bits 16	5 bits	5 bits	6 bits	0			
	ор	rs	rt		inmediato		٦̈́			
31	6 bits 26	5 bits	5 bits		16 bits		0			
	ор			dirección						
	6 bits	pits 26 bits								

El significado de los campos es:

- op: identificador de instrucción
- rs, rt, rd: identificadores de los registros fuentes y destino
- shamt: cantidad a desplazar (en operaciones de desplazamiento)
- funct: selecciona la operación aritmética a realizar
- inmediato: es el valor del desplazamiento en direccionamiento a registro-base
- dirección: dirección destino del salto

Repertorio de instrucciones del MIPS

Instrucciones de referencia a memoria:

- lw rt, inmed(rs) rt <- Memoria(rs + SignExt(inmed)), PC <- PC + 4</p>
- sw rt, inmed(rs) Memoria(rs + SignExt(inmed)) <- rt</pre>


Instrucciones aritmético-lógicas con operandos en registros:

- add rd, rs, rt rd <- rs + rt, PC <- PC + 4</p>
- sub rd, rs, rt rd <- rs rt, PC <- PC + 4</p>
- and rd, rs, rt rd <- rs and rt, PC <- PC + 4</p>
- or rd, rs, rt rd <- rs or rt, PC <- PC + 4</p>
- nor rd, rs, rt rd <- rs nor rt, PC <- PC + 4</p>
- xor rd, rs, rt rd <- rs xor rt, PC <- PC + 4</p>


Instrucciones de salto condicional:

– beq rs, rt, inmed si (rs = rt) entonces (PC <- PC+4+4*SignExt(inmed)) en otro caso PC <- PC + 4</p>

Diseño de la ruta de datos multiciclo



Diseño del controlador multiciclo



Diseño del controlador multiciclo

Estado actual	<u>a</u>	Zero	Estado siguiente	IRWrite	PCWrite	AWrite	BWrite	ALUSrcA	ALUScrB	ALUOp	OutWrite	MemWrite	MemRead	lorD	MDRWrite	MemtoReg	RegDest	RegWrite
0000	XXXXXX	Χ	0001	0	1			0	01	00 (add)		0	1	0				0
0001	XXXXXX	X	0010	1	0							0	0	0				0
0010	100011 (lw)	Χ	0011								•						•	
0010	101011 (sw)	Χ	0110	0	0	1	1					0	0					0
0010	000000 (tipo-R)	Χ	1000	U	U	'	1					U	U					U
0010	000100 (beq)	Χ	1010															
0011	XXXXXX	Χ	0100	0	0			1	10	00 (add)	1	0	0					0
0100	XXXXXX	Χ	0101	0	0							0	1	1	1			0
0101	XXXXXX	Χ	0000	0	0							0	0			1	0	1
0110	XXXXXX	Χ	0111	0	0		0	1	10	00 (add)	1	0	0					0
0111	XXXXXX	Χ	0000	0	0							1	0	1				0
1000	XXXXXX	Χ	1001	0	0			1	00	10 (funct)	1	0	0					0
1001	XXXXXX	Χ	0000	0	0							0	0			0	1	1
1010	XXXXXX	0	0000	0	0			1	00	01 (sub)		0	0					0
1010	XXXXXX	1	1011	U	U			I	00	or (ann)		U	U					U
1011	XXXXXX	Χ	0000	0	1			0	11	00 (add)		0	0					0