#### Inhaltsübersicht

- 1. Historische Entwicklung
- 2. Leistungsbewertung von Rechnern
- 3. Instruktionssatzarchitekturen
- 4. Pipelining
- 5. Speicherhierarchie


# 4. Pipelining

- Einführung Pipelining
- II. DLX-Pipeline
- III. Pipeline-Hazards

# Pipelining – Eine nichttechnische Einführung


- Pipelining: Überlappung der Ausführung von mehreren Aufgaben.
- Beispiel Waschsalon:
  - Ann, Brian, Cathy, Dave:
     Jeder hat Wäsche zu waschen, trocknen und zusammenzulegen
  - Waschmaschine: 30 Min.
  - Trockner: 40 Min.
  - Falten: 20 Min.








### Beispiel: Sequentielle Wäsche




Sequentielle Abarbeitung: 6 Stunden für 4 Vorgänge

## Beispiel: Wäsche mit Pipelining




- Wäsche mit Pipelining: 3.5 Stunden für 4 Vorgänge
- Speedup = 6/3.5 = 1.7

### Was kann man von diesen Beispielen lernen?




- Pipelining verbessert nicht die Latenz (latency) eines Vorgangs, es verbessert den Durchsatz (throughput) der gesamten Arbeitslast
- Pipeline-Rate ist limitiert durch die langsamste Pipeline-Stufe
- Mehrere Stufen arbeiten gleichzeitig, d.h. Pipelining ist Parallelverarbeitung
- Potentieller Speedup = Anzahl der Pipeline-Stufen
- Unbalancierte Stufen verringern Speedup
- Die Zeit für das Füllen der Pipeline verringert ebenfalls den Speedup

### Pipelining bei digitalen Schaltungen




- Neue Werte können angelegt werden, wenn vorhergehende Operation zu Ende ist.
- Die zeitliche Distanz der Operationen ist daher 33 ns

## **3-stufige Pipeline**



### Limitierung: Unterschiedlich schnelle Stufen




- Durchsatz ist limitiert durch langsamste Stufe
  - Latenz ist bestimmt durch Taktperiode \* Stufenzahl
- Balancierung der Stufen notwendig

### **Beispiel: MAC-Einheit in VHDL**

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.numeric std.ALL;
ENTITY alu IS
   PORT (
           : IN std logic vector(7 DOWNTO 0);
           : IN
                  std logic vector(7 DOWNTO 0);
      reset: IN
                        std logic;
                        std logic;
      clk : IN
           : OUT std logic vector(15 DOWNTO 0));
END alu ;
ARCHITECTURE beh OF alu IS
    SIGNAL a i, b i : unsigned(7 downto 0);
    SIGNAL accu: unsigned(15 downto 0);
BEGIN
    p0: PROCESS(clk, reset)
    BEGIN
            IF reset = '1' THEN
                        a i <= (OTHERS=>'0');
                        b i <= (OTHERS=>'0');
                        accu <= (OTHERS=>'0');
            ELSIF clk = '1' AND clk'event THEN
                        a i <= unsigned(a);</pre>
                        b i <= unsigned(b);</pre>
                        accu <= accu + (a i*b i); --MAC: Multiply-Accumulate</pre>
            END IF;
    END PROCESS:
    y <= std logic vector(accu);
END beh;
```

# Syntheseergebnis MAC-Einheit




fmax = 118 MHz (Xilinx Spartan3 FPGA)

## **MAC-Einheit: Einführung von Pipelining**

```
ARCHITECTURE beh OF alu IS
    SIGNAL a i, b i : unsigned(7 downto 0);
    SIGNAL accu, x i : unsigned(15 downto 0);
BEGIN
   p0: PROCESS(clk, reset)
    BEGIN
          IF reset = '1' THEN
                     a i <= (OTHERS=>'0');
                     b i <= (OTHERS=>'0');
                     x i <= (OTHERS=>'0');
                     accu <= (OTHERS=>'0');
          ELSIF clk = '1' AND clk'event THEN
                     a i <= unsigned(a);</pre>
                     b i <= unsigned(b);</pre>
                     x i <= a i * b i;
                     accu <= accu + x i;</pre>
          END IF;
   END PROCESS;
    y <= std logic vector(accu);
END beh;
```

## Syntheseergebnis MAC-Einheit




fmax = 161 MHz (Xilinx Spartan3 FPGA)

**Unbalanciert:** 

Addierer: T = 6.2 ns


Multiplizierer: T = 5.2 ns (192.3 MHz)

### **Tiefes Pipelining**



- Pipelining-Gewinne werden mit steigender Stufenzahl immer geringer
- Limitierender Faktor ist die Verzögerungszeit T<sub>r</sub> der Register

## **Pipelining Speedup**




$$Durchsatz = \frac{1}{\frac{T}{x} + T_r} = \frac{1}{\frac{30ns}{x} + 3ns}$$

# 4. Pipelining

- I. Einführung Pipelining
- II. DLX-Pipeline
- III. Pipeline-Hazards

## Die 5-stufige DLX-Pipeline



#### DLX Stufen: Stufen 1 und 2

#### 1. Instruction Fetch Stufe (IF)

- IR <= Mem[PC] (Instruktion laden)
- NPC <= PC+4 (Neuer Wert Program Counter)

#### 2. Instruction Decode / register fetch Stufe (ID)

- $-A \le Regs[IR_{6...10}]$  (Quellregister 1)
- B <= Regs[ $IR_{11...15}$ ] (Quellregister 2)
- Imm <=  $((IR_{16})^{16} \# IR_{16..31})$  (Erw. Immediate 32 Bit)

#### **DLX Stufen: Stufe 3**

#### 3. Execute / effective address Stufe (EX):

- SpeicherzugriffAR <= A + Imm</li>
- Register-Register ALU op.AR <= A func B</li>
- Register-Immed. ALU op.AR <= A func Imm</li>
- Branch
   AR <= NPC + Imm</li>
   Cond <= (A op 0)</li>

- (z.B., LW R1, 30 (R2))
- (Effektive Adresse)
- (z.B., ADD R1, R2, R3)
- (ALU Operation)
- (z.B., ADDI R1, R2, #3)
- (ALU Operation)
- (z.B., BEQZ R4, next)
- (Sprungziel)
- (Vergleich Reg. A auf 0)

#### **DLX Stufen: Stufe 4**

#### 4. Memory Access / branch completion (MEM):

- Loads
  DI <= Mem[AR]</pre>
- Stores
  Mem[AR] <= B</p>
- Branch
   if (cond) PC <= AR
  else PC <= NPC</pre>

(z.B., LW R1, 30 (R2))

(Speicherinhalt in DI laden)

(z.B., SW 500(R4), R3)

(Inhalt B in Speicher laden)

(z.B., BEQZ R4, next)


(Bedingter Sprung)

#### **DLX Stufen: Stufe 5**


#### 5. Write-back cycle (WB):

- Register-Register ALU op. (z.B., ADD R1, R2, R3) Regs[IR<sub>16...20</sub>] <= AR</p>
- Register-Immed. ALU op (z.B., ADD R1, R2, #3)
   Regs[IR<sub>11...15</sub>] <= AR</li>
- Loads (z.B., LW R1, 30 (R2))
   Regs[IR<sub>11 15</sub>] <= DI</li>

### Abarbeitung von Befehlen: Load




### **Abarbeitung von Befehlen: Store**



Rechnerarchitekturen

# Zeitlicher Ablauf der Befehlsabarbeitung

Zeit (Taktzyklen)



## Effizienz des Pipelinings

- Um Pipelining wirkungsvoll anwenden zu können, müssen eine Reihe von Voraussetzungen erfüllt sein, z.B.:
  - Die Anzahl der nacheinander zu verarbeitenden Schritte muß hoch sein, da das Füllen der Pipeline aufwendig ist
  - Die Pipeline muß füllbar sein
    - Beispiel Speicherzugriffszeit: Um in jedem Takt eine Instruktion neu beginnen zu können, sind Daten-und Instruktions-Caches (Harvard-Architektur) mit Zugriffszeit = Prozessortaktzeit notwendig. Das heißt, daß es unsinnig ist, einen Pipeline-Prozessor ohne Caches zu bauen (siehe Kapitel 5).

# 4. Pipelining

- I. Einführung Pipelining
- II. DLX-Pipeline
- III. Pipeline-Hazards


#### Wesentliches Pipelining Problem: Pipeline-Konflikte

- Pipeline-Konflikte oder Pipeline-Hazards verhindern, dass die nächste Instruktion im dafür vorgesehenen Zyklus ausgeführt wird:
  - Struktur-Hazards: Ressourcenkonflikt
  - Daten-Hazards: Datenabhängigkeiten von Instruktionen
  - Steuerfluss-Hazards: Verändern des linearen, sequentiellen Programmablauf durch Sprünge
- Einfachste Lösung: Anhalten der Pipeline ("pipeline stall") bis der Konflikt aufgelöst ist.


#### Struktur-Hazards

- Wenn eine Kombination von Instruktionen nicht ausgeführt werden kann aufgrund von Ressourcenkonflikten, dann wird dies als Struktur-Hazard bezeichnet.
- Die Pipeline wird dann angehalten, bis die fragliche Ressource verfügbar ist.
- Beispiel: Gemeinsamer Speicher für Programm und Daten (von Neumann-Architektur) führt zu Ressourcenkonflikt


## Beispiel: "Unified Cache" (von Neumann)




# **Beispiel: ARM7**



# **Beispiel Struktur-Hazard (1)**




## **Beispiel Struktur-Hazard (2)**




# **Beispiel Struktur-Hazard (3)**

Inst.	1	2	3	4	5	6	7	8	9	10
Load Inst	IF	ID	EX	MEM	WB					
Intst i+1		IF	ID	EX	MEM	WB				
Intst i+2			IF	ID	EX	MEM	WB			
Intst i+3				STALL	IF	ID	EX	MEM	WB	
Intst i+4						IF	ID	EX	MEM	WB
Intst i+5							IF	ID	EX	MEM
Intst i+6								IF	ID	EX

## Lösung durch "Harvard"-**Architektur**



### **Beispiel: Xilinx MicroBlaze**




MicroBlaze Core Block Diagram

#### **Daten-Hazards**

Bei einem Daten-Hazard verändert die Abarbeitung in der Pipeline die Reihenfolge der Schreib-/Lesezugriffe auf die Operanden im Vergleich zur Reihenfolge im Quellcode oder im Vergleich zur sequentiellen Abarbeitung in einer Maschine ohne Pipelining.


### **Beispiel Daten-Hazard**

Time (clock cycles)




# Lösung: Forwarding

Time (clock cycles)



# Hardware Änderungen für Forwarding



#### Klassifikation von Daten-Hazards (1)

- Annahme: Instr, vor Instr, im Quellcode
- Read After Write (RAW)
  Instr, liest Operand bevor Instr, diesen schreibt:

I: ADD R1, R2, R3 IF ID EX MEM WB

J: SUB R4, R1, R5 IF ID EX MEM WB

#### Klassifikation von Daten-Hazards (2)

Write After Write (WAW): Instr<sub>J</sub> schreibt Operand vor Instr<sub>I</sub>:

I: LW R1, 0(R2) IF ID EX MEM1 MEM2 WB

J: ADD R1, R2, R3 IF ID EX WB

- Kann in DLX nicht passieren:
  - Alle Instruktionen benötigen 5 Stufen und
  - WB ist immer die Stufe 5

#### Klassifikation von Daten-Hazards (3)

Write After Read (WAR): Instr<sub>J</sub> schreibt Operand bevor Instr<sub>I</sub> diesen liest:


I: SW 0(R1), R2 IF ID EX MEM1 MEM2 WB


J: ADD R2, R3, R4 IF ID EX WB

- Kann in DLX nicht passieren:
  - Alle Instruktionen benötigen 5 Stufen und
  - Lesen immer in Stufe 2 und
  - WB ist immer die Stufe 5


#### Nicht-auflösbare Hazards

Time (clock cycles)





# Automatischer Stall durch "Pipeline Interlock"



### Compiler Scheduling für Daten-Hazards

Statt die Pipeline anzuhalten, kann der Compiler versuchen die Hazards durch Umändern der Codesequenz zu vermeiden. Dies wird als "Pipeline Scheduling" oder "Instruction scheduling" bezeichnet.


# **Instruction Scheduling: Beispiel (1)**

a = b + c; d = e - f;


```
;** Store data in data
area
                    .data
                    .word 0x1, 0x2, 0x3,
0x4
                    ;** Store code in code
area
                    .text
                    .global
                              main
          main:
                    lw R1, $DATA
                    lw R2, $DATA+0x4
                    add R3, R2, R1
                    sw $DATA+0x10, R3
                    lw R4, $DATA+0x8
                    lw R5, $DATA+0xc
                    sub R6, R5, R4
                    sw $DATA+0x14, R6
                    nop
```

```
;** Store data in data
area
                    .data
                    .word 0x1, 0x2, 0x3,
0x4
                    ;** Store code in code
area
                    .text
                    .global
                              main
          main:
                    lw R1, $DATA
                    lw R2, $DATA+0x4
                    lw R4, $DATA+0x8
                    add R3, R2, R1
                    lw R5, $DATA+0xc
                    sw $DATA+0x10, R3
                    sub R6, R5, R4
                    sw $DATA+0x14, R6
                    nop
```


# **Instruction Scheduling: Beispiel (2)**



# **Instruction Scheduling: Beispiel (3)**




#### Anteil der Load-Befehle die zu einem "Stall" führen



#### **Steuerfluss-Hazards**


- Veränderungen des linearen Programmablaufs durch bedingte Sprungbefehle (Branch) oder unbedingte Sprungbefehle (Jump) führen zu Steuerfluss-Hazards.
- Ein "Branch" wird entweder
  - durchgeführt (Taken): PC <= PC + 4 + Imm. oder</p>
  - nicht durchgeführt (Not Taken): PC <= PC + 4</p>
- Einfachste Lösung: Anhalten der Pipeline, sobald ein "Branch" oder "Jump" erkannt wird.
  - Erkennen des "Branch" oder "Jump" in der ID Stufe
  - Aber: Ob ein bedingter Sprung ausgeführt wird, wird erst in der EX
     Stufe entschieden

### Ausführen eines Branch in der DLX Pipeline



#### Auswirkungen eines Steuerfluss-Hazard


Wenn der Sprung ausgeführt wird, muss die nächste Instruktion vom Sprungziel geholt werden, d.h. die Stufen IF und ID müssen erneut ausgeführt werden und es entstehen drei Leerzyklen.




### Optimierung der Sprungausführung

- Zwei Schritte:
  - Frühere Entscheidung ob Sprung auszuführen ist, UND
  - Frühere Berechnung der Adresse
- Sprungbedingung: Rx = 0 oder Rx /= 0 (BEQZ, BNEZ)
- Lösung im DLX:
  - Registertest in ID-Stufe
  - Zusätzlicher Addierer um Adresse in ID-Stufe zu berechnen
  - Ergebnis: Nur noch ein Leerzyklus

# Optimierung der Sprungausführung (2)




# Optimierung der Sprungausführung (3)



### Beispiel (1)

```
;** Store data in data area
         .data
         .word 0x5, 0x2
         .text
         .global main
main:
        lw R2, $DATA
        lw R3, $DATA+0x4
        slt R10, R2, R3
                                ;R2<R3?
        begz R10, main
                                  ;Repeat if R2>R3
        sub R4, R3, R2
                                 ;R4=R3-R2
        sw $DATA+0x8, R4
         ;*** end
        trap
```

#### Beispiel (2)



#### Statistiken

#### SPEC Benchmarks für DLX:

- Häufigkeit von Branches:
  - 14% bis 16% in Integer-Programmen
  - 3 % bis 12% in Floating-Point-Programmen.
- ~75% davon sind Vorwärts-Verzweigungen
- ~60% der Vorwärts-Verzweigungen werden ausgeführt
- ~80% der Rückwärtsverzweigungen werden ausgeführt (z.B. Schleifen)
- Daher: 65% aller bedingten Sprünge werden ausgeführt

#### **Einfluss von Pipeline Stalls auf die Performance**

#### Verringerung des Speedups:

$$CPI_{pipelined}$$
 = Ideal CPI + Pipeline stall CPI = 1 + Pipeline stall CPI

#### **Zusammenfassung Pipelining**

- Pipelining verbessert den Durchsatz des Programms, nicht die Latenz eines Befehls
- Hazards begrenzen die möglichen Leistungsverbesserungen durch Pipelining
  - Struktur-Hazards: mehr HW-Ressource, z.B. Harvard-Architektur
  - Daten-Hazards: Forwarding, Compiler-Scheduling
  - Steuerfluss-Hazards: HW-Verbesserungen, Sprungvorhersage
- Erhöhung der Pipeline-Tiefe erhöht insbesondere das Problem der Steuerfluss-Hazards
- Compiler spielt eine wesentliche Rolle bei der Optimierung von Programmen für RISC-Maschinen.