

1 Einführung

Software-Is. vs Hardware-Is.

**Software:** **Vorteile:** preisgünstige uControler, einfach mit Software zu programmieren

**Nachteile:** sequentielle Realisierung durch Maschinenbefehle ist langsam

**Hardware:** **Vorteile:** Parallele Abarbeitung ist schneller als Abarbeitung durch Prozessor

**Nachteile:** PLDs i.d.R. teuer, Hardwareentwurf schwieriger und aufwendiger

**Abstraktionsebenen** Transistorebene, Gatterebene (Downloadfähiges Hardwaremodell),

Register-Transfer-Ebene (Synthesefähiges Hardwaremodell -> VHDL-Code),

Algorithmische Ebene, Systemebene

**Entwurfsablauf** 1 **Schaltungseingabe** RTL-Beschreibung mit VHDL, Eingabe VHDL-Code

2 **Simulation des Designs** Simulation für größere Designs sinnvoll, da Fehler leichter in VHDL-Code zu finden sind.

3 **Logiksynthese** Umsetzung in Realisierung für bestimmte ASIC- oder PLD-Technologie, Verhalten auf RT-Ebene wird in Struktur auf Gatterebene umgesetzt, nicht alle VHDL-Konstruktionen sind synthesefähig.

4 **Platzieren und Verdrahten** Nach P&R kann Design auf PLD geladen werden.

**EDA-Werkzeuge** Logik-Synthese, Simulation, Timing-Analyse, Place&Route

**HDLS** VHDL, Verilog, SystemC; **Technologie** ASICs PLDs

2 Grundlegende Konzepte von VHDL

**Synthesefähige Beschreibung von Hardware** Nur Untermenge von VHDL ist synthesefähig;

Empfohlen nur bestimmte Muster zu verwenden; Meist technologieunabhängige

Beschreibung auf RTL („Register-Transfer-Level“); Einbau von Makros möglich

**Nicht-synthesefähige Beschreibungen** Testbenches, Reine Simulationsmodelle


Synthesefähige RTL-Beschreibungen technologieunabh. -> auf ASIC- oder PLD umsetzbar;

Beschrieben werden **getaktete Register** mit der richtigen Bitbreite

**Decision-Window** = Setup-Time + Hold-Time (Δt vor und nach Clock-Flanke)

**Entity** Schnittstelle der Beschreibung einer Komponente; Definition von Anschlüssen (**Ports**)

und Parametern (**Generics**); **Ports** immer **std\_logic** oder **std\_logic\_vector** deklarieren



**std\_logic** Hardwaredatatype für einzelne Bits oder Bit-Vektoren

**Architecture** beschreib das „Innenleben“; Verhaltensbeschreibung, Strukturbeschreibung;

Zur einer Entity können mehrere Architectures gehören.

**nebenläufig** Ereignisse/Vorgänge die zeitweilig voneinander unabhängig auftreten/ablaufen

können; abhängigkeitserzeugende Wirkungszusammenhänge bestehen können

**parallel/gleichzeitig** wenn zwischen ihnen keine Wirkungszusammenhänge bestehen, die

Unabhängigkeit beeinflussen


**Prozesse** Modellierung von Nebenläufigkeiten; Reihenfolge beliebig; Anweisungen außerhalb

ebenfalls nebenläufig, werden wie implizite Prozesse behandelt; innerhalb eines Prozesses

sequentielle Ausführung (vgl. uProzessor-Programm); Ausführung des Prozesses, wenn sich

**Signal** in **Sensitivitätsliste** ändert; Prozesse werden über Signal miteinander verbunden; bei

Ausführung Signalen Werte zugewiesen;



**Register-Prozesse** ein oder mehrere Flipflops, zur Speicherung der Daten;

taktflanken-/taktzustandsgesteuert (Latch), meist taktflankengesteuert;

Muster einhalten! Folgende Beschreibung z.B.

ELSEIF clk'event AND clk = '1' AND load = '1' THEN

kann simuliert werden, führt aber in der Synthese zu:

Error, clock expression should contain only one signal.



Kombinatorik/Schaltznetz kann in getakteten Prozess (Prozesse „reg“) integriert werden.

**Vorteil** weniger Prozesse **Nachteil** bei großen Schaltungen unübersichtlich, aus zugewiesenen

Signalen werden immer Flipflops



**Signale** verbinden Prozesse, die im **Deklarationsteil** der Architecture deklar. werden müssen

**Zusammenfassung RT-Verhaltensbeschreibung** Beschreibung des

Register-Transfer-„Verhalten“ der Hardware in Prozessen; RTL-Entwurf: Wo sind die Register?

Bitbreite der Register? Wie verhalten sich die Register? Wo sind die Transferfunktionen?

Wie verhalten sich die Transferfunktionen?

Strukturbeschreibungen

**COMPONENT** **mux2** **PORT** (

a1 : IN std\_logic ;

a2 : IN std\_logic ;

b1 : IN std\_logic ;

b2 : IN std\_logic ;

sel : IN std\_logic ;

o1 : OUT std\_logic ;

o2 : OUT std\_logic ;

);

END COMPONENT;

END mux2;

11 **mux2** **PORT MAP** (

clk => clk, d0 => o1, d1 => o2,

res => res, q0 => q0\_internal, q1 => q1\_internal

);

10 **mux2** **PORT MAP** (

a1 => d0, a2 => d1, b1 => q0\_internal,

b2 => q1\_internal, sel => load, o1 => o1, o2 => o2

);

q0 <= q0\_internal;





q1 <= q1\_internal;

END struct;

**Port Map „Positional Association“** Nur Angabe des Signals/Ports der Entity/Architecture,

Zuordnung zu Komponenten-Port über die Position

Testbench-Beispiel



Ausg. angucken: Ist das korrekt? (Erwartete Werte vgl.)

**Register/mehrere Flipflops** in Beschreibung durch Prozess darf nur Takt und ein evtl. vorhandener asynchroner Set/Reset in der **Sensitivitätsliste** vorhanden sein

**Schaltznetz/Transfer** in Beschreibung müssen **alle Eingangssignale** des Schaltnetzes in der **Sensitivitätsliste** vorhanden sein

3 Objekte, Datentypen und Operatoren

obj.basierte Sprache -> Daten werden in **Objekten** verwaltet: **Konstanten** (CONSTANT), **Variablen** (VARIABLE), **Signale** (SIGNAL) [alle synth.fähig], **Dateien** (FILE) [nicht synth.fähig]

**Datentypen** [...], **Arrays**: muss Enum oder Integer sein sodass synth.fähig; **Indextyp** des Arrays ist rechts nach links (Little-Endian);

**Feldtypen** **SIGNAL** **breite8** : **bit\_vector**(0 TO 7); -> **Indextyp**: links nach rechts (Big-Endian); [...] **bit\_vector**(0 DOWNTO 7); -> **Indextyp**: rechts nach links (Little-Endian)

**Zuweisungen** **breite8** <= "01101001" -- binaer; **breite8** <= b"0110\_1001" -- binaer; **breite8** <= x"69" -- hexadecimal; **Indextyp**: links nach rechts (Little-Endian)

**Operatoren** **Verkettung**: y <= a & b; [0000 <= 00 & 00] => y <= '0' & b; [00000 <= 0 & 0000]

**Attribute** mit Hilfe ihrer können bestimmte Informationen zu Datentypen gewonnen werden. Bsp: **clk'event** liefert **boolean** zurück wenn auf Signal **clk** ein Ereignis stattfindet

**Mehrwertige Logik** **unbekannt** Zwei Gatter treiben unterschiedliche Logikwerte auf das gleich Signal ('X'); **hochimpedant** Ein Signal wird nicht niedrigerem getrieben ('Z')

**schwache Logikpegel** Mit Pull-Up- oder Pull-Down- Widerständen getrieben (weak, '0', '1': 'L' bzw. 'H'); **irrelevant** Logikwert ist irrelevant (don't care: '?')

**Auflösungsgrad** bestimmt den resultierenden Wert bei einer Signalzuweisung (implizit)

**PACKAGE** **std\_logic\_1164** IS

-- logic state system (unresolved)

TYPE std\_logic IS ('U', -- Uninitialized

'X', -- Forcing Unknown

'0', -- Forcing 0

'1', -- Forcing 1

'Z', -- High Impedance

'W', -- Weak Unknown

'L', -- Weak 0

'H', -- Weak 1

'-' -- Don't care

);

**Operatoren für Hardware-Datentypen** Bei Multiplikation darf y nur doppelt so breit sein wie die Edukte/Faktoren: y <= a \* b ; [6 Bit = 3 Bit \* 3 Bit]


**Boolesche Operationen** and, nand, or, nor, xor, xnor, not; Bsp: y <= a and b ; y, a, b müssen vom gl. Datentyp sein. Vektoren: Breiten müssen übereinstimmen, Anwendg: bitweise

**Namensgleichheit** Das hierarchisch tiefer stehende Objekt maskiert das höher stehende

4 Sequentielle und nebenläufige Anweisungen

**if-Anweisung** Achtung! Wenn 2 if-Anweisungen nach einander folgen und die 2. wahr ist kann sie die erste überschreiben (vgl. C-Syntax) -> Pro Signal nur eine if-Anweisung!

**case-Anweisung** Bei 3 Bit -> 9 Möglichkeiten -> 9\*3 Fälle = 729 Fälle;



ODER! -> Kann man Fälle zusammenfassen!

Mehrere Werte können durch | (Oder) zusammengefasst werden.

**Schleifen** [Schleifenmarke :] [Iter.schema] LOOP

[Sequ. Anweisungen] END LOOP [Schleifenmarke];

while [boolescher Ausdruck] ;

for [Laufvariable] IN [Range] ;

Schleife kann durch EXIT verlassen werden,

mit NEXT zum Schleifenkopf gesprungen werden

exit [Schleifenmarke] [WHEN boolescher Ausdruck];

next [Schleifenmarke] [WHEN boolescher Ausdruck];

Dynamische/Endlosschleife nicht möglich

**wait** nur in Prozessen ohne Sensitivität

wait on [Signal\_1] [, Signal\_n];

-> entspricht Sensitivitätsliste (nicht synthesefähig)

wait until [boolescher Ausdruck];

(synthesefähig, wenn Takt abgefragt wird)

null -> entspricht NOP-Anweisung

**wait for** [Zeitangabe]; -> Prozess suspendiert Zeit (nicht synthesefähig)

**assert** [boolescher Ausdruck]

**report** „String“

**severity** (note | warning | error | failure); -- wird in Testbenches benutzt

**Nebenläufige Anweisungen** **unbedingte nebenläufige Anweisung**

[Marke :] **Signal** <= [TRANSPORT] Ausdruck [AFTER Zeitangabe] {, Ausdruck AFTER Zeitangabe} ; (Signalzuweisung, synthesefähig ohne optionale Wiederholung)

**bedingte nebenläufige Anweisung** (when) äquivalent zu IF, Synthesefähig; **Selektierte nebenläufige Anweisung** (with) äquivalent zu CASE, synthesefähig

-> Nebenläufige Anweisungen sind implizite Prozesse, haben bzgl. Simulation und Synthese **keine Vorteile!** Verlust der Übersicht, u.U. mehr Prozesse -> sparsam verwenden

**Schaltwerke** endliche Automaten, im Vgl. zu Schaltznetzen **speicherndes** Verhalten

Zustandspeicher wird bei synchronen Schaltwerken üblicherweise mit taktgesteuerten Flipflops realisiert (flankengesteuert - üblicherweise: steigende Flanke)


**Kreise**: Zustände, **Pfeile**: Zustandsübergänge (auf Pfeil stehen Eingangsbelegungen der Eingangssignale)

**Moore**: vom Zustand abhängig; Pro Zustand nur eine Ausgabe möglich! **Mealy**: vom Zustand und Eingang abhängig; Pro Zustand mehrere Ausgaben möglich!


-> beide: Folgezustand wird mit nächstem Taktschritt eingenommen

Digitale Implementierung von Schaltwerken


Beispiel Moore-Automat



Beispiel Mealy-Automat



f berechnet Folgezustand, g die Ausgabe, Zustandsregister mit k Flipflops speichert den Zustand




**Binäre Zustandskodierung** Zuweisung binärer Codes zu symbolischen Zuständen; Bei Schaltwerk mit n Zuständen sind k ≥ [log<sub>2</sub> n] Bits für das Zustandsregister notwendig

Boole'sche Funktionen des ÜSN und ASN hängen von Zustandskodierung ab; entscheidend für Ressourcenvverbrauch und maximale Taktrate des Schaltwerks

**Übliche Zustandskodierung** **Binärcode** (für n=3: 00,01,10) / 1-aus-N-Code „One-Hot-Code“ (für n=3: 001, 010, 100) / Gray-Code (Hamming-dist.=1; für n=3: 00, 01, 11)

Beispiel Automat: Geldwechsler



4 Sequentielle und nebenläufige Anweisungen

Zustandscodierung von Schaltwerken kann Ressourcenbedarf im PLD, Maximale Taktfrequenz, mit der das SW betrieben werden kann beeinflussen.

Alle Zustände sollten benutzt werden um „aufhängen“ → lock-up zu verhindern.

Getaktete Prozesse beschreiben Flipflops/Register; Pro Signal, dem etwas zugewiesen wird impliziert getakteter Prozess ein Flipflop/Register.

Beschreibung mehrerer Flipflops/Register in einem Prozess möglich; In getakteten Prozessen keine Variablen verwenden!

Nur einen Takt verwenden → Synchronität! Datensignale NIEMALS als Takt verwenden! Nur synchrone Schaltungen sind synthesesfähig!

Flankenabfrage Getakteter Prozess reagiert auf steigende oder fallende Flanke. In Flankenabfrage nur ein Signal verwenden!

Sensitivitätsliste Nur Takt, sowie evtl. weitere asynchrone Setz- oder Rücksetzsignale

Initialisierung Setzen auf '1' o.ä. nicht auf Hardware relevant (wird auf Hardware nicht umgesetzt); nur durch a-/synchrone Setzen/Rücksetzen

Ports nicht zur Beschreibung von Flipflops nehmen! Beispiel für synchronen und asynchronen Reset

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity reset_test is
    Port (
        clk : in  STD_LOGIC;
        reset : in  STD_LOGIC;
        d0 : in  STD_LOGIC;
        d1 : in  STD_LOGIC;
        q0 : out STD_LOGIC;
        q1 : out STD_LOGIC;
    );
end reset_test;

architecture beh of reset_test is
    begin
        process (clk, reset)
        begin
            if reset = '1' then -- Asynchroner Reset
                q0 <= '0';
            elsif clk'event AND clk = '1' then
                q0 <= d0;
            end if;
        end process;

        process (clk)
        begin
            if clk'event AND clk = '1' then
                if reset = '1' then -- Synchroner Reset
                    q1 <= '0';
                else
                    q1 <= d1;
                end if;
            end if;
        end process;
    end beh;
```

Kombinatorische Prozesse

beschreiben Schaltnetze  
→ kein speich. Verh. beschr.!  
→ Takt nicht verwenden!  
→ pegelgesteuert!

Sensitivitätsfehler kein Error  
→ Alle Signale die verwendet werden in Sens.liste eintragen!

Simulation, Signal und Variable

Simulation von VHDL-Modellen

Bevor Design simuliert werden kann muss Kompilat aus Quellcode erstellt werden;

→ Compiler

Jedes Kompilat wird in Library angelegt: über logischen Namen referenziert (z.B: ieee), über „Mapping“ im Simulator über Dateipfad auf Festplatte verbunden

-Notizen zu Altklausuren


Moore-Automat mit '1'-dominantem Signal;

Dominanz: Wenn reset\_req = '1', dann req\_out <= '0';

```
ARCHITECTURE beh OF a4 IS
    TYPE state_t IS (WAIT_REQ, REQUEST);
    SIGNAL q_s, q_ns : state_t;
BEGIN
```

```
    reg: PROCESS (clk, reset)
    BEGIN
        IF reset = '0' THEN
            q_s <= WAIT_REQ;
        ELSIF (clk'event AND clk='1') THEN
            q_s <= q_ns;
        END IF;
    END PROCESS;
```

```
    comb: PROCESS (q_s, req_in, reset_req)
    BEGIN
        q_ns <= q_s;
        CASE q_s IS
            WHEN WAIT_REQ =>
                req_out <= '0';
                IF req_in = '1' AND reset_req = '0' THEN
                    q_ns <= REQUEST;
                END IF;
            WHEN REQUEST =>
                req_out <= '1';
                IF reset_req = '1' THEN
                    q_ns <= WAIT_REQ;
                END IF;
            END CASE;
        END PROCESS;
```



Synthesefähige Objektklassen:

synthesefähig: „Variable“, „Konstanten (constant)“

nicht synthesefähig: „Datei (file)“

Zero-Delay-Oscillation:

Es handelt sich um eine „Zero-Delay-Oscillation“.


Der Prozess treibt ein Signal, auf welches er auch sensitiv ist (Rückkopplung). Durch die Rückkopplung kommt es zur Oszillation. Der Prozess wird in jedem Deltazyklus ausgeführt.

→ Der Programmierer kommt in die digitale Hölle

Latch: Freie Rückführung durch Signal → keine synchrone Schaltung, da freie Rückführungen nicht erlaubt

→ Der Programmierer kommt in die digitale Hölle

kein Latch: synchron! [RTLs drunter malen] Latch: asynchron!




Unvollständige if-Anweisung: In Hardware entstehen Latches, führt zu Timing Problemen.

Hardware unterscheidet sich vom Verh. der Simulation.


→ Der Programmierer kommt in die digitale Hölle

Gatter/Addierer:

Halbaddierer:



Übersetzungseinheiten Entity, Architecture, Configuration, Package (unterteilt in Header und Body)



Compiler und Simulator: Wird keine Arbeitsbibliothek angegeben → „work“; Deklarationsregel Der Wert, der am weitesten links steht

Auflösungsfunktion gibt an was passiert wenn 2 Ausgänge auf dasselbe Signal treiben → Entscheidung welcher Zustand angenommen wird


Simulator Elaboration des VHDL-Modells (vgl. Linker) Jede Komponente wird durch zugeordnete Architecture ersetzt (Kompilat)

Entstehung eines Modells aus über Signale verbundenen Prozessen; Einsetzen der „Generics“-Parameter; Reservierung von Speicherplatz

Initialisierung (t = 0 s) Initialisierung von Signalen und Variablen; Jeder Prozess wird einmal ausgeführt Ausführung

Reihenfolge beim Ausführen der Prozesse:

unterschiedliches Ergebnis



Signale und Transaktionslisten Für jedes Signal wird im Simulator eine Transaktionsliste verwaltet.

Prozesse sind Treiber für Signale, da sie den Signalen Werte zuweisen

Eine Zuweisung an ein Signal (durch einen Treiber) in der Zukunft wird in der Transaktionsliste eingetragen, z.B: q0 <= q0\_s AFTER 2 ns;

Eine Transaktion ist die Voraussetzung für ein zukünftiges Ereignis (Ereignis: Wechsel im Wert des Signals)


Transaktionen können auch wieder gelöscht oder überschrieben werden

Ausführung des Simulators 1 Initiale Prozessausführungsphase: alle Prozesse werden durchgeführt; Eintragen von Transaktionen in die –listen.

2 Durchsuchen der Transaktions- und Wecklisten nach dem nächsten Zeitpunkt. (Kann auch der gleiche Modell-Zeitpunkt sein → δ = 0 s)

3 Signalzuweisung Zeichnen einer Transaktion an das Signal: Unterscheidet sich von der Wert des Signals vom vorherigen Wert → Ereignis liegt vor.

Die Transaktion wird aus der Liste wieder gelöscht. 4 Prozessausführungsphase Eintragen der Transaktionen in die Transaktionslisten 5 Gehe zu 2.



modelliert die träge Verzögerung von Gattern: q0\_ns <= d0 AFTER 3 ns; q0\_ns <= INERTIAL d0 AFTER 3 ns;

Getrennte Angabe von Trägheit und Transport: q0\_ns <= REJECT 2 ns INERTIAL d0 AFTER 3 ns;

Signale und Variablen Die Wertezuweisung zu Signalen in Prozessen erfolgt nicht sofort, sondern wird zunächst in Transaktionsliste eingetragen

Hat Konsequenzen wenn dieses Signal im gleichen Prozess als Quelle verwendet wird → Verwendung von Variablen (Wertzuweisung sofort)

(statische/globale) Variablen Entsprechen C; Achtung! Zuweisung: „:=“; werden nur einmal in der Initialisierungsphase ausgeführt; Werte bleiben

nach Ausführen des Prozesses erhalten (sind statische Variablen, Initialisierung nur einmal, s.o.);


Globale Variablen seit 1993 auch verwendbar, aber nicht synthesesfähig!

Mehrfachzuweisung von Signalen Werden einem Signal in einem Prozess mehrfach Werte zugewiesen (zum selben Zeitpkt.), so werden die alten Einträge in der Transaktionsliste wieder gelöscht:

Bibliotheken/Libraries

```
LIBRARY ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
```


Getakteter Addierer: hier: synchron! Ohne getaktetem Flipflop: asynchron!



Deltazyklen-Bsp.:

Deltazyklus	Signal a	Transaktions-liste von a	Port y
S: 0 ns	1		
P: 0 ns	1		
S: 0 ns + 10	2		
P: 0 ns + 10	2		
S: 0 ns + 20	6		
P: 0 ns + 20	6		
S: 0 ns + 30	24		
P: 0 ns + 30	24		
S: 0 ns + 40	120		
P: 0 ns + 40	120		

Zeichnen Sie bitte die Register-Transfer-Struktur der Schaltung auf (nach Korrektur der Fehler). Wieviele Flipflops sind bei der Synthese zu erwarten? (3 P) Lösung siehe Bild, 4 Flipflops:



Moore-Schaltwerk mit einer Kombinatorik kurzgehalten mit Default und nur Ausgabe der veränderten:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY a4 IS
    PORT (
        clk,reset,en: IN std_logic;
        y0,y1 : OUT std_logic);
END;

ARCHITECTURE beh OF a4 IS
    TYPE type_sreg IS (STATE0,STATE1,STATE2);
    SIGNAL sreg, next_sreg : type_sreg;

    BEGIN
        reg: PROCESS (clk, reset)
        BEGIN
            IF ( reset='1' ) THEN
                sreg <= STATE0;
            ELSIF clk='1' AND clk'event THEN
                sreg <= next_sreg;
            END IF;
        END PROCESS reg;

        comb: PROCESS (sreg,en)
        BEGIN
            y0 <= '0';
            y1 <= '0';
            next_sreg <= sreg;

            CASE sreg IS
                WHEN STATE0 =>
                    IF (en = '1') THEN
                        next_sreg <= STATE1;
                    END IF;

                WHEN STATE1 =>
                    y0 <= '1';
                    IF (en = '1') THEN
                        next_sreg <= STATE2;
                    END IF;

                WHEN STATE2 =>
                    y1 <= '1';
                    IF (en = '1') THEN
                        next_sreg <= STATE0;
                    END IF;

                WHEN OTHERS =>
                    -- oder WHEN OTHERS => NULL;
            END CASE;
        END PROCESS comb;
    END beh;
```

Type-Casts:

... = signal / variable / (vielleicht definierter Enum (type)) von einem Aufzählungsdattentyp:

```
signed(...)
unsigned(...)
std_logic(...)
std_logic_vector(...)
-- funktion: to_integer( unsigned(a) )
-- funktion: to_unsigned( s_int(4) )
-- = String in dezimal.
```

b"..."

c"..."

Zustandstabelle und RTL zu Code: [RTLs unter Code malen]

```
reg := '1';
FOR i IN 0 TO 2 LOOP
    eng := eng AND a(i);
END LOOP;
x <= eng;
```

Syntax for-Schleife:

for i in 0 to 3 loop

wait for 10 ns;

end loop;

-- nicht synthesesfähig, da wait-Anweisung erforderlich und nicht wait-Anweisung nicht synthesesfähig

Richtig-Falsch-Fragen

Richtig:

Die **Zuweisung von Werten an Signale** erfolgt während der Ausführungsphase der Prozesse zunächst in einer Transaktionsliste.

Die **Logiksynthese** setzt eine **Verhaltensbeschreibung** auf Register-Transfer-Ebene in eine **Strukturbeschreibung** auf Gatterebene um.

Bei der **IF-Anweisungen** müssen sich die **Bedingungen** nicht gegenseitig **ausschließen**.

Im RTL-Modell der Hardware werden **Verzögerungszeiten** nicht modelliert.

**Operatoren und Funktionen** können **überladen** werden.

**Variablen** in Prozessen sind „**statisch**“, d.h. behalten ihren Wert.

Der **Wert** einer **Variablen** eines Prozesses bleibt **nach Ausführung des Prozesses erhalten**.

Das Attribut **‘event** liefert einen Wert vom Typ **boolean** zurück.

Der Datentyp **unsigned** ist ein **Feldtyp**, wobei der Basistyp **std\_logic** ist.

Der **Divisionsoperator** ist **synthesefähig** wenn der Divisor eine 2-er-Potenz ist.

Die **Sensitivitätsliste** ist nur für die **Simulation relevant**.

Falsch:

Bei **Feldern** ist der **Indextyp** immer „integer“.

Nur **Ports** mit dem **Modus IN** können gelesen werden.

Eine **for-Schleife** ist **synthesefähig**.

Der Datentyp **integer** ist ein **Aufzählungsdattentyp**.

Ein **Zähler** ist ein Schaltwerk, welches **kein Überführungsschaltznetz** benötigt.

Der **Divisionsoperator** für den Datentyp **unsigned** ist **nicht synthesefähig**.


Mit **VHDL** können digitale Schaltungen nur auf **Gatterebene** modelliert werden.

Mit Hilfe von **AFTER-Anweisungen** kann man für die **Logiksynthese** die zu implementierenden

**Verzögerungszeiten** spezifizieren.

Der Datentyp **real** ist **synthesefähig**.


Die **Zuweisung von Werten an ein Signal** erfolgt in einem Prozess **sofort**.



Operator	Operation	Datentyp linker Operand a	Datentyp rechter Operand b	Datentyp Ergebnis
<b>Diverse Operatoren</b>				
<b>**</b>	$a^b$	nur Basis 2	integer	integer
<b>abs</b>	$ b $	-	integer	integer
<b>not</b>	$\neg b$ (bitweise)	-	bit, boolean, bit_vector	wie Operand
<b>Multiplizierende Operatoren</b>				
<b>*</b>	$a \times b$	integer	integer	integer
<b>/</b>	$a \div b$	integer	2er-Potenz	integer
<b>mod</b>	Rest von:	integer	2er-Potenz	integer
<b>rem</b>	$a \div b$			
<b>Vorzeichen-Operatoren</b>				
<b>+</b>	$\pm b$	-	integer	integer
<b>-</b>				
<b>Addierende Operatoren</b>				
<b>+</b>	$a + b$	integer	integer	integer
<b>-</b>	$a - b$			
<b>&amp;</b>	Verkettung	bit_vector[n]	bit_vector[m]	bit_vector[n+m]
<b>Schiebe-Operatoren</b>				
<b>sll</b>	links (logisch)	bit_vector	integer	bit_vector
<b>srl</b>	rechts (logisch)			
<b>sla</b>	links (arithmetisch)			
<b>sra</b>	rechts (arithmetisch)			
<b>rol</b>	links rotieren			
<b>ror</b>	rechts rotieren			
<b>Vergleichs-Operatoren</b>				
<b>=</b>	$a = b$	alle Typen	wie linker Operand	boolean
<b>/=</b>	$a \neq b$			
<b>&lt;</b>	$a < b$			
<b>&lt;=</b>	$a \leq b$			
<b>&gt;</b>	$a > b$			
<b>&gt;=</b>	$a \geq b$			
<b>Logische Operatoren</b>				
<b>and</b>	$a \wedge b$	bit, boolean, bit_vector	wie linker Operand	wie linker Operand
<b>or</b>	$a \vee b$			
<b>nand</b>	$\neg(a \wedge b)$			
<b>nor</b>	$\neg(a \vee b)$			
<b>xor</b>	$a \neq b$			
<b>xnor</b>	$\neg(a \neq b)$			

- Notizen zu Altklausuren

Statt der Verwendung eines heruntergeteilten Taktes kann man auch mit Hife eines Zählers ein „Enable“-Signal erzeugen, welches eine Komponente periodisch (aber synchron) aktiviert (=1) oder deaktiviert (=0). Schreiben Sie den VHDL-Code für die Architecture eines solchen synchronen „Takteilers“, der das periodische enable-Signal aus der nachstehenden Abbildung erzeugt. Bitte achten Sie darauf, dass die zeitlichen Abstände zwischen zwei Aktivierungen durch enable = 1 in Relation zum Takt clk auch genau stimmen. Die Entity für Ihre Komponente ist wieder unten vorgegeben.



```

entity a4 is
    Port ( clk : in  STD_LOGIC;
          reset : in  STD_LOGIC;
          enable : out STD_LOGIC);
end a4;

architecture Behavioral of a4 is
    SIGNAL q : UNSIGNED(3 DOWNTO 0);
    CONSTANT divider : UNSIGNED(3 DOWNTO 0) := x"6";
begin
    p1: PROCESS(clk, reset)
    BEGIN
        IF reset = '1' THEN
            q <= "0000";
            enable <= '0';
        ELSIF clk'event AND clk = '1' THEN
            IF q = divider THEN
                q <= x"0";
                enable <= '1';
            ELSE
                q <= q+1;
                enable <= '0';
            END IF;
        END IF;
    END PROCESS p1;
end Behavioral;

```

Synchroner Reset:

```

architecture beh of a2 is
    signal shift, shift_next : std_logic_vector(3 downto 0);

```

```

begin
    process (clk)

begin
    if clk'event and clk='1' then
        shift <= shift_next;
    end if;
end process;

process (shift, reset, enable)
begin
    if reset = '1' then
        shift_next <= (others => '0');
    elsif load = '1' then
        shift_next <= data;
    elsif enable = '1' then
        shift_next <= std_logic_vector(SHIFT_LEFT(unsigned(shift), 1));
    end if;
end process;

s_out <= shift(3);

end beh;

Counter4 (in Strukturbeschreibung):
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;

```

```

entity counter4 is
    port (
        clk : in  std_logic;
        reset : in  std_logic;
        q_out : out std_logic_vector(3 downto 0)
    );
end counter4;

architecture beh of counter4 is
    signal q,q_ns: unsigned(3 downto 0);

begin
    -- beh
    q_out <= std_logic_vector(q); -- connect internal signals to output ports

    process (clk,reset) -- process for register function
    begin
        if reset='1' then
            q <= (others => '0');
        elsif clk'event and clk = '1' then -- rising clock edge
            q <= q_ns;
        end if;
    end process;

    process (q) -- process for next state decoder
    begin
        q_ns <= q + 1;
    end process;

end beh;

```

$y \leftarrow a \& b;$   
 $y \leftarrow '0' \& b;$



- Notizen zu Altklausuren

Strukturbeschreibung des Counter4 auf Seite 3 der Formelsammlung:

library IEEE;

use IEEE.STD\_LOGIC\_1164.ALL;

entity counter4\_dec7seg\_struct is

```
Port ( clk      : in STD_LOGIC;
      reset    : in STD_LOGIC;
      dout     : out STD_LOGIC_VECTOR (6 downto 0);
      q_out    : out STD_LOGIC_VECTOR (3 downto 0));
end counter4_dec7seg_struct;
```

architecture struct of counter4\_dec7seg\_struct is

```
signal q_intern : STD_LOGIC_VECTOR (3 downto 0);
signal od_dout  : STD_LOGIC_VECTOR (6 downto 0);
```

component counter4 is

```
Port (clk      : in std_logic;
      Reset    : in std_logic;
      q_out    : out std_logic_vector(3 downto 0));
end component;
```

component dec7seg is

```
Port (data : in STD_LOGIC_VECTOR (3 downto 0);
      data_out : out STD_LOGIC_VECTOR (6 downto 0));
end component;
```

begin

```
cnt4:counter4 port map(
  clk => clk,
  reset => reset,
  q_out => q_intern);
```

```
seg:dec7seg port map(
  data => q_intern,
  data_out => od_dout);
```

```
dout <= od_dout;
```

end struct;

Clock-Devider:

Formeln (nicht auf Code unten bezogen, sondern von anderer Laboraufgabe):

Taktfrequenz:  $f = 100 \text{ MHz} = 10^8 \text{ Hz}$ ;

Periodendauer:  $T = 2 \mu\text{s} = 2 \cdot 10^{-6} \text{ s} \Leftrightarrow f = \frac{1}{T} = 500\,000 \text{ Hz} = 500 \text{ kHz}$

Taktteiler:  $\frac{100 \text{ MHz}}{500 \text{ kHz}} = 200 \rightarrow$  Zähler muss bis 199 zählen

Bitbreite:  $\text{ld}(200) \approx 7,644 \rightarrow 8 \text{ Bits}$

```
constant divider : integer := 200;
```

```
constant bits : integer := 8;
```

```
signal cnt, cnt_next : unsigned(bits - 1 downto 0);
```

```
signal cd_ena_out: std_logic;
```

-----

```
cd_reg: process (clk, reset)
```

```
begin
```

```
    if reset = '1' then
        cnt <= (others => '0');
    elsif clk'event and clk = '1' then
        cnt <= cnt_next;
    end if;
```

```
end process;
```


```
cd_nsdc: process (cnt)
```

```
begin
```

```
    if cnt = to_unsigned(divider - 1, bits) then
        cnt_next <= (others => '0');
    else
        cnt_next <= cnt + 1;
    end if;
```

```
end process;
```

```
cd_ena_out <= '1' when cnt = 0 else '0';
```



Entprellschaltwerk aus Labor:

üsn: process (enable, esw\_in, esw\_s)

begin

```
case esw_s is
  when first_1 =>
    if enable = '1' and esw_in = '1' then
      esw_ns <= second_1;
    else
      esw_ns <= first_1;
    end if;

  when second_1 =>
    if enable = '1' and esw_in = '1' then
      esw_ns <= first_0;
    elsif enable = '1' and esw_in = '0' then
      esw_ns <= first_1;
    else
      esw_ns <= second_1;
    end if;

  when first_0 =>
    if enable = '1' and esw_in = '0' then
      esw_ns <= second_0;
    else
      esw_ns <= first_0;
    end if;

  when second_0 =>
    if enable = '1' and esw_in = '1' then
      esw_ns <= first_0;
    elsif enable = '1' and esw_in = '0' then
      esw_ns <= first_1;
    else
      esw_ns <= second_0;
    end if;
end case;
```

end process;