Hardw.-Beschr.-Spr. (1/4) Jens Wehrstein

1 Einführung

oftware-Isg. vs Hardware-Isg.

Software: Vorteile: preisgünstige uControler, einfach mit Software zu programmieren Nachteile: sequentielle Realisierung durch Maschinenbefehle ist langsam Hardware: Vorteile: Parallele Abarbeitung ist schneller als Abarbeitung durch Prozessor Nachteile: PLDs i.d.R. teurer, Hardwareentwurf schwieriger und aufwendiger Abstraktionsebenen Transistorebene, Gatterebene (Downloadfähiges Hardwaremodell), Register-Tranfer-Ebene (Synthesefähiges Hardwaremodell -> VHDL-Code),

Algorithmische Ebene, Systemebene Entwurfsablauf 1 Schaltungseingabe RTL-Beschreibung mit VHDL, Eingabe VHDL-Code 2 Simulation des Designs Simulation für größere Designs sinnvoll, da Fehler leichter in VHDL-Code zu finden sind. 3 Logiksynthese Umsetzung in Realisierung für bestimmte ASIC- oder PLD-Technologie, Verhalten auf RT-Ebene wird in Struktur auf Gatterebene umgesetzt, nicht alle VHDL-Konstruktionen sind synthesefähig.

4 Platzieren und Verdrahten Nach P&R kann Design auf PLD geladen werden.

EDA-Werkzeuge Logik-Synthese, Simulation, Timing-Analyse, Place&Route HDLs VHDL, Verilog, SystemC; Technologie ASICs PLDs

2 Grundlegende Konzepte von VHDL Synthesefähige Beschreibung von Hardware Nur Untermenge von VHDL ist synthesefähig; Empfohlen nur bestimmte Muster zu verwenden; Meist technologieunabhängige

Beschreibung auf RTL ("Register-Transfer-Level"); Einbau von Makros möglich Nicht-synthesefähige Beschreibungen Testbenches, Reine Simulationsmodelle Synthesefähige RTL-Beschreibungen technologieunabh. → auf ASIC- oder PLD umsetzbar;

Beschrieben werden <u>getaktete Register</u> mit der richtigen Bitbreite

<u>Desission-Window</u> = Setup-Time + Hold-Time (Δt vor und nach Clock-Flanke)

<u>Entity</u> Schnittestelle der Beschreibung einer Komponente; Definition von Anschlüssen (<u>Ports</u>) und Parametern (Generics); Ports immer std_logic oder std_logic_vector deklarieren

reg2 IS ORT(
 clk : IN
 d0 : IN
 d1 : IN
 load : IN
 res : IN
 q0 : OUT
 q1 : OUT std_logic; std_logic; std_logic; std_logic; std_logic; std_logic; std_logic; std_logic > d1 ql load

std_logic Hardwaredatentyp für einzelne Bits oder Bit-Vektoren


Architecture beschreib das "Innenleben"; Verhaltensbeschreibung, Strukturbeschreibung; Zu einer Entity können mehrere Architectures gehören.

nebenläufig Ereignisse/Vorgänge die zeitweilig voneinander unabhängig auftreten/ablaufen

können; abhängigkeitserzeugende Wirkungszusammenhänge bestehen können

tg wenn zwischen ihnen keine Wirkungszusammenhänge bestehen, die Unabhängigkeit beeinflussen
Prozesse Modellierung von Nebenläufigkeiten; Reihenfolge beliebig; Anweisungen außerhalb

ebenfalls nebenläufig, werden wie implizite Prozesse behandelt; innerhalb eines Prozesses sequentielle Ausführung (vgl. uProzessor-Programm); Ausführung des Prozesses, wenn sich Signal in Sensitivitätsliste ändert; Prozesse werden über Signal miteinander verbunden; bei Ausführung Signalen Werte zugewiesen;



Register-Prozesse ein oder mehrere Flipflops, zur Speicherung der Daten; taktflanken-/taktzustandsgesteuert (Latch), meist taktflankengesteuert; Muster einhaltenl Folgende Beschreibung z.B. ELSEF clik-vent AMD clik = 11 (AMD Joad = 12) THEN kann simuliert werden, führt aber in der Synthese zu:

Error, clock expression should contain only one signal. Mark Pa

Kombinatorik/Schaltnetz kann in getakteten Prozess (Prozesse "reg") integriert werden. rteil weniger Prozesse Nachteil bei großen Schaltungen unübersichtlich, aus zugewiesenen Signalen werden immer Flipflops

```
IF load = '1' THEN

q0_s <= d0;

q1_s <= d1;

END IF;
ARCHITECTURE behl OF reg2 IS
SIGNAL q0_s, q1_s : std_logic;
BEGIN
     reg: PROCESS (clk, res)
                                                                                 END IF;
END PROCESS reg;
        GGIN

IF res = '1' THEN

q0_s <= '0';
q1_s <= '0';
ELSIF clk'event AND clk = '1' THEN
                                                                                 q0 <= q0_s AFTER 2 ns;
q1 <= q1_s AFTER 2 ns;
                                                                             END beh1;
```

Signale verbinden Prozesse, die im Deklarationsteil der Architecture deklar. werden müssen

Zusammenfassung RT-Verhaltensbeschreibung Beschreibung des
Register-Transfer-, Verhalten" der Hardware in Prozessen; RTL-Entwurf: Wo sind die Register?

Bitbreite der Register? Wie verhalten sich die Register? Wo sind die Transferfunktionen? Wie verhalten sich die Transferfunktionen?

```
Strukrubeschreibungen
ARCHITECTURE struct of reg2 IS
SIGNAL 01 : Bdd logic;
SIGNAL 02 : std logic;
SIGNAL 02 internal : std logic;
SIGNAL q0 internal : std logic;
                                                                                                                                     NENT mux2
        COMPONENT ff2
PORT (
clk: IN
d0: IN
d1: IN
res: IN
                                                                                                                                                                   std_logic;
std_logic;
std_logic;
std_logic;
std_logic;
std_logic;
std_logic
                                                                                                                                        : IN
: IN
: IN
: IN
: IN
: OUT
                                                        std_logic
std_logic
std_logic
std_logic
std_logic
std_logic
                  q0 : OUT
q1 : OUT
        );
END COMPONENT;
                                                                                                                    END COMPONENT:
                   PORT MAP (
clk => clk, do => ol, dl => o2,
res => res, go => q0_internal, ql => ql_internal
```

a1 => d0, a2 => d1, b1 => q0_internal, b2 => q1_internal, sel => load, o1 => o1, o2 => o2 q0 <= q0_internal; q1 <= q1_internal;

Port Map "Positional Association" Nur Angabe des Signals/Ports der Entity/Architecture, Zuordnung zu Komponenten-Port über die Position

Skifte Testberd Testbench-Beispiel -- Instantiate the Unit Under Test (UUT)
uut i bep! PORT MAP (

(TA) => TA),

TA2 => TA2,

TA3 => TA3,

LED => LED

) LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY bepith is Testornal ARCHITECTURE behavior OF bspltb IS wait for 10 ns;

TA1 <= '1';

wait for 10 ns;

TA2 <= '1';

wait for 10 ns;

TA3 <= '1';

wait for 10 ns;

TA3 <= '1';

wait for 10 ns;

TA3 <= '0';

wait for 10 ns;

TA3 <= '0'; lies. ali hire inssentsch iduntiel Sensitivitate-Liste! (veit) TA1 TA2 TA3 LED : IN std_logic; : IN std_logic; : IN std_logic; : OUT std_logic Lo Startet be des Simulators PIOCESS lintiali. SIRILM9 signal TA1 : std_logic signal TA2 : std_logic signal TA3 : std_logic -> Suspendierung: Stopper des Prozesses Indand Les Protess --Outputs signal LED : std_logic; wird gespectest "Sun. Stell+ Prozess hinst Zettel krau") Jusq. anguden: 1st das Kornet? (Erwartete Weste 491.)

Register/mehrere Flipflops in Beschreibung durch Prozess darf nur Takt und ein evtl. vorhandener asynchroner Set/Reset in der Sensitivitätsliste vorhanden sein Schaltnetze/Transfer in Beschreibung müssen alle Eingangssignale des Schaltnetzes in der Sensitivitätsliste vorhanden sein 3 Objekte, Datentypen und Operatoren

obj.basierte Sprache \Rightarrow Daten werden in Objekten verwaltet: Konstanten (CONSTANT), Variablen (VARIABLE), Signale (SIGNAL) [alle synth.fähig], Dateien (FILE) [nicht synth.fähig]

Attribute mit Hilfe ihrer können bestimmte Informationen zu Datentypen gewonnen werden. Bsp: clk'event liefert boolean zurück wenn auf Signal clk ein Ereignis stattfand

Mehrwertige Logik unbekannt Zwei Gatter treiben unterschiedliche Logikwerte auf das gleich Signal ("X"); hochimpedant Ein Signal wird nicht niederohmig getrieben ("2") schwache Logikpegel Mit Pull-Up- oder Pull-Down-Widerständen getrieben (weak, "0", "1": "1" bzw. "H"); irrelevant Logikwert ist irrelevant (don"t care: "-1") Auflösungsfkt bestimmt den resultierenden Wert bei einer Signalzuweisung (implizit)

```
'X': Aufeinandertreffen von mehreren Treibern; 'H': Pull up Widerstand; 'L': Pull down Widerstand 
'U': uninitialisiert → Inititaliserungswert; In der Beschreibung nur '0', '1' und 'Z' verwenden
 PACKAGE std_logic_1164 IS
        -- logic state system (unresolved)
                                                                                      Arithmetik in VHDL Addition, Subtraktion, Mulitplikation synthesefähig; integer kein Hardwaredatentyp!
       TYPE std_ulogic IS ( 'U', 'X', '0', '1', '2', 'W', 'L', 'H', 'H', '-'
                                                                                      → unsigned und signed verwenden (std logic_vector), damit kann die Bitbreite explizit spezifiziert werden Division: Divisor muss 2er-Potenz sein! (n/Divisor); q_s <= "1001" -- dezimal 9; numeric_std verwend Typkonversionen std logic_vector und signed/unsigned sind verwandt → Typ Cast zulässig</p>
                                                   -- Uninitialized
-- Forcing Unknown
-- Forcing 0
-- Forcing 1
```

Boolsche Operationen and, nand, or, nor, xor, xnor, not; Bsp: y <= a and b; y, a, b müssen vom gl. Datentyp sein. Vektoren: Breiten müssen übereinstimmen, Anwendg: bitweise Namensgleichheit Das hierarchisch tiefer stehende Objekt maskiert das höher stehende 4 Sequentielle und nebenläufige Anweisungen

if-Anweisung Auchtung! Wenn 2 if-Anweisungen nach einander folgen und die 2. wahr ist kann sie sie die erste überschreiben (vgl. C-Syntax) → Pro Signal nur eine if-Anweisung!

case-Anweisung Bei 3 Bit → 9 Möglichgeiten → 9^3 Fälle = 729 Fälle;

PROCESS (##1)

[Sequ. Anweisungen] END LOOP [Schleifenmarke];

```
PROCESS(sel)
         IIN

CASE sel IS

WHEN *000" => y <= '0';

WHEN *001" => y <= '1';

WHEN *010" => y <= '1';

WHEN *011" => y <= '1';

WHEN *011" => y <= '0';

WHEN *101" | "110" | "111" => y <= '0';

WHEN *101" | "110" | "111" => y <= '0';

WHEN OTHERS => y <= 'X';
                                                                              ODER!
                                                                                                               sammenfassen!
                                                                                                          Mehrere Werte können
                                                                                                          durch | (Oder)
                                                                                                          zusammengefasst
          END CASE;
    END PROCESS;
                                                                                                          werden.
```

for [Laufvariable] IN [Range] : Schleife kann durch EXIT verlassen werden, mit NEXT zum Schleifenkopf gesprungen werden exit[Schleifenmarke] [WHEN boolscher Ausdruck];
next[Schleifenmarke] [WHEN boolscher Ausdruck]; Dynamische/Endlosschleife nicht möglich Wait nur in Prozessen ohne Sensitivität
wait on [Signal_1] {, Signal_n};

→ entspricht Sensitivitätliste (nicht synthesefähig)

while [boolscher Ausdruck] :

wait until [boolescher_Audruck]; (synthesefähig, wenn Takt abgefragt wird)

null → entspricht NOP-Anweisung


wait for [Zeitangabe]; → Prozess suspendiert Zeit (nicht synthesefähig) assert [boolscher Ausdruck]

assert [poolscher_wowruck]
report _string"
severity (note | warning | error | failure); -- wird in Testbenches benutzt

Nebenläufige Anweisungen unbedingte nebenläufige Anweisung
| Warke : | Signal <= | TRANSPORT| Juschruck [AFFER Zeitangabe] {, Ausdruck AFFER Zeitangabe} ; (Signalzuweisung, synthesefähig ohne optionale Wiederholung)
| Statistic enbestington Anweisung (with) Squivalent zu | F. synthesefähig: Selektierte nebenläufige Anweisung (with) Squivalent zu CASE, synthesefähig

A Nebenilaufige Anweisungen sind implicite Prozesse, haben bzgl. Simulation und Synthese <u>keine Vorteile!</u> Verlust der Übersicht, u.U. mehr Prozesse → sparsam verwenden <u>Schaltwerke</u> endliche Automaten, im Vgl. zu Schalnetzen <u>speicherndes</u> Verhalten
Zustandsspeicher wird bei synchronen Schaltwerken üblicherweise mit taktgesteuerten Flipflops realisert (flankengesteuert – üblicherweise: steigende Flanke)

Kreise: Zustände, Pfeile: Zustandsübergänge (auf Pfeil stehen Eingangsbelegungen der Eingangssignale)
Moore: vom Zustand abhängig; Pro Zustand nur eine Ausgabe möglich! Mealy: vom Zustand und Eingang abhängig; Pro Zustand mehrere Ausgaben möglich! → beide: Folgezustand wird mit nächstem Taktschritt eingenommen



Bināre Zustandscodierung Zuweisung binārer Codes zu symbolischen Zuständen; Bei Schaltwerk mit n Zuständen sind $k \geq \lceil \log_2 n \rceil$ Bits für das Zustandsregister notwendig Bool'sche Funktionen des ÜSN und ASN hängen von Zustandscodierung ab; entscheidend für Ressourcenverbrauch und maximale Taktrate des Schaltwerks Übliche Zustandscodierung Binärcode (für n=3: 00,01,10) / 1-aus-N-Code "One-Hot-Code" (für n=3: 001, 010, 100) / Gray-Code (Hamming-dist.=1; für n=3: 00, 01, 11)

```
Beispiel Automat: Geldwechsler
 LIBRARY ieee;
USE ieee.std_logic_1164.all;
                                                                                                                                                                                                                                                                                                                                                             IN

CASE Q B IS

WHEN SO =>

CASE Q IS

WHEN "00" => a <= "11";

WHEN "10" => a <= "00";

WHEN "10" => a <= "00";

WHEN "11" => a <= "00";

WHEN "11" => a <= "00";

WHEN OTHERS => NULL;

END CASE;
  ENTITY geld_wechsler IS
             r(
  clk: IN std_logic;
  reset : IN std_logic;
  e: IN std_logic vector (1 DOWNTO 0);
  a: OUT std_logic_vector (1 DOWNTO 0) );
                                                                                                                                                                   -- ÜSN
nsd: PROCESS (q_s,e)
                                                                                                                                                                             BEGIN
                                                                                                                                                                                                                                                                                                                                                                 THE THE CASE;

WHEN S1 => CASE e IS

WHEN "00" => a <= "11";
WHEN "01" => a <= "00";
WHEN "10" => a <= "11";
WHEN "11" => a <= "01";
WHEN "11" => a <= "01";
WHEN OTHERS => NULL;

END CASE;
WHEN S2 => NULL;


IF e="11";
IF e="11";
IF e="11";
IF e="11";
IF e="11";
IF e="11";
ARCHITECTURE beh OF geld_wechsler IS

-- Deklaration des Aufzählungstyps
TYPE SW1 IS (SO, S1, S2);


-- Zustandsregister des Schaltwerks als Signale
SIGNAL q_s, q_ng: SW1;
BEGIN 2 2 (Autor Zupt d)

- Zustandsregister
reg: PROSS (clk, reset)
BEGIN
IF reset = '1' THEN
q_s <= S0;
ELSIF (clk'event AND clk='1') THEN
q_s <= q_ns;
END TF;
END PROCESS;
                                                                                                                                                                                                       q_ns <= S2;
END IF;
```

-Notizen zu Altklausuren Moore-Automat mit '1' - dominantem Signal: Dominanz: Wenn reset_req = '1', dann req_out <= '0'; Hardw.-Beschr.-Spr. (2/4) Jens Wehrstein Synthesefähige Objektklassen: synthesefähig: "Variable", "Konstanten (constant)" nicht synthesefähig: "Datei (file)" 4 Sequentielle und nebenläufige Anweisungen Zustandscodierung von Schaltwerken kann Ressourcenbedarf im PLD, Maximale Taktfrequenz, mit der das SW betrieben werden kann beeinflussen. Alle Zustände sollten benutzt werden um "aufhängen" → lock-up zu verhindern. ARCHITECTURE beh OF a4 IS TYPE state_t IS (WAIT_REQ, REQUEST); SIGNAL q_s, q_ns : state_t; <u>Rock up: 7 occurs of the Processe</u> beschreiben Flipflops/Register; Pro Signal, dem etwas zugewiesen wird impliziert getakteter Prozess ein Flipflop/Register. Beschreibung <u>mehrerer Flipflops</u>/Register in <u>einem Prozess</u> möglich; In getakteten Prozessen <u>keine Variablen verwenden!</u> Nur einen Takt verwenden → Synchronität! <u>Datensignale NIEMALS</u> als <u>Takt</u> verwenden! <u>Nur synchrone Schaltungen</u> sind synthesefähig! Es handelt sich um eine "Zero-Delay-Oscillation". Der Prozess treibt ein Signal, auf welches er auch sensitiv ist (Rückkopplung). Durch die Rückkopplung kommt es zur Oszillation. Der Prozess wird in jedem Deltazyklus Flankenabfrage Getakteter Prozess reagiert auf steigende oder fallende Flanke. In <u>Flankenabfrage nur ein Signal</u> verwenden! Sensitivitätsliste Nur Takt, sowie evtl. weitere asynchrone Setz- oder Rücksetzsignale Initialisierung Setzen auf '1' o.ä. nicht auf Hardware relevant (wird auf Hardware nicht umgesetzt); <u>nur</u> durch <u>a-/synchrones Setzen/Rücksetzen</u> reg: PROCESS (clk, reset) ausgeführt. SIN IF reset = '0' THEN q_s <= WAIT_REQ; ELSIF (clk'event AND clk='l') THEN q_s <= q_ns; → Der Programmierer kommt in die digitale Hölle Latch: Freie Rückführung durch Signal → keine synchrone Schaltung, da freie Rückführungen nicht erlaubt → Der Programmierer kommt in die digitale Hölle Ports nicht zur Beschreibung von Flipflops nehmen! Beispiel für synchronen und asynchronen Reset beschreiben Schaltnetze library IEEE; use IEEE.STD LOGIC 1164.ALL; architecture beh of reset test is → kein speich. Verh. beschr. q_s END IF; entity reset_test is Port (olk: in STD_LOGIC; reset: in STD_LOGIC; d0: in STD_LOGIC; d1: in STD_LOGIC; d1: in STD_LOGIC; q0: out STD_LOGIC; q1: out STD_LOGIC; end reset_test; → Takt nicht verwenden! gin process(clk, reset) begin if reset = 'l' then -- Asynchroner Reset q0 <= '0'; elsif clk'event AND clk = 'l' then q0 <= d0; end if; end process; END PROCESS; → pegelgesteuert! ensitiv.listenfehler kein Error mb: PROCESS(q s, req in, reset req) → Alle Signale die verwendet BEGIN werden in Sens.liste eintragen! 5 Simulation, Signal und Variable Simulation von VHDL-Modellen Bevor Design simuliert werden cess(clk) gin if clk'event AND clk = '1' then if reset = '1' then -- Synchroner Reset q1<< '0'; else q1 <= d1; end d; kann muss Kompilat aus Latches, führt zu Timing Problemen. Quellcode erstellt werden; req_out <= 'l'; IF reset_req = 'l' T q_ns <= WAIT_REQ; Hardware unterscheidet sich vom Verh. der Simulation. Der Programmierer kommt in die digitale Hölle Gatter/Addierer: Halbaddierer: Volladdierer: Jedes Kompilat wird in Library angelegt: über logischen Namen referenziert (z.B: ieee), end if HA x 0 & & ≥1 0 c_{ov} über "Mapping" im Simulator END PROCESS; mit Dateipfad auf Festplatte Übersetzungseinheiten Entity, Architecture, Configuration, Package (unterteilt in Header und Body) Entity: ff2 Нά c) Zeichnen Sie bitte die Register-Transfer-Struktur der Schaltung auf (nach Korrektur der Fehler). Wieviele Flipflops sind bei der Synthese zu erwarten? (3 P) Lösung siehe Bild, 4 Flipflops: Architecture: beh Entity: reg2 ADDX



Compiler und Simulator Wird keine Arbeitsbibiliothek angegeben → "work"; Deklaration; uner und ammand. Win denie Auberbonindurk anlige eine Ausgange und Haber von der Ausgange der Wert, der am Weitestem innis steht sötengsfunktion der Ausgange auf dasselbe Signal treiben → Entscheidung welcher zustand angenommen wird lator Elaboration des VHDL-Modells (vgl. Linker) Jede Komponente wir durch zugeordnete Architecture ersetzt (Kompilat) Entstehung eines Modells aus über Signale verbundenen Prozessen; Einsetzen der "Generics"-Parameter; Reservierung von Speicherplatz Initialisierung von Signalen und Variablen; Jeder Prozess wird einmal ausgeführt Ausführung



Signale und Transaktionslisten Für jedes Signal wird im Simulator eine Transaktionsliste verwaltet.

Forcesses in Treiber für Signale, da sie den Signalen Werte zuweisen

Eine Zuweisung an ein Signal (durch einen Treiber) in der Zukunft wird in der Transaktionsliste eingetragen, z.B: q0 <= q0_s AFTER 2 ns;

Eine Transaktion ist die Voraussetzung für ein zukünftiges Ereignis (Ereignis: Wechsel im Wert des Signals)

Transaktionen können auch wieder gelöscht oder überschrieben werden Ausführung des Simulators 1 Initiale Prozessausführungsphase: alle Prozess werden durchgeführt; Eintragen von Transaktionen in die –listen. 2 Durchsuchen der Transaktions- und Wecklisten nach dem nächsten Zeitpunkt. (Kann auch der gleiche Modell-Zeitpunkt sein $\rightarrow \delta = 0$ s)

Signalzuweisung Zuweisen einer Transaktion an das Signal: Unterscheidet sich der Wert des Signals vom vorherigen Wert → Ereignis liegt vor. Die Transaktion wird aus der Liste wieder gelöscht. 4 Prozessausführungsphase Eintragen der Transaktionen in die Transaktionslisten 5 Gehe zu Die Transaktion wird aus der Liste wieder gelöscht. 4

```
Delta 1:
2etolt
                  Delta 1:
p1 wird gerechnet, 0 wird in T-Liste von
s2 eingetragen. Da sich s2 aber nicht
geändert hat, wird p2 nicht gerechnet.
s1=1, s2=1, s3=0
                  Delta 2
Selban
                   s2 wird 0 zugewiesen, daher muss p2 
gerechnet werden und in die T-Liste
                  von s3 eine 1 eingetragen werden.
s1=1, s2=0, s3=0
                  Delta 3:
                  s3 wird die 1 zugewiesen.
```



Annahme: vor Ausführung ist

e1 = 0 e2 = 1 e3 = 0

Verzögerungszeiten nicht sy.fhg.

→ Nur zur Veranschaulichung s1 = 0, s2 = 1, s3 = 0, s1 = 0, s2 = 1, s3 = 0, s1 wechselt auf 1 (Ereignis)

Zero-Delay" Oszillationen

Modell oszilliert im Zeitpunkt t=0s

Fr Sn J. Datasyllus

Ergebnisgesteuerte Simulation Ergebnis

Zuweisung der Signal erfolgt während
- Ausführungsphase der Prozess zunächst

in Transaktionslisten → andere Prozesse

rechnen mit "altem" Wert Erst nach Ausführung der Prozesse erfolgt

ggf. Zuweisung der Werte aus Transaktionslisten an Signale Jeder Modellzeitpkt. wird in mehrere

"Deltazyklen" aufgeteilt

muss unabh, von Reihenfolge sein

Anzahl der maximalen Iterationen im Simulator einstellbar, bis Error Oszillationen in synchronen HW-Beschr. kann dies nicht autreten, da Rückkopplung durch Registerprozesse aufgetrennt werden. Register nur auf Takt sensitiv, nie auf Daten; Testbench sind Verzögerungszeiten vorhanden.

Modellierung von Verzögerungszeiten Transport

Wertzuweisungen werden mit der spezifiziert. Zeit wiedergegeben Modelliert die Laufzeit auf Leitungen qø_ns <= TRANSPORT dø Trägheitsverzögerung Kurze Pulse werden unterdrückt; erfolgt durch Löschen von Transaktionen aus Transaktionsliste

modelliert die träge Verzögerung von Gattern: q0_ns <= d0 AFTER 3 ns; q0_ns <= INERTIAL d0 AFTER 3 ns; Getrennte Angabe von Trägheit und Transport: q0_ns <= REJECT 2 ns INERTIAL d0 AFTER 3 ns;


PROCESS (s2)

Signale und Variablen Die Wertezuweisung zu Signalen in Prozessen erfolgt nicht sofort, sondern wird zunächst in Transaktionsliste eingetragen That Konsequenzen wen dieses Signal im gleichen Prozess als Quelle verwendet wird -> Verwendung von Variablen (Wertzuweisung sofort) (statische/globale) Variablen Entsprechen C; Achtung! Zuweisung: " : = "; werden nur einmal in der Initialisierungsphase ausgeführt; Werte bleiben nach Ausführen des Prozesses erhalten (sind statische Variablen, Initialisierung nur einmal, s.o.);

Globale Variablen seit 1993 auch verwendbar, aber <u>nicht synthesefähig!</u>
Mehrfachzuweisung von Signalen Werden einem Signal in einem Prozess mehrfach Werte zugewiesen (zum selben Zeitpkt.), so werden die alten

```
test: PROCESS (a,b)
BEGIN
b <= a + 3; --
b <= a + 2; --
c <= b * 2; --
Einträge in der Transaktionsliste wieder gelöscht:
                                                                                                          -- Addiere a plus 3
-- Addiere a plus 2
-- Multipliziere b mit 2
Bibliotheken/Libraries
                                                                                                                                                               Diese Zeile wird de facto nie
LIBRARY ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
                                                                                                                                                                                            ausgeführt!
                                                                            END PROCESS test;
```

Getakteter Addierer: hier: synchron! Ohne getaktetem Flipflop: asynchron!



```
ck
ore-Schaltwerk mit einer Kombinatorik kurzgehalten mit Default und nur Ausgabe der veränderten
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY a4 IS
                        ARCHITECTURE beh OF a4 IS
TYPE type_sreg IS (STATE0,STATE1,STATE2);
SIGNAL sreg, next_sreg : type_sreg;
 BEGIN
 reg: PROCESS (clk, reset)
       IF ( reset='1' ) THEN
sreg <= STATE0;
ELSIF clk='1' AND clk'event THEN
sreg <= next_sreg;
END PROCESS reg:
 comb: PROCESS (sreg,en)
REGIN
       next_sreg <= sreg;</pre>
                                                              spart Code
CASE sreg IS
      WHEN STATE0 =>
                        IF (en = '1') THEN
                                                          -- Übergang zum
-- nächsten State
                        next_sreg <= STATE1;
      FND TF:
       WHEN STATE1 =>
                        y0 <= '1';

IF (en = '1') THEN

next_sreg <= STATE2;
                                                                 usgabe nur des neuen Werts am Output
                                                           -- Übergang zum
-- nächsten State
       END IF:
       WHEN STATE2 =>
                        y1 <= '1';
IF (en = '1') THEN
                                                              Ausgabe nur des neuen Werts am Output
                                                          -- Übergang zum
-- nächsten State
                        next_sreg <= STATE0;
       END IF;
       WHEN OTHERS =>
                                                                           WHEN OTHERS => NULL;
```

riable / (vielleicht definierter Enum (type)) von einem Aufzählungsdatentyp

0 0 0

a[2] a[1] a[0] x

1 0 1

0

0 0 1

0

0

Verzögerungszeiten werden nicht in Hardware umgesetzt.

-- nicht synthesesfähig, da wait-Anweisung erforderlich und nicht wait-Anweisung nicht

Syntax for-Schleife: for i in 0 to 3 loop

wait for 10 ns;

end loop;

synthesefähig

END PROCESS comb;

unsigneu(...)
std_logic(...)
std_logic_vector(...)
-- funktion: to_integer(unsigned(a))
-- funktion: to_unsigned(s_int(4))

END beh;

Zustandstabelle und RTL zu Code: [R erg := '1'; a[FOR i IN 0 TO 2 LOOP 0

erg := erg AND a(i); END LOOP;

x <= erg;

unsigned(...)

M2 1

FDR

Hardw.-Beschr.-Spr. (3/4) Jens Wehrstein

Richtig-Falsch-Fragen

Richtig:

Die Zuweisung von Werten an Signale erfolgt während der Ausführungsphase der Prozesse zunächst in einer Transaktionsliste.

Die Logiksynthese setzt eine Verhaltensbeschreibung auf Register-Transfer-Ebene in eine Strukturbeschreibung auf Gatterebene um.

Bei der IF-Anweisungen müssen sich die Bedingungen nicht gegenseitig ausschließen.

Im RTL-Modell der Hardware werden Verzögerungszeiten nicht modelliert.

Operatoren und Funktionen können überladen werden.

Variablen in Prozessen sind "statisch", d.h. behalten ihren Wert.

Der Wert einer Variablen eines Prozesses bleibt nach Ausführung des Prozesses erhalten.

Das Attribut 'event liefert einen Wert vom Typ boolean zurück.

Der Datentyp unsigned ist ein Feldtyp, wobei der Basistyp std_logic ist.

Der Divisionsoperator ist synthesefähig wenn der Divisor eine 2-er-Potenz ist.

Die Sensitivitätsliste ist nur für die Simulation relevant.

Falsch:

Bei Feldern ist der Indextyp immer "integer".

Nur Ports mit dem Modus IN können gelesen werden.

Eine for-Schleife ist synthesefähig.

Der Datentyp integer ist ein Aufzählungsdatentyp.

Ein Zähler ist ein Schaltwerk, welches kein Überführungsschaltnetz benötigt.


Der Divisionsoperator für den Datentyp unsigned ist nicht synthesefähig.

Mit VHDL können digitale Schaltungen nur auf Gatterebene modelliert werden.

Mit Hilfe von AFTER-Anweisungen kann man für die Logiksynthese die zu implementierenden Verzögerungszeiten spefizieren.

Der Datentyp real ist synthesefähig.

Die Zuweisung von Werten an ein Signal erfolgt in einem Prozess sofort.



Operator	Operation	Datentyp	Datentyp	Datentyp]
		linker Operand a	rechter Operand b	Ergebnis	
Diverse Operatoren					
**	a^b	nur Basis 2	integer	integer	
abs	b		integer	integer	
not	¬b (bitweise)	-	bit, boolean,	wie Operand	1
		Aultipliei quanda Ona	bit_vector		-
Multiplizierende Operatoren * $a \times b$ integer integer integer					
	$a \times b$		2er-Potenz		-
/		integer		integer	-
mod rem	Rest von: $a \div b$	integer	2er-Potenz	integer	
		Vorzeichen-Operat	toren		
+	$\pm b$	-	integer	integer	
-					
Addierende Operatoren					
+	a+b	integer	integer	integer] ,
-	a-b				
&	Verkettung	bit_vector[n]	bit_vector[m]	bit_vector[n+m]	y= ab
		Schiebe-Operato			
sll	links (logisch)	bit_vector	integer	bit_vector	ши
srl	rechts (logisch)				4 = 10 &
sla	links (arithmetisch)				
sra	rechts (artihmetisch				шшиш
rol	links rotieren				
ror	rechts rotieren				
		Vergleichs-Operat			
=	a = b	alle Typen	wie linker	boolean	
/=	$a \neq b$		Operand		
<	a < b				
<=	$a \leq b$				
>	a > b				
>=	$a \ge b$				
-		Logische Operato			
and	$a \wedge b$	bit, boolean,	wie linker	wie linker	
or	$a \lor b$	bit_vector	Operand	Operand	
nand	$\neg(a \land b)$				
nor	$\neg(a \lor b)$				
xor	$a \neq b$				

- Notizen zu Altklausuren

Statt der Verwendung eines heruntergeteilten Taktes kann man auch mit Hife eines Zählers ein "Enable"-Signal erzeugen, welches eine Komponente periodisch (aber synchron) aktiviert (=1) oder deaktiviert (=0). Schreiben Sie den VHDL-Code für die Architecture eines solchen synchronen "Taktteilers", der das periodische enable-Signal aus der nachstehenden Abbildung erzeugt. Bitte achten Sie darauf, dass die zeitlichen Abstände zwischen zwei Aktivierungen durch enable = 1 in Relation zum Takt clk auch genau stimmen. Die Entity für Ihre Komponente ist wieder unten vorgegeben.

```
entity a4 is
         tty a4 1s
Port ( clk : in STD_LOGIC;
    reset : in STD_LOGIC;
    enable : out STD_LOGIC);
  end a4:
  architecture Behavioral of a4 is
    SIGNAL q : UNSIGNED(3 DOWNTO 0);
    CONSTANT divider : UNSIGNED(3 DOWNTO 0) := x"6";
       p1: PROCESS(clk, reset)
BEGIN
  begin
                  reset = '1' THEN
q <= "0000";
enable <= '0';
            enable <= '0';

ELSIF clk'event AND clk = '1' THEN

IF q = divider THEN

q <= x"0";

enable <= '1';
                                  q <= q+1;
enable <= '0';
                        END IF;
       END IF;
END PROCESS p1;
  end Behavioral
 Synchroner Reset:
architecture beh of a2 is signal shift, shift_next : std_logic_vector(3 downto 0);
begin
process (clk)
begin
  if clk'event and clk='1' then
          shift <= shift_next;</pre>
     end if:
 process (shift, reset, enable)
process (SILLE, ...
begin
    if reset ='1' then
        shift_next <= (others => '0');
elsif load = '1' then
        shift_next <= data;
elsif enable = '1' then
        shift_next <= std_logic_vector(SHIFT_LEFT(unsigned(shift), 1));
end if;</pre>
s_out <= shift(3);
     nter4 (in Strukturbeschreibung):
 LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
 entity counter4 is port (
                                        clk : in std_logic;
                                        reset : in std_logic;
                                        q_out : out std_logic_vector(3 downto 0)
end counter4:
architecture beh of counter4 is signal q,q_ns: unsigned(3 downto 0);
                    -- beh
q_out <= std_logic_vector(q);</pre>
begin
                                                                               -- connect internal signals to output ports
                    process (clk,reset) -- process for register function
                    begin
if reset='1' then
'others =>
                        ...esct='1' then
    q <= (others => '0');
elsif clk'event and clk = '1' then -- rising clock edge
    q <= q_ns;
end if;
                    process (q) -- process for next state decoder begin
                    q_ns <= q + 1;
end process;
end beh:
```

end process: cd_nsd: process (cnt)

else

cd ena out <= '1' when cnt = 0 else '0';

end if; end process;

cnt_next <= cnt + 1;</pre>

end case: end process: