

Inhaltsverzeichnis

- CPU
- Speicher
- Register
- Befehle
- Control Unit
- Beispielprogramm
- Simulation



CPU

Drei Komponenten:

- Control unit
- Registers
- Memory

Control unit:


- Speicherung des Zustandes der Maschine (IF -> ID -> EX -> IF)
- Wählen des nächsten Zustandes

Registers:

- Zwischenspeicher
- Arithmetische logische Einheit (ALU)

Memory:


- Non volatile memory (NVM) (Programmspeicher)
- Volatile memory (Read-Write-Memory)






Speicher

Speicheraufteilung:



Speicherdesign:






Register

ALU (Artithmetic Logic Unit):

- Kein Register
- Führt logische und arithmetische Befehle aus
- Das Ergebnis wird in A gespeichert





Register

IR (Instruction Register):

Speicherung der Instruktion

MAR (Memory Adress Register)

Speicherung der Zugriffsadresse zum Speicher

PC (Program Counter)


 Speicherung der Adresse der nächsten Instruktion

A/B (General Purpose Register):

- A: Eingabe für die ALU
- B: Mögliche Eingabe für die ALU

Flags

- Negativ (Eins, wenn das achte Bit eins ist)
- Zero (Eins, wenn alle Bits Null sind)
- Carry (Eins, wenn das theoretische neunte Bit gesetzt wird)





Befehle

```
library ieee;
use ieee.std logic 1164.all;
package INSTRUCTIONS is
--LOAD and STORE Instructions--
constant LDA IMM: std logic vector(7 downto 0):= x"00"; -- LDA IMM <value>: A = value --
constant LDA DIR: std logic vector(7 downto 0):= x"01"; -- LDA DIR <address>: A = mem[address]-
constant LDB IMM: std logic vector(7 downto 0) := x"02"; -- LDB IMM <value>: B = value --
constant LDB DIR: std logic vector(7 downto 0) := x"03"; -- LDB DIR <address>: B = mem[address]--
constant STA DIR: std logic vector(7 downto 0) := x"04"; -- STA DIR <address>: mem[address] = A --
constant STB DIR: std logic vector(7 downto 0):= x"05"; -- STB DIR <address>: mem[address] = B --
--Arithmetic and Logic--
constant ADD AB: std logic vector(7 downto 0) := x"55"; --ADD AB: A = A + B--
constant SUB AB: std logic vector(7downto 0) := x"56"; --SUB AB: A = A - B--
constant AND AB: std logic vector(7 downto 0) := x"57"; --AND AB: A = A & B--
constant OR AB: std logic vector(7 downto 0) := x"58"; -- OR AB: A = A | B--
constant INC A: std logic vector(7downto 0) := x"59"; -- INC A: A = A + 1--
constant INC B: std logic vector(7 downto 0) := x"5A"; -- INC B: B = B + 1--
constant DEC A: std logic vector(7 downto 0) := x"5B"; -- DEC_A: A = A - 1--
constant DEC B: std logic vector(7 downto 0) := x"5C"; -- DEC B: B = B - 1--
--Branches--
constant JMP: std logic vector(7 downto 0) := x"AA"; -- JMP < address > jumps to address --
constant JMP IN: std logic vector (7 downto 0) := x"AB"; -- JMP IN < address > jumps to address, if negativ flag is set (N=1)--
constant JMP NN: std logic vector(7downto 0):= x"AC"; -- JMP NN < address > jumps to address, if negativ flag isn't set (N=0)--
constant JMP IZ: std logic vector (7 downto 0) := x''AD''; --JMP IZ <address>jumps to address, if zero flag is set (Z=1)--
constant JMP NZ: std logic vector(7 downto 0) := x"AE"; -- JMP NZ < address > jumps to address, if zero flag isn't set (Z=0)--
constant JMP IC: std logic vector (7 downto 0) := x"AF"; -- JMP IC < address > jumps to address, if carry flag is set (C=1)--
constant JMP_NC: std_logic_vector(7 downto 0) := x"B0"; --JMP_NC <address>jumps to address, if carry is'nt carry set (C=0)--
end INSTRUCTIONS;
```

Adressierungsarten:

- Immediate (Konstante ist Teil des Befehls)
- Direkt (Effektive Adresse ist Teil des Befehls)



Control Unit

Implementierung eines Moore-Schaltwerks NSD:


• Z(n+1) = f(Z(n), E)

CS:

Register (Speicherung des aktuellen Zustands)

OD:

• A = f(Z(n))






Control Unit

Zustandsdiagramm:

- In jedem Taktzyklus ändert sich der Zustand
- Das gewünschte Ergebnis (e.g. Registermanipulation) wird im folge Zustand erreicht
- Lesen aus dem Speicher dauert ein Taktzyklus





Beispielprogramm

Programm im ROM:

```
constant my_rom: rom := (
0 => LDA_IMM,
1 => x"01",
2 => STA DIR,
3 = x F8,
4 => JMP
5 => x''64''
6 => STA_DIR,
7 => x"80"
8 => LDB DIR,
9 =  x''80''
10 => ADD AB
11 => JMP IC,
12 => x''00''
13 => JMP,
14 => x''02''
100 = > LDB IMM
101 => x''02''
102 => DEC B,
103 => JMP_NZ
104 => x''66''
105 => JMP
106 => x''06''
others => x"00");
```


Mögliche Implementierung in C:

```
while(1)
{
  uint8_t* output = (uint8_t*)0xF8;
  uint8_t outval = 0x01;
  while(outval > 0x00)
{
  *output = outval;
  for(uint8_t i = 0x2; i > 0; --i); //sleep
  outval = outval << 1;
  }
}</pre>
```

Der Wert des Ausgabeports wird in jeder Iteration um eins nach links geschiftet. Zwischen jeder Überschreibung wird geschlafen.



Danke für Ihre Aufmerksamkeit



Autor

E-Mail: samuel-lukas.hessberger@et.hs-fulda.de

E-Mail: andre-georg.stratz@et.hs-fulda.de

Code und Dokumentation

https://github.com/free43/8Bit-CPU-Design

