MPM3510A

36V/1.2A 模块 集成电感同步降压变换器

The Future of Analog IC Technology

描述

MPM3510A 是一款內置功率 MOSFET、电感和 2 个电容的同步整流降压变换器。它提供了非常 紧凑的解决方案,仅需 4 个外部元器件,即可在 宽输入范围实现 1.2A 的连续输出电流,具有极好的负载和线性调整率。 MPM3510A 工作在 1.15MHz 的开关频率上,其 1.15MHz 的开关频率提供了快速负载瞬态响应。

全方位的保护包括过流保护(OCP)和过温关断保护(TSD)。

MPM3510A 可显著提升产品上市时间,同时还能避免设计生产风险。

MPM3510A 采用节省空间的 QFN-19 (3mmx5mmx1.6mm) 對 装 。

特性


- 成套开关电源
- 4.5V 至 36V 宽输入工作电压范围
- 1.2A 连续负载电流
- 内部功率 MOSFETs 80m Ω/50m Ω 低导通 阻抗(RDS(ON))
- 1.15MHz 固定开关频率
- 800kHz 至 2MHz 同步频率
- 轻载节电模式
- 电源正常 (PG) 指示
- 带谷值电流检测和打嗝保护的过流保护 (OCP)
- 过温关断保护
- 输出电压可调节最低至 0.8V
- 采用 QFN-19 (3mmx5mmx1.6mm) 封装
- 总方案尺寸为 6.7mmx6.3mm


应用

- 工业控制
- 汽车
- 医学成像设备
- 电信应用
- 可替代 LDO
- 小体积应用
- 配电系统

所有 MPS 产品都保证无铅,无卤素,并且遵守 RoHS 规范。如需查询具体芯片环保等级,请访问 MPS 官网之质量保证。

典型应用





[&]quot;MPS"和 "The Future of Analog IC Technology"均为 MPS 注册商标。



订购信息

产品型号*	封装	顶标
MPM3510AGQV	QFN-19	见下文
	(3mmx5mmx1.6mm)	光下文

*对于编带和卷盘,请添加后缀-Z(例如 MPM3510AGQV-Z)

顶标


MPYW 3510 ALLL M

MP: MPS 前缀 Y: 年份代码 W: 周代码

3510A: 产品型号前4位

LLL: 批次号 M: 模块

参考封装





热阻 (5) θ JA θ JC QFN-19 (3mmx5mmx1.6mm) . 46...... 10. ° C/W

注:

- 最大绝对额定值是指室温下的额定值, 除非另有注明。超过这些限定值可能会损坏芯片。
- 2) 更多关于使能(EN)的 ABS 最大额定值的详细信息,请参考第 12 页"使能/同步"章节。
- 3) 最大耗散功率是最大结温 $T_J(MAX)$ 、结温-环境热阻 θ JA 和环境温度 T_A 的函数。任何环境温度下允许的最大连续耗散功率由 P_D $(MAX) = (T_J (MAX)-T_A)/\theta$ JA 计算得出。超过最大允许耗散功率会使芯片温度过高,导致稳压器进入热保护状态。内部热保护电路保护芯片免受永久性损坏。
- 4) 设备不能保证在其工作条件之外运行。
- 5) 上述数据是在 JESD51-7(4-层板)上测量所得。



电气特性

测试条件为 V_{IN} = 24V, T_J = -40° C 至 +125° C⁽⁶⁾, 另有注明除外。典型值测试条件为 T_J = +25° C。

参数	符号	测试条件	最小值	典型值	最大值	单位
供电电流 (关断)	I _{IN}	Ven = 0V			8	μА
供电电流 (静态)	Iq	V _{FB} = 1V		0.58	0.8	mA
上管开关管内阻	HS _{RDS-ON}	$V_{BST-SW} = 5V$		80	155	$\mathbf{m}\Omega$
下管开关管内阻	LS _{RDS-ON}	Vcc = 5V		50	105	$\mathbf{m}\Omega$
电感直流电阻	LDCR			75		mΩ
开关管漏电流	SWLKG	$V_{EN} = 0V$, $V_{SW} = 24V$			1	μА
上管峰值电流限	IPEAK_LIMIT	20% 占空比	3	4.3		Α
下管谷值电流限	IVALLEY_LIMIT	Vout 短接至 GND		1.5		Α
振荡器频率	fsw	$V_{FB} = 700 \text{mV}$	800	1150	1500	kHz
最大占空比	D _{MAX}	V _{FB} = 700mV	89	92		%
最小导通时间(7)	τ _{ON_MIN}			50		ns
反馈电压	V_{FB}	T _J = 25° C	798	810	822	mV
火 灰	VFB	T」= -40° C 至 +125° C	790		830	mV
反馈电流	I _{FB}	V _{FB} = 850mV		10	100	nA
EN上升阈值	VEN_RISING		1.1	1.45	1.8	V
EN下降阈值	VEN_FALLING		0.95	1.3	1.65	V
EN 输入电流	IEN	VEN = 2V		4	7	μА
EN 关断延迟 ⁽⁷⁾	EN _{Td-off}			3		μ S
同步频率范围	fsync		800		2000	kHz
输入欠压锁定保护阈值-上升	INUV∨th		3.75	4.05	4.35	V
输入欠压锁定保护阈值-迟滞	INUV _{HYS}			400		mV
PG 上升阈值	PG∨th-Hi		84%	87.5%	91%	V_{FB}
PG 下降阈值	PG _{Vth-Lo}		79%	82.5%	86%	V_{FB}
PG 上升延迟	PG _{Td_Rising}		30	90	160	μ S
PG 下降延迟	PG _{Td_Falling}		25	55	95	μS
PG 灌电流能力	V_{PG}	灌电流 4mA			0.4	V
PG 漏电流	I _{PG-LEAK}				100	nA
VCC调节器	Vcc		4.6	4.9	5.2	V
VCC负载率		$I_{CC} = 5mA$		1.5	4	%
软启动时间	t _{SS}	V _{OUT} 从 10% 至 90%	0.5	1.45	2.5	ms
过温保护(7)				165		° C
过温保护迟滞(7)				20		° C

注:

⁶⁾ 未经生产批量检验,由全温相关性保证。


⁷⁾ 数据由实验特性推断得出。未经生产验证。



典型性能特性

典型性能特性波形图基于评估板测试结果。


测试条件为 VIN = 24V, VOUT = 3.3V, TA = 25° C, 另有注明除外。





典型性能特性波形图基于评估板测试结果。

测试条件为 VIN = 24V, VOUT = 3.3V, TA = 25° C, 另有注明除外。







典型性能特性波形图基于评估板测试结果。

测试条件为 VIN = 24V, VOUT = 3.3V, TA = 25° C, 另有注明除外。


Disabled Supply Current vs. Input Voltage



Case Temperature Rise vs. Output Current




Case Temperature Rise vs. Output Current



CASE TEMPERATURE RISE (°C)


Maximum V_{IN} vs. Output Volatge





典型性能特性波形图基于评估板测试结果。

测试条件为 VIN = 24V, VOUT = 3.3V, TA = 25° C, 另有注明除外。



400ms/div.

2A/div.

2ms/div.

5A/div.


10ms/div.


1A/div.



典型性能特性波形图基于评估板测试结果。

测试条件为 VIN = 24V, VOUT = 3.3V, TA = 25° C, 另有注明除外。







引脚功能

封装 引脚#	名称	描述
1	FB	反馈引脚。 将 FB 连接至输出和 AGND 之间的外部电阻分压器处可设置输出电压。当 FB 电压低于 400mV 时,频率折叠比较器可以降低振荡器频率以防止短路故障时限流失控。电阻分压器尽可能靠近FB引脚。FB走线上不得有过孔。
2	VCC	内部 5V LDO 输出引脚。模块内部集成了一个LDO输出电容,因此无需外接电容。
3	AGND	模拟地。 AGND为逻辑电路的参考地。AGND在内部连接至PGND。
4, 5, 6	SW	开关输出引脚。SW 引脚上无需连接,但建议在引脚4,5和6上大量铺铜以提高散热能力。
7, 8, 9	OUT	电源输出引脚。 连接负载至OUT。需要一个输出电容。
10, 14, 18, 19,	NC	内部无连接。不得连接。NC必须保持浮空。
11	BST	自举引脚。 内部集成了一个自举电容,所以无需外接电容。
12, 13	PGND	功率地 PGND作为功率设备的参考地。PCB布局需格外小心(请见第16页中的"推荐PCB布局指南")。为达到最佳效果,PGND需采用打有过孔的铺铜方式连接。
15	IN	供电电压输入引脚。IN引脚为内部MOSFET和调节器供电。MPM3510A的输入电压范围为 +4.5V 至 +36V。IN引脚需要低等效电阻和电感的电容来去除耦合。输入电容应非常靠近IN,并使用宽PCB走线和多个过孔连接。
16	EN/SYNC	使能/同步引脚。EN为高电平时,可使模块工作。EN浮空或接到地可使变换器停止工作。在EN中使用一个外部时钟,可用来更改开关频率。
17	PG	电源正常(PG)指示。 PG为一个开漏结构。



功能框图




图 1: 功能框图



工作原理

MPM3510A 是一款内置功率 MOSFET、电感和 2 个电容的高频同步整流降压开关变换器。它提供了非常紧凑的解决方案,在 4.5V 至 36V 的宽输入范围内可实现 1.2A 的连续输出电流,具有极好的负载和线性调整率。

MPM3510A 工作在固定频率,通过峰值电流控制模式来调节输出电压。通过一个内部时钟发起PWM 周期。上管功率管 MOSFET(HS-FET)保持导通直至其电流达到通过 COMP 电压(VCOMP)设定的值。当功率开关关断时,HS-FET 保持关闭直至下一个时钟周期开始。如果在一个 PWM 周期的 92%内,HS-FET 中的电流都没有达到 COMP 设定的值,则 HS-FET 强制关断。

内部调节器

大部分内部电路由 5V 内部稳压器供电。该稳压器由 V_{IN} 输入供电,并在全 V_{IN} 范围内工作。当 V_{IN} 大于 5V 时,稳压器的输出处于完整调制状态。当 V_{IN} 低于 5V 时,输出随之降低。模块集成了一个内部去耦电容,因此无需外接 VCC 输出电容。

AAM 工作模式

MPM3510A轻载时采用高级异步调制节电模式(见图2)。AAM电压(V_{AAM})值为内部固定值。AAM切至PWM的转换节点由内部250mV AAM电压设置。重载时,V_{COMP} 高于 V_{AAM}。当时钟置高时,HS-FET保持导通直至其V_{ILsense}达到COMP电压设定值。每当V_{COMP}高于V_{AAM}时,内部时钟都会重启一次。

轻载时,V_{COMP} 置低。当 V_{COMP} 小于 V_{AAM} 并且 V_{FB} 小于 V_{REF} 时,V_{COMP} 值会逐渐增大直至超过 V_{AAM}。 在此期间, 内部时钟被阻断。这样 MPM3510A 在脉冲频率调制(PFM)模式下也可以进入跳频工作模式,从而实现轻载节电。




图 2: 简化的 AAM 控制逻辑

误差放大器(EA)

误差放大器将 FB 电压与内部 0.81V 参考电压 (V_{REF})进行比较,并输出与两者差值成正比的电流。该输出电流随后将对内部补偿网络进行充电或者放电以形成 COMP 电压,用于控制功率 MOSFET 电流。优化后的内部补偿网络可以最大限度地减少外部元器件的使用数量,大大简化了控制环路的设计。

欠压锁定(UVLO)

欠压锁定保护(UVLO)可以使芯片在供电电压不足的情况下停止工作。MPM3510A欠压锁定保护(UVLO)比较器可以监控内部 LDO(VCC)的输出电压。欠压锁定保护(UVLO)的上升典型阈值为4.05V,而其下降典型阈值为3.65V。

使能/同步


EN 是启动和关断芯片的控制引脚。驱动 EN 至高电平使芯片导通,驱动 EN 至低电平使芯片关断。EN 与 GND 之间的内部 $1M\Omega$ 电阻允许 EN 浮空来关断芯片。

内部使用一个 6.5V 的串联稳压二极管(见图3) 来保护 EN 电路。通过上拉电阻将EN输入连接 至V_{IN},将EN输入电流限制在100μA以内。

例如, V_{in} 为 12V,则 $R_{PULLUP} \ge (12V - 6.5V)$ ÷ 100 μ A = 55 $k\Omega$ 。

无需上拉电阻即可直接将 EN 连接至电压源极, 需将电压源幅度限制在≤6V,以防止损坏齐纳二 极管。





连接一个频率范围为800kHz至2MHz的外部时钟,用来同步内外部时钟的上升沿。外部时钟信号的脉冲宽度应小于700ns。

内部软启动(SS)

软启动是为了防止启动时变换器输出电压过冲。 当芯片启动时,软启动电压(SS)从 0V 缓慢上 升至 5V。当SS低于V_{REF}时,此时误差放大器使 用SS作为参考值。当SS超过V_{REF}时,误差放大 器使用V_{REF}作为参考值。内部设置的软启动 (SS)时间为1.3ms。

过流保护(OCP)打嗝保护功能

MPM3510A 具有逐周期峰值限流保护和谷值电流检测保护功能。在 HS-FET 导通的状态下监测电感电流。一旦电感电流超过 COMP 高钳位电压设定的限流值时,HS-FET 立即关断。然后下管 MOSFET(LS-FET)导通放电,电感电流值降低。即使内部 CLK 脉冲置高,HS-FET 仍保持关断直至电感谷值电流低于固定电流阈值(谷值限流值)。如果当内部 CLK 脉冲置高时,电感电流没有降至谷值限流值以下,则 HS-FET 将错过 CLK,并且开关频率会降至正常值的一半。在过载或短路情况下,峰值和谷值限制功能均有助于防止电感电流跑飞。

如果输出电压降至低于欠压(UV)阈值(参考值的 50%)时,MPM3510A进入打嗝保护模式或定期重启芯片(同时触发峰值限流功能)。

这种保护模式在输出短路到地时格外有用,大大降低了平均短路电流,减轻了热问题,并保护了调节器。一旦过流情况排除,MPM3510A 便退出打嗝保护模式。

过温关断保护(TSD)

过温保护可以使芯片在过高温度下停止工作。当芯片结温超过 165°C时,芯片停止工作。当温度降至低于阈值(145°C典型值)时,电源恢复工作。

自举驱动电路

悬浮功率 MOSFET 驱动由内部自举电容供电。内部专用调节器(见图 4)充电并调节自举电容电压至 5V。当 BST 和 SW 节点之间的电压低于其调节值时,连接在 V_{IN} 和 BST 之间的 PMOS晶体管导通。充电电流路径从 V_{IN} 至 BST 再至 SW。外部电路应提供足够的电压净空,以便于充电。只要 V_{IN} 足够高于 SW,自举电容器就可以充电。当 HS-FET 导通时(V_{IN}≈V_{SW}),自举电容器无法充电。当功率 LS-FET 导通时,V_{IN} - V_{SW} 达到快充最大值。当电感器中没有电流时(V_{SW}=V_{OUT}),V_{IN} 和 V_{OUT} 之间的差值可以用来给自举电容器充电。此驱动电路自带欠压锁定功能(UVLO)。UVLO 上升阈值约为 2.2V,迟滞约为 150mV。




图 4: 内部自举充电电路



启动和关断

如果 V_{IN} 超过阈值,则芯片启动。参考电压模块首先启动,产生稳定的参考电压和电流,然后启用内部 LDO。LDO 为其余电路提供稳定的电源。

三种情况会使芯片关断: V_{IN} 置低、EN 置低以及过温关断保护时。在关断过程中,首先阻断信号环路以避免误触发。然后下拉 COMP 电压和内部电源。浮空驱动不受此关断命令的影响。



应用信息

设置输出电压

输出电压由外部电阻分压器设置(请见首页中的"典型应用")。反馈电阻器(R1)还可以通过内部补偿电容设置反馈环路带宽(请见首页中的"典型应用")。当 $V_{OUT} \ge 1V$ 时,R1 选在75k Ω 左右。然后根据公式(1)计算出 R2:

$$R2 = \frac{R1}{\frac{V_{\text{out}}}{0.81V} - 1}$$

$$R2 = \frac{C3}{R1}$$

$$R2 = \frac{R1}{\frac{V_{\text{out}}}{0.81V}} - 1$$

$$R3 = \frac{C3}{R1}$$

$$R4 = \frac{C3}{R1}$$

图 5: 反馈网络

反馈网络和常见输出电压推荐电阻值请见表 1 和 图 5。

表 1: 用于常见输出电压的电阻器选择。

V _{OUT} (V)	R1 (kΩ)	R2 (kΩ)	C3(pF)
1.0	75	300	33
1.2	75	150	33
1.5	75	91	22
1.8	75	62	22
2.5	75	36	22
3.3	75	24	22
5	75	14.3	22

选择输入电容

由于降压变换器的输入电流为不连续电流,因此需要一个输入电容,在保持直流输入电压的同时,还能为变换器提供交流电流。使用低 ESR 电容可获得最佳性能。最好是使用带 X5R 或 X7R 电介质的陶瓷电容器,因为其有低的 ESR 和小温度系数。对于大多数应用而言,使用 4.7µF 的电容即可。

由于C1吸收输入开关电流,因此需要足够的纹波电流额定值。流经输入电容器的RMS电流可根据公式(2)和(3)计算得出:

$$I_{C1} = I_{LOAD} \times \sqrt{\frac{V_{OUT}}{V_{IN}}} \times \left(1 - \frac{V_{OUT}}{V_{IN}}\right)$$
 (2)

最差的情况是 $V_{IN} = 2V_{OUT}$,如公式(5)所示:

$$I_{C1} = \frac{I_{LOAD}}{2} \tag{3}$$

请选择 RMS 电流额定值大于最大负载电流一半的输入电容。

输入电容器可采用电解、钽或陶瓷电容。当采用电解或钽电容器时,尽量靠近IC放置一颗品质优良的小陶瓷电容器(例如0.1μF)。当采用陶瓷电容器时,确保其具有足够的电容以提供足够的电荷,以防止在输入端产生过多的电压纹波。由电容引起的输入电压纹波可以根据以下公式(4)估算出:

$$\Delta V_{IN} = \frac{I_{LOAD}}{f_{S} \times C1} \times \frac{V_{OUT}}{V_{IN}} \times \left(1 - \frac{V_{OUT}}{V_{IN}}\right)$$
(4)

选择输出电容

需要一个输出电容器(C2)来维持 DC 输出电压。建议采用陶瓷、钽或低 ESR 电解电容器。为达到最佳效果,建议使用低ESR电容以保持低输出电压纹波。输出电压纹波可以根据以下公式(5)来估算:

$$\Delta V_{\text{OUT}} = \frac{V_{\text{OUT}}}{f_{\text{S}} \times L_{\text{I}}} \times \left(1 - \frac{V_{\text{OUT}}}{V_{\text{IN}}}\right) \times \left(R_{\text{ESR}} + \frac{1}{8 \times f_{\text{S}} \times C2}\right)$$
(5)

其中L₁为电感值,R_{ESR}为输出电容的等效串联电阻(ESR)值。

如果是陶瓷电容器,开关频率的阻抗主要由电容来控制,输出电压纹波主要由电容引起。为



简化计算,可以通过以下公式(6)估算出输出 电压纹波:

$$\Delta V_{OUT} = \frac{V_{OUT}}{8 \times f_s^2 \times L_1 \times C2} \times \left(1 - \frac{V_{OUT}}{V_{IN}}\right)$$
 (6)

如果是钽或电解电容器, ESR主导开关频率的阻抗。可以通过以下公式(7)估算出输出电压纹波:

$$\Delta V_{\text{out}} = \frac{V_{\text{out}}}{f_{\text{s}} \times L_{\text{1}}} \times \left(1 - \frac{V_{\text{out}}}{V_{\text{in}}}\right) \times R_{\text{esr}} \tag{7}$$

输出电容器的特性也会影响调节系统的稳定性。 MPM3510A 可根据宽范围的电容和 ESR 值进行 优化。

外部自举二极管

以下情况时,外部自举二极管可以提高调节器的效率:

● Vout 为 5V 或 3.3V;

$$\frac{V_{OUT}}{V}$$

● 占空比较高: D= V_N >65% 这些情况下,请在 VCC 和 BST 之间接一个外部 BST (见图 6) 。




图 **6**: 用于提高效率的可选自举二极管 建议外部 BST 二极管选用 IN4148。

PCB 布局指南(8)


高效的 PCB 布局对于 IC 工作的稳定性至关重要,尤其是输入电容的布置。为获得最佳效果,请参考图 7 并遵循以下指南:

1. 使用大的接地面直接接地(GND)。在靠近 GND 引脚处,通过过孔连接底层地平面。

- 2. 确保 GND 和 IN 的高电流走线短而直且宽。
- 3. 确保陶瓷输入电容靠近 IN 和 PGND 引脚放置。输入电容与 IN 之间的连接尽量保持短而宽。
- 4. 将外部反馈电阻紧挨着 FB 放置。
- 5. 反馈网络远离开关节点。

NOTE:注:

8) 推荐的布局基于图 8 和第 18 页中的"典型应用电路"。



顶层




图 7: 推荐 PCB 布局



设计实例

以下表2为符合以上应用指南规格的设计实例。

表 2: 设计实例

V _{IN}	24V
V _{OUT}	3.3V
lo	1.2A

具体应用原理图请见图8。典型性能特性和电路 波形图请见"典型性能特性"章节。更多设备应 用,请参考相关评估板规格书。



典型应用电路




图 7: Vout = 5V, Iout = 1.2A




图 8: V_{OUT} = 3.3V, I_{OUT} = 1.2A






图 9: V_{OUT} = 2.5V, I_{OUT} = 1.2A




图 10: V_{OUT} = 1.8V, I_{OUT} = 1.2A






图 11: V_{OUT} = 1.5V, I_{OUT} = 1.2A




图 12: V_{OUT} = 1.2V, I_{OUT} = 1.2A








图 13: V_{OUT} = 1V, I_{OUT} = 1.2A

封装信息

QFN-19 (3mm x 5mm x 1.6mm)






TOP VIEW

0.20 REF 1.55

SIDE VIEW



RECOMMENDED LAND PATTERN

NOTE:

- 1) ALL DIMENSIONS ARE IN MILLIMETERS.
- 2) SHADED AREA IS THE KEEP-OUT ZONE. ANY PCB METAL TRACE AND VIA ARE NOT ALLOWED TO CONNECT TO THIS AREA ELECTRICALLY OR MECHANICALLY.
- 3) LEAD COPLANARITY SHALL BE 0.10 MILLIMETERS MAX.
- 4) JEDEC REFERENCE IS MO-220.
- 5) DRAWING IS NOT TO SCALE.

注:本文中信息如有变更,不另通知。用户应确保其对 MPS 产品的具体应用不侵犯他人知识产权。MPS 不对此类应用承担任何法律责任。