## 一、 填空题

1、目前国际上较大的 PLD 器件制造公司有 <u>Altera</u> 和 Xilinx 公司。
2、当前最流行并成为 IEEE 标准的硬件描述语言包括VHDL和_Verilog HDL。
3、高密度可编程逻辑器件 HDPLD 包括 <u>EPLD</u> 、 <u>CPLD</u> 和 <u>FPGA</u> 。
4、PLD 从集成密度上可分为LDPLD和 HDPLD 两类,其中 HDPLD 包括EPLD_
、CPLD和FPGA三种。
5、EDA 设计流程包括 <u>设计准备</u> 、 <u>设计输入</u> 、 <u>设计处理</u> 和 <u>器件编</u>
程四个步骤。
6、图形文件的扩展名是bdf; QuartusII 所建工程 的扩展名是qpf_; 自建元件图形符号
文件的扩展名bsf; Verilog HDL 所编程序的扩展名为v。
7、图形文件的扩展名是 <u>.bdf</u> ;矢量波形文件的扩展名是 <u>vwf</u> ;自建元件图形符号
文件的扩展名bsf。
8、可编程逻辑器件的优化过程主要是对 速度和资源的处理过程即 _ <u>时间</u> _优化和
<u>面积</u> 优化。
9、EDA 设计输入主要包括图形输入、 文本输入和 波形输入。
10、设计处理的最后一步是产生可供器件编程使用的数据文件,对 CPLD 来说是产生 <u>熔</u>
丝图文件即 JEDEC 文件_,对于 FPGA 来说是产生 _ 位流数据文件 Bitstream。
11、EDA设计输入主要包括图形输入、 <u>文本输入</u> 和波形输入。
12、设计优化主要包括 <u>面积优化</u> 和 <u>速度优化</u> 。
13、Verilog HDL 语言的扩展名为 <u>.v</u> 。 14、EDA的中文名称是 <u>电子设计自动化</u> 。
14、 LDA的
能;时序仿真又称 <u>后仿真</u> 、电路级仿真,用于验证系统的时序特性、系统性
16、一般把 EDA 技术的发展分为CAD 、 CAE 和EDA 三个阶段。
17、阻塞型赋值符号为=,非阻塞型赋值符号为<=。
18、用 assign 描述的语句我们一般称之为 <u>  组合逻辑</u> ,并且它们是属于 <u>并行语句</u> ,
即与语句的书写次序无关;而用 always 描述的语句我们一般称之为组合逻辑或 <u>时序逻</u>
<u>辑</u> ,并且它们是属于串行语句,即与语句的书写次序有关。
19、a=4?b1001<<2= <u>4?b0100</u> ; b=4?b1001>>2= <u>4?b0010</u> ; {a,b}= <u>8?b01000010</u> 。
20、`timescale 1us/100ns 中,1us为时间基准单位,100ns为模拟时间精度。
21、标准逻辑位数据类型常用的数值有 <u>1?</u> 、0?_、z? 等。
22、在 Verilog HDL 中的常数包括 数字 _、 未知 x和高阻 z三种。
二、选择题
1、在 EDA 中, ISP 的中文含义是B。
A、网络供应商 B、在系统可编程

2、基于 HDL 语言的设计称之为B的设计。         A、自底向上 B、自顶向下 C、积木式 D、定层         3、基于下面技术的 PLD 器件中允许编程次数最多的是C CRAM
3、基于下面技术的 PLD 器件中允许编程次数最多的是C。
A FLACIL D. FEDOM C. CDAM D. DDOM
A、FLASH B、EEROM C、SRAM D、PROM
4、大规模可编程器件主要有 CPLD 和 FPGA 两类,其中 CPLD 通过A实现其逻辑功能
A、可编程乘积项逻辑 B、查找表 (LUT) C、输入缓冲 D、输出缓冲
5、大规模可编程器件主要有 FPGA、CPLD 两类,下列对 FPGA 结构与工作原理的描述中,
正确的是C。
A、FPGA 全称为复杂可编程逻辑器件
B、FPGA 是基于乘积项结构的可编程逻辑器件
C、基于 SRAM 的 FPGA 器件,在每次上电后必须进行一次配置
D、CPLD 是现场可编程逻辑器件
6、以下器件中不属于 Altera 公司生产的是D。
A、ispLSI 系列器件 B、XC9500 系列器件
C、MAX 系列器件 D、Virtex 系列器件
7、基于 PLD 芯片的设计称之为A的设计。
A、自底向上 B、自顶向下 C、积木式 D、定层
8、大规模可编程器件主要有  FPGA、CPLD 两类,下列对 FPGA 结构与工作原理的描述  中,
正确的是C。
A、FPGA 全称为复杂可编程逻辑器件;
B、FPGA 是基于乘积项结构的可编程逻辑器件;
C、基于 SRAM 的 FPGA 器件,在每次上电后必须进行一次配置;
D、在 Altera 公司生产的器件中, MAX7000 系列属 FPGA 结构。
9、在 EDA 中, ISP 的中文含义是 <u>B</u> 。
A、网络供应商 B、在系统可编程 C、集成可编程芯片 D、使用编程器烧写 PLD 芯片
10、Altera Cyclone II 系列的芯片 EP2C8Q208C8N 是属于C 。
A ROM B CPLD
C、FPGA D、GAL
11、下列B流程是正确的基于
A、原理图 /HDL 文本输入→适配→综合→功能仿真→编程下载→硬件测试
B、原理图 /HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试 C、原理图 /HDL 文本输入→功能仿真→综合→编程下裁→活配→硬件测试
C、原理图 /HDL 文本输入→功能仿真→综合→编程下载→适配→硬件测试 D、原理图 /HDL 文本输入→功能仿真→适配→编程下载→综合→硬件测试
12、子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速
度(即速度优化);指出下列A是速度优化。

A、流水线设计	B、资源共享	C、逻辑优化	D、串行化
13、下面在对原理图辖	<sub>俞</sub> 入设计方法进行数字	系统设计的描述中,	C是不正确的。
A、原理图输入设计方	ī法直观便捷,但不适	合完成较大规模的电路系统	设计;
B、原理图输入设计方	法一般是一种自底向	上的设计方法;	
C、原理图输入设计方	法无法对电路进行功	能描述;	
D、原理图输入设计方	方法也可进行层次化设	计。	
14、在 C 语言的基础	上演化而来的硬件描	述语言是 B。	
A、VHDL	B、Verilog HDL	C、AHD	D、CUPL
15、EDA 的中文含义	<b>〈是</b> A。		
A、电子设计自动化	B、计算	算机辅助计算	
C、计算机辅助教学	D、计算	<b>算机辅助制造</b>	
16、执行 Quartus II	的	,可以检查设计电路错误。	
A、Create Default S	ymbol B、Con	npiler 编译	
C、Simulator 时序	序仿真 D、Tir	ning Analyzer 时序分析	T
17、下列 EDA 软件	中,B不具	具有逻辑综合功能。	
A、Max+Plus E	3、ModelSim C	、Quartus II D、Syn	plify
18、在 EDA 工具中	能完成在目标系统器件	‡上布局布线软件称为	
A、仿真器	B、综合器	C、适配器	D、下载器
	中,B不具		116
		Quartus II D、Synp	шту
	b=3b'001; "那么 {a,l		D 01 10004
		C、5b'01001	D、3b'0001
•		_表示时钟信号的上升沿。	D - II 010
		C、clk?event	D、CIK=?I?
· ·	序中,以下标识符正码		D 11 0
	B、if		D 、 adder8
	B是不1		Б
		C、 Not_Ack_0	D、signall
		X,Y} 的值是 <u>A</u> 。	D 01001011
		C、11011010	D、01001011
•		表示时钟信号的下降沿。	
		C、clk?event	
_		用 <u>D</u> 关键字声明:	
A 、output	B inout	C、in	D 、input

A , 8 B , 16 C , 32 D , 64				
28、Verilog HDL 程序的每个模块的内容都是嵌在C两语句之间。				
A、start 和 endmodule B、 module 和 end				
C、module 和 endmodule D、 start 和 endstart				
29、不符合 1987VHDL 标准的标识符是C。				
A 、 a_1_in				
30、一种 " a=5d'5;b=3d'3;" 那么 {a,b}= <u>A</u> 。				
A 、8b'00101011 B 、5d'43 C 、5b'10111 D 、8d'40				
31、在 Verilog HDL 中,下列语句D不是分支语句。				
A , if-else B , case C , casez D , repeat				
32、P、Q、R 都是 4bit 的输入矢量,下面哪一种表达形式是正确的				
A 、input P[3:0],Q,R;				
B、input P,Q,R[3:0];				
C、input P[3:0],Q[3:0],R[3:0];				
D 、input [3:0] P,Q,R;				
33、一种" a=1b'1;b=3b'001;"那么 {a,b}= <u>C</u> 。 A、4b'0011 B、3b'001 C、4b'1001 D、3b'101				
34、下列语句中不属于并行语句的是 D。				
A、过程语句 B、assign 语句				
C、元件例化语句 D、case语句				
35、下面 A 是可以用 Verilog HDL 语言描述,而不能用 VHDL 语言进行描述的级别。				
A、开关级 B、门电路级 C、体系结构级 D、寄存器传输级				
36、不完整的 IF 语句,其综合结果可实现A。         A、时序逻辑电路B、组合逻辑电路				
C、双向电路 D、组合逻辑电路 C、双向电路 D、三态控制电路				
37、设变量 X=3 ?B010,Y=5 ?h1B,则{X,Y} 的值是A_。				
A、01011011 B、01010110 C、11011010 D、01001011				
三、名词解释				
1、EDA 技术				
电子设计自动化,是指计算机技术应用于电子设计过程中而形成的一门新技术。				
2、综合				
综合是指将 Verilog HDL 描述的代码转换成实际的电路结构。				
3、 仿真				
仿真是指利用仿真工具,在 PC 上对 Verilog HDL 代码所描述的电路功能进行验证。				

在逻辑电路的设计中使得设计所占用的逻辑资源最少。

4、 面积优化

## 5、 复杂可编程逻辑器件

是从 PAL 和 GAL 器件发展出来的器件,相对而言规模大,结构复杂,属于大规模集成电路范围。

6、 自顶向下

也就是从整个系统设计的顶层开始,在下一层将系统划分为若干个子模块,然后再将每一个子模块又向下一层划分为若干的子模块。

7、ASIC

ASIC: 专用集成电路。

8、CPLD

CPLD: 复杂可编程逻辑器件。

9、FPGA

FPGA: 现场可编程逻辑器件。

10、 IP

IP:知识产权核。

11、 SOPC

SOPC:可编程片上系统。

12、 测试模块

是通过对设计部分施加激励,然后检查其输出正确与否来完成其验证功能的。

13、 阻塞赋值

对"="作为赋值符,阻塞语言按顺序执行,在下一条语言执行之前,上一条赋值语言必须执行完毕。

14、 模块

模块是 Verilog HDL 设计中的一个基本组成单元。一个设计是由一个或者多个模块组成。

15、 非阻塞赋值

用"<="作为赋值符,非阻塞赋值语句不会阻塞同一个块语句中的其它语句的执行。

16、 行为描述

使用结构化过程语句对时序行为进行描述。

17、 结构描述

描述设计电路使用的元件及这些元件之间的连接关系。

18、 任务

任务是定义一个可重复调用的模块、任务是一个独立的过程赋值语句。

## 四、简答、程序分析

- 1、 什么是功能仿真? 什么是时序仿真?
- (1) 功能仿真是直接对 HDL、原理图描述或其他描述形式的逻辑功能进行测试模拟。仿真 过程不涉及任何具体器件的硬件特性。 用于验证系统的功能。 (2) 时序仿真就是接近真实器 件运行特性的仿真, 仿真文件已包含了经过逻辑门和布线产生的延迟。 用于验证系统的时序

特性、系统性能。

- 2、传统设计方法和 EDA 设计方法的主要的不同点?
- (1)设计方法不同。传统是自下而上的方法, EDA 是自上而下的设计方法。
- (2) 传统设计基于电路板; EDA 技术是基于芯片的设计方法。
- (3) 描述方式不同。传统采用电路图为主, EDA 以硬件描述语言为主。
- (4) 设计手段不同。传统以手工设计为主, EDA 设计为自动设计。
- 3、试简要说明 EDA 软件的 FPGA/CPLD 设计流程?
- (1) 设计输入。将电路系统以一定的表达方式输入计算机。
- (2) 综合。将电路的高级语言转换成低级的,可与 FPGA/CPLD 的基本结构相映射的网表文件或程序。
- (3) 适配。将由综合器产生的网表文件配置于指定的目标器件中,使之产生最终的下载文件。
  - (4) 仿真。根据算法和仿真库对设计进行模拟,以验证设计是否正确。
- (5)下载。将适配后生成的下载或配置文件,通过编程器或编程电缆向FPGA/CPLD下载,以便进行硬件调试和验证。
- 4、采用可编程逻辑器件进行电路和系统设计有什么好处?
- (1) 便于修改和调试;
- (2) 缩短开发周期,降低开发成本;
- (3) 简化系统构成,缩小系统体积;
- (4) 降低系统功耗,提高系统可靠性等。
- 5、试简要说明 ISP 的技术特点?
- (1) 全面实现了硬件设计与修改的软件化;
- (2)简化了设计与调试过程;
- (3) 容易实现系统硬件的现场升级;
- (4) 有利于降低系统成本,提高系统可靠性;
- (5) 器件制造工艺先进,工作速度快,功耗低,集成度高,使用寿命长。
- 6、简述用 EDA 技术设计电路的设计流程?
- (1)设计准备。准备工作,如方案论证、系统设计、器件选择等。
- (2) 设计输入。将电路系统以一定的表达方式输入计算机。
- (3) 设计处理。综合,优化,适配,产生编程文件。
- (4) 设计校验。包括功能仿真和时序仿真。
- (5) 器件编程。对器件植入编程数据文件。
- (6) 器件测试和设计验证。测试器件是否达到预定功能。
- 7、always 语句和 initial 语句的关键区别是什么?能否相互嵌套? always 语句是循环语句, initial 只执行一次。它们不能嵌套。
- 8、Reg 型和 wire 型信号有什么本质的区别? Reg 型信号的初始值一般是什么?

```
Reg 型信号用于进程语句中,并且其语句是顺序语句;而 wire 型信号则用于模块中,并且
其语句是并发语句。 Reg 型信号的初始值一般为左边值,即
                                           0。
9、写出下面程序中变量 x、y、cnt、m、q的类型。
assgin x=y;
always @(posegde clk)
begin
 cnt=m+1;
 q=~q;
end
x为 wire 型;
y为 reg或 wire 型;
cnt 为 reg 型;
m为 reg 或 wire 型;
q为 reg型;
10、画出下面程序段中 r 的仿真波形?
initial
#20 r=1 %0;
#10 r=1 2b1;
#15 r=1 %1;
#25 r=1 %1;
#5 r=1?b0;
end
          XXXXXXXX
```

## 11、画出下面程序段中 r 的仿真波形?

20

30

45

70

75

```
fork

#20 r=1 200;


#10 r=1 201;

#15 r=1 201;

#25 r=1 201;


#5 r=1 200;

join
```



```
12、根据下面的程序,画出产生的信号波形。
module signal_gen1(d_out);
```

```
output d_out;
reg d_out;
initial
begin
d_out=0;
#1 d_out=1;
#2 d_out=0;
#3 d_out=1;
#4 d_out=0;
end;
end module
```



```
module rlshift8(q,d,lod,clk,clr,s,dir,dil);
                      //模块端口定义,模块名为 rlshift8, 端口有 q,d,lod,clk,clr,s,dir,dil
 input [7:0] d;//声明输入端口 ,d 是 8 位向量
               lod,clk,clr,s,dir,dil;// 声明输入端口
 input
               q;//声明输出端口 ,q 是 8 位向量
 output [7:0]
               q;//声明 q 是 8 位 reg 型变量
 reg [7:0]
always @(posedge clk)
   begin
           q = 'b00000000;//如果复位信号 clr 为低电平,则复位
   if (~clr)
               q = d;//否则如果 lod=1,则 q=d
   else if (lod)
        else if (s) begin
               q = q >> 1;
                             //q 右移一位
               q[7] = dir;
                             //q[7]=dir
                              //实现右移操作
               end
   else begin
        q = q << 1; //q 左移一位
        q[0] = dil;
                     //q[0]=dil
                     //实现左移操作
       end
  end
endmodule
                      8位双向移位寄存器
本程序的逻辑功能是:
14、程序注释,对下面这一段程序加以注释,并说出其功能。
   module AAA
                 (a,b);
                                  //模块端口定义,模块名为 AAA ,端口有 a,b
   output a;
                                  //声明输出端口
   input [6:0] b;
                                   //声明输入端口,
                                                 b 是 7 位向量
                                   //声明 sum 是 3 位 reg 型变量
   reg[2:0] sum;
                                   //声明 i 是 integer 型变量
   integer i;
                                   //声明 a 是 reg 型变量
   reg a;
   always @ (b)
       begin
       sum = 0;
```

13、程序注释,对下面这一段程序加以注释,并说出其功能。

for(i = 0; i < = 6; i = i+1)

```
if(b[i])
                                          //如果有人投票,投票数加
                                                                    1
        sum = sum + 1;
        if(sum[2])
                                         //如果 sum>=4, 通过
                    a = 1;
                                         //否则不通过
        else
                   a = 0;
    end
    endmodule
                      ___7 人投票表决器 ____。
本程序的逻辑功能是:
15、下面实现的是一个计数器的功能,并用数码管显示。请把正确的程序写在试卷上。
module alpher(choice,data,clk)
inputs clk;
outputs choice, data; [6:0]
reg count; [3:0]
always @ (posedges clk or choice)
begin
  count = count + 1;
  case (count)
    4'b0000: data <= 8'b11111100;//(共阴的数字 0)
    4'b0001: data <= 8'b01100000;
    4'b0010: data <= 8'b11011010;
    4'b0011: data <= 8'b11110010;
    4'b0100: data <= 8'b01100110;
    4'b0101: data <= 8'b10110110;
    4'b0110: data <= 8'b10111110;
    4'b0111: data <= 8'b11100000;
    4'b1000: data <= 8'b111111110;
    4'b1001: data <= 8'b11110110;
    4'b1010: data <= 8'b11101110;
    4'b1011: data <= 8'b00111110;
    4'b1100: data <= 8'b10011100;
    4'b1101: data <= 8'b01111010;
    4'b1110: data <= 8'b10011110;
  endcase
    choice = 8'b1000000;//( 点亮第 1 位数码管 )
endmodule
正确程序为:
module alpher(choice,data,clk)
        clk;
input
output[7:0]
             choice,data;
reg[3:0]
          count;
always @ (posedge
                    clk or choice)
begin
```

```
count < = count + 1;
  case (count)
    4'b0000: data <= 8'b11111100;//(共阴的数字 0)
    4'b0001: data <= 8'b01100000;
    4'b0010: data <= 8'b11011010;
    4'b0011: data <= 8'b11110010;
    4'b0100: data <= 8'b01100110;
    4'b0101: data <= 8'b10110110;
    4'b0110: data <= 8'b10111110;
    4'b0111: data <= 8'b11100000;
    4'b1000: data <= 8'b111111110;
    4'b1001: data <= 8'b11110110;
    4'b1010: data <= 8'b11101110;
    4'b1011: data <= 8'b00111110;
    4'b1100: data <= 8'b10011100;
    4'b1101: data <= 8'b01111010;
    4'b1110: data <= 8'b10011110;
  endcase
    choice = 8'b10000000; //( 点亮第 1 位数码管 )
endmodule
                                                                     d,输出信号为 y,
16、采用 Verilog HDL 语言设计一个带使能的三一八译码器,输入信号为
使能信号 en 为高电平时真值表如下,
                                   en 为低电平时输出数据 8'b 1111 1111。
               使能信号 en 为高电平时真值表
d[2:0] 输入
                y[7:0] 输出
                                 d[2:0] 输入
                                                 y[7:0] 输出
3'b 000
                8'b 1111 1110
                                                  8'b 1110 1111
                                 3'b 100
3'b 001
                8'b 1111 1101
                                 3'b 101
                                                  8'b 1101 1111
                                  3'b 110
                                                  8'b 1011 1111
3'b 010
                8'b 1111 1011
3'b 011
                8'b 1111 0111
                                  3'b 111
                                                  8'b 0111 1111
用 Verilog HDL 描述的三一八译码器源程序如下:
module decoder(d,ena,y);
input[2:0]
           d;
input
             ena;
output[7:0]
            у;
reg[7:0] y;
always@(d,ena)
    begin
        if (ena==0) y = b111111111;
```

```
case (d)
            'b000: y= 'b11111110;
            'b001: y= 'b11111101;
            'b010: y= 'b11111011;
            'b011: y= 'b11110111;
            'b100: y= 'b11101111;
            'b101: y= 'b11011111;
            'b110: y= 'b10111111;
            'b111: y= 'b01111111;
            default : y= 'b11111111;
            endcase
    end
endmodule
                                              a[7..0] 和 b[7..0] 是两个数据输入端,
17、8 位二进制数据比较器电路的元件符号如图所示,
fa 是"大于"输出端,fb 是"小于"输出端,fe 是"等于"输出端,用 Verilog HDL 描述该 8 位二
进制数据比较器。
用 Verilog HDL 描述该 8 位二进制数据比较器源程序如下:
module comp8v(a,b,fa,fb,fe);
input[7:0]a,b;
           fa,fb,fe;
output
reg[7:0] fa,fb,fe;
always@(a,b)
  begin
    if (a > b) begin fa = 1; fb = 0; fe = 0; end
    else if (a < b) begin fa = 0; fb = 1; fe = 0; end
    else if (a == b) begin fa = 0; fb = 0; fe = 1; end
  end
endmodule
18、采用 Verilog HDL 语言设计一个带使能的三一八译码器,使能信号
                                                             en 为高电平时真值
表如下, en 为低电平时输出数据
                           8'b 1111 1111。
18 题和 16 题一样。
```

else