
### 北京航空航天大学

# 2011 ~ 2012 学年第二学期

## \_数字 EDA 期末考试试卷

(2012年5月23日)

班级:	; 学号:	; 姓名:	;成绩:
注意事项: 1、填空题与选择题直接在试题上作答 2、设计题在答题纸上作答			
正题:  一、填空题 (共 30分, 每道题 3分)  1. 写出表达式以实现对应电路的逻辑功能。  A assign F=(A&B) !(C&D) ^E			
2. 根据[ 信号为 1 C   ── B ───		4	,其中信号 A 为 5 比特宽度、其余 module tblock(A,BC)  output (A)A; input B;  input C;  //省略了功能描述 endmodule // 模块结束
3. IEEE 标准的硬件描述语言是 Venlog HDL和_ VHDL。			
4. 你所知道的可编程逻辑器件有(至少两种) : CPLD / FPGA。			
&8	某 4 比特位宽的变量 a 的值 a =	~a = 4'b	0010
6. Verilog 语言规定了逻辑电路中信号的 4 种状态,分别是 0, 1, X 和 Z。其中 0 表示低电平状态, 1 表示高电平状态, X 表示			



```
if (a&b) rega=c;
      y=rega;
   end
C always @(a)
   begain
      Case(a)
         2' b00: out=4
                     b0001;
                     b0010;
           b01: out=4
           b10: out=4
                     b0100;
      endcase
   end
   在高速系统设计中,下列哪种优化方案的目的不是为了提高系统的工作频率
                     、迟置信号后移
A、流水线
        B 、树型结构
                                 D 、资源共享
                                下列描述正确的是
   状态机的编码风格包括一段式、两段式和三段式,
A、一段式寄存器输出,易产生毛刺,不利于时序约束;
  二段式组合逻辑输出,一个产生毛刺,一个利于时序约束;20人,
C、三段式寄存器输出,不产生毛刺,有利于时序约束;
D、所有描述风格都是寄存器输出,易产生毛刺,有利于时序约束。
                             if ··· else □ case □
  fork ··· join B , assign/deassign
                                              repeat 和 forever
  在过程赋值语句中表达式左边的信号
B、过程块中的语句一定是可综合的;
  在过程块中,使用过程赋值语句给
                         wire 赋值不会产生错误;
  过程块中时序控制<u>的种类有简单延迟</u>
                         边沿敏感和电平敏感。
   关于函数的描述下列说法不正确
A、函数定义中不能包含任何时序控制语句;
B、函数至少有一个输入,包含任何输出或双向端口;
                                           module Decoder (out, in, Zn)
C、函数只返回一个数据,其缺省为
                        reg 类型;
                                           input (2:0) in;
D、函数不能调用任务,但任务可以调用函数。
      Verilog 语言与 C 语言的区别,《不正确的描述是
10.
                      C 语言只是串行计算;
A、Verilog 语言可实现并行计算,
B、Verilog 语言可以描述电路结构,
                        C 语言仅仅描述算法;
C、Verilog 语言源于 C语言,包括它的逻辑和延迟;
D、Verilog 语言可以编写测试向量进行仿真和测试。
                                           else case(in)
三、(10 分)试设计一个 3/8 译码器,规定模块定义为 module Decoder(Out;In()反th); Out
                                            3/8 译码器 Verilog HDL
         In 为译码器输入, En 为译码使能输入。要求:写出
为译码器输出,
                                               endrase
```

enmodule

```
设计程序并注释;
标准答案 1:
module decoder(Out,In,En); (2 分)
output [7:0] out;
input [2:0] in;
                //IO
                                     (3分)
input
                              定义
       en;
                                   b1<对nEn/*为高电平,
                                                       3/8 译码,
    assign out = (en==0)?0:1
                                      否则输出无效电平
                                                       */(5分)
endmodule
标准答案 2:
module decoder(Out,In,En); (2 分)
output [7:0] out;
input [2:0] in;
                               定义
                                      (3分)
input
                 //IO
      en;
reg [7:0] out;
always @ (In or En)
begin
    if(En == 0)
                          //若 En 为低电平,
                                             3输出无效电平
                                                              (2分)
                   b0;
      Out = 8
                 //
                            若 En 为高电平,
                                             3/8 译码
                                                          (3分)
    else
      case(in)
                              b0000001; //0
            b000: Out = 8
                              b0000010; //1
      3
            b001: Out = 8
            b010: Out = 8
                              b00000100; //2
      3
            b011: Out = 8
                              b00001000; //3
      3
            b100: Out = 8
                              b00010000; //4
      3
            b101: Out = 8
                              b00100000; //5
      3
      3
                              b01000000; //6
            b110: Out = 8
      3 ' b111: Out = 8 ' b10000000; //7
      endcase
end
四、(20 分)试使用 Verilog HDL 设计一个 10 进制计数器,规定模块定义为
                                                                                 module
count10(out,clr,clk), 其中 clk 为时钟输入,
                                                                         out 为计数器输
                                       clr 为。同步清零输入,低电平有效,
                                                            module count/o(out, clr, c/k);
出。要求
 (1)
       写出 10 进制计数器 Verilog HDL 设计程序并注释;
                                                            input clk;
 (2)
       写出 10 进制计数器 Verilog HDL 测试文件并注释;
标准答案
                                                           always @ (proedge etk)

if (Idr) out = 0;

else if (out = = 1) out = 0;


else out = 0 out = 1;

always @ out,


= 0 out = 1;
 (1)
module counter10(out,clr,clk);
input clr,clk;
                  //IO
                                端口定义
```

```
Gunt 10 1th
output out;
                                               c(out, Llr, clk);
                           计数
     [3:0]
             cnt;
                     //
reg
always @ (posedge clk)
if(!clr)
    cnt <= 1 ' b0;
                                          always #10 clk=-clk;
else if(cnt == 4
                   d9)
    cnt <= 1 ' b0;
else
    cnt \ll cnt + 1 ' b1;
                       'd9计数结果输出
assign out = (cnt == 4
endmodule
 (2)
module counter10_test;
reg clk,
          rst;
wire out;
                             赋初值
               //
initial
begin
    rst = 1
             b0;
    clk = 1
             b0;
#100
    rst = 1 ' b1;
end
always #10 clk = \simclk;
                       //
                               产生时钟信号
counter10 u0(.out(out),.clr(rst),.clk(clk)); //
                                      调用设计模型
endmodule
五、根据下列 Verilog 代码给出电路结构图,针对资源共享的思想分析电路的问题点并提出
改进方法,用 Verilog 语言描写并给出电路结构图。 (五题和六题任选一题)
源代码描述如下:
for (i=0,i<=3,i=i+1)
    begin
        if (enable[i] == 1)
            vsum = vsum+ offset[i];
        else
            vsum = vsum;
    end
```

#### 原代码对应的电路如下所示:



图中使用了 4个选择器以及 4个4位加法器。可将 4个加法器中的共用部分进行共享,即对 4个选择器的输出进行求和后再与之前的结果进行相加,其电路如下所示:



左图使用了 4个选择器和 4个加法器,包括 2个2位的加法器和 1个3位的加法器和 1个4位的加法器。电路对应代码如下:

```
for (i=0;i \le 3;i=i+1)

begin

if (enable[i] ==1)

offset_1= offset_1+ offset[i];

else


vsum = vsum;

end

vsum = vsum+offset_1;
```

评分标准: 画出原代码对应的电路,并分析出资源特点得 4分 画出优化后的电路,并分析出资源特点得 4分 写出了优化后的源代码得 2分。

六、(10 分)使用状态机设计一个" 11011"序列检测器,序列输入为 s\_in,检测结果输出为 p\_out,高电平表示发现指定序列,低电平表示没有发现指令序列。请对状态进行定义,并画出状态转移图。 (10 分)(五题和六题任选一题)



#### 状态定义:

IDLE: 3' b000 未检出有效比特 3 ' 检出有效比特 1 **A**: b001 检出有效比特 3 ' b010 В: 11 检出有效比特 C: b011 3 ' 110 检出有效比特 1101 b100 D:3 ' 检出有效比特 11011 E: 3 'b101

评分标准: 6个状态,每个状态转换正确得 1分,共6分

进行状态定义与编码,得 1分

定义了图例,及图中 sin/p\_out,得 1 分

输入 (即 s\_in)书写正确得 1分 输出 (即 p\_out)书写正确得 1分