

NTSC/PAL Encoder Design Modify Document

Ver 0.7

DM270

Department: VI ASIC

File name: DM270_venc_spec_07.doc

	Originator	Designer	Approval
Name	Yuzuru Tanabe		Shinri Inamori
Date	5/25/02		6/7/02
Signature			

HISTORY

Version	Date	Author	Notes
Ver 0.0	4/15/02	Yuzuru Tanabe	Initial Release for DM270
Ver 0.1	4/19/02	Yuzuru Tanabe	For a 4/19 review
Ver 0.2	4/22/02	Yuzuru Tanabe	After a review with Inamori-san & Kato-san.
Ver 0.3	4/24/02	Yuzuru Tanabe	Correction Add Signal for CASIO STBYB Add Function for Kodak Request
Ver 0.4	4/26/02	Yuzuru Tanabe	Add New Function External sync 27MHz RGB
Ver 0.5	4/30/02	Yuzuru Tanabe	Modify New Function Mask function as same as DSC25 Invert Data At Output select Add New Function Control YUV 16-bits Data selecte
Ver 0.6	5/24/02	Yuzuru Tanabe	Modify D-clock generator Add New register
Ver 0.7	5/25/02	Yuzuru Tanabe	Add New register for DCLK Neg Digital Out Data Connect to CCDC

CONTENTS

1. ABSTRACT.....	5
2. REFERENCES.....	5
3. GLOSSARY	5
4. FUNCTION.....	6
4.1 MODIFY / ADD FUNCTION SUMMARY	7
4.2 FUNCTION	7
4.3 OUTPUT SUMMARY	8
4.3.1 Digital Output pin vs. Mode.....	8
5. BLOCK DIAGRAM	9
5.1 DSC25 BLOCK DIAGRAM.....	9
5.2 DM270 MODIFY / NEW BLOCK DIAGRAM.....	10
6. EACH BLOCK DIAGRAM	11
6.1 GCP TABLE CONTROLLER.....	11
6.2 SELECT EXTERNAL SYNC / ODD_NENEN SIGNAL	12
6.3 VIDEO DATA FILTER GENERATOR.....	13
6.4 VENC31_FE25.VHD MODIFY	15
6.5 VENC31_OUTIF.VHD MODIFY	16
6.6 VENC25_REC601.VHD MODIFY	17
6.7 RGB 27MHz 対応について	20
6.8 LCD CONTROL SIGNAL SELECTOR	20
6.9 DCLOCK GENERATOR (VENC_DCLKCNT.VHD)	21
6.9.1 Block function	21
6.9.2 Block Diagram	21
6.10 DIGITAL DATA OUT CONTROL SIGNALS FOR CCDC (VENC_ARMIF.VHD)	22
6.10.1 Signal function.....	22
6.10.2 CCDC Block Diagram (参考).....	22
7. REGISTERS	23
7.1 ALL REGISTERS	23
7.2 REGISTERS (ADDITION FRO DSC25)	24
8. INTERFACE.....	25
9. TEST METHODOLOGY	26
10.REFERENCE (ABOUT THE CORRESPONDING PANELS).....	26
10.1 LCD PANEL.....	26
10.1.1 LCD panel Signal	27

TABLES

Table 1 : venc In/Out Summary	6
Table 2 : New Function Summary	7
Table 3 : GCP Summary	7
Table 4 : additional Output Summary	7
Table 5 : Output Summary	8
Table 6 : Digital Output Mode pin	8
Table 7 : YC Data [15:0] Table	18
Table 8 : s_eav_sav_v / f Table	18
Table 9 : r601_data Table	19
Table 10 : TFD Timing Controller Signal	20
Table 11 : dclk control signals forCCDC	22
Table 12 : All Registers for venc	23
Table 13 : Add control bits for DSC27	24
Table 14 : ENC Top-level I/O List	25
Table 15 : Epson LCD Summary	26
Table 16 : Casio LCD Summary	26
Table 17 : TFD Timing Controller Signal	27

FIGURES

Figure 1 : Block Diagram of DSC25 Encoder	6
Figure 2 : Block Diagram of DSC25 Encoder	9
Figure 3 : Block Diagram of DSC27 Encoder	10
Figure 4 : GCP Table Controller	11
Figure 5 : External sync / odd_neven function diagram	12
Figure 6 : External sync / odd_neven function diagram	12
Figure 7 : sync signal generator (venc_ssg.vhd) Function diagram	13
Figure 8 : Y-filter 1+1 function	14
Figure 9 : Y-filter 1+2+1 function normal	14
Figure 10 : Y-filter function diagram	14
Figure 11 : venc31_fe25 function diagram	15
Figure 12 : venc31_outif function diagram	16
Figure 13 : venc25_rec601 function diagram	17
Figure 14 : sctl[1:0] generate RTL	20
Figure 15 : dclk controller function diagram	21
Figure 16 : dclk controller function diagram	22
Figure 17 : Epson TFD Timing Controller Block Diagram	27

1. ABSTRACT

2. REFERENCES

NTSC/PAL Video Encoder With DIGITAL-RGB Output Specification ver 0.02

NTSC/PAL Video Encoder With DIGITAL-RGB Output Specification DSC25 ver 0.02

EPSON LCD TFD Timing Controller 2/3/26 ?

CASIO TFT Module With Digital Interface

(Driving Specifications) August 31, 2001 : pdf file (Dx1048STD.PDF)

(Conformity with NTSC Standard) June 5, 2001 : xls file (Dx1048驅動技資(PAL英文).xls)

(Driving Specifications) August 31, 2001 : xls file (Dx1048驅動技資(NT英文).xls)

(Conformity with PAL Standard) September 6, 2001 : xls file (Dx1048驅動技資(PAL英文).xls)

3. GLOSSARY

4. FUNCTION

This document explains the differentiations of the NTSC/PAL Video Encoder specification between DSC31 and DM270.

Vencとして下記がDSC25と大きく異なる。

- 外部Syncに同期して動作
DVCなどのSystemでは、外部のVideo Dataを取り込むため、その動作に同期する必要がある。
- Digital DataをCCDCを経由して出力
上記と同様に、DVCなどのSystemでは、できるだけ外部のSystemのClockに同期し、Digital Dataを出力する必要がある、CCDCがその機能をする。




Figure 1 : Block Diagram of DSC25 Encoder

Table 1 : venc In/Out Summary

Signal Type	Connect to	In / Out	Connect Block
Sync signal	OSD	Out	top ssg
External sync signal	External	In	Top ssg
Video Data In	OSD	In	Fil
Video Data Out Composite	External	Out (Analog)	Outif
Video Data Out Standard(DSC25) YUV 16-bits LCD (epson) LCD(casio)	CCDC	Out	Doutsel
Control	Busc	In/Out	armif

4.1 Modify / Add Function Summary

DSC25のEncoder blockに対し下記の内容を変更追加する。

Table 2 : New Function Summary

Item	Function	Type	Influenced Block	Req. Date	Comments
	DAC 1ch	Modify	top outif	4/4	No-change function
GCP	GCP Table	New	Gcp	4/10	
	drbg_mask function	Modify	Outif	4/19	No-modify 4/30
Ext Sync	External Sync/field Control	Modify	Ssg top	4/24	
Y-Filter	Y filter	New	Fil	4/24	Kodak request
27M RGB	27MHz RGB Resolution	Modify	rgbshufl	4/24	SctI0 input constant
Digital Output Type	Add Corresponded LCD panel	Debug New	Epsonlcd casiolcd	4/4	Debug DSC25's Add Casio LCD Blocke
	YUV 16-bits output	Modify	Rec601	4/30	Select Method Change
	Output Control	New	Doutsel	4/4	
	Invert out Data	New	Doutsel	4/30	Output Invert
DCLK	27MHz DCLK etc	Modify	Dclkcnt	5/02	
	DCLK Out select signals	Add	armif	5/24	
	ARM I/F	Modify	armif		

Note : Need to modify the Module Top level (venc_top) and CPU I/F (vencarmif)

4.2 Function

- 1ch DAC for Composite Only (DSC25 4ch DAC)
- Modify GCP Table
Need GCP table for Epson LCD panel Use 1K-bits Synthesizable RAM for GCP Table Data

Table 3 : GCP Summary

		Configuration
DSC25	4-Pattern	Random logic
DM270	CPU Write	RAM (Synthesizable RAM)

- Y-filter for 110k-pixel LCD panel (Kodak request)
On/Offを設定可能にする。
- 27MHz RGB Data for 110k-pixel LCD panel (Kodak request)
常に27MHzでRGBを出力する。
- 外部からのH / V-sync、Odd_even 信号に同期して動作するようにする。
但し、この機能はDSC23を参考に追加する。
- Add the Digital data Output for LCD panel

Table 4 : additional Output Summary

Mode	For What	Method	Comments
Standard	For Camcorder	DSC25 RTL	
YUV Out	Standard	Modify a block	
Epson Out	Epson	DSC25 RTL	Need Debug Need Sys function
Casio out	Casio	New RTL	Need to develop a RTL

Starndard mode DSC25のOutput(RGB)をそのまま出力する。

YUV mode 16YUV 出力はDVC システムにおいて必須であり、
DSC25のData Bus幅8-bitsから16-bits幅に変更する。

Casio mode NTSC, PAL, STDのモードがあり、新規にRTLを開発する必要がある。

Epson for Kodak 70k/110k-pixel DSC25でのBugをFixし、また、SYSのFunctionを追加する。

4.3 Output Summary

Table 5 : Output Summary

	Analog Output	Digital LCD			
	Composite	RGB out	YUV out	EPSON out	CASIO out
Out put Data width	Analog 1-line	8-bits	16-bits	6-bits	8-bits
Pixel #	720 x 480 / 720 x 570			312 x 230 (DB)	354 x 240
CLOCK Freq.(MHz)				12 / 12.273 / 14.318	6.75
H (Line) Freq.(kHz)	15.734 / 15.625			15.734	15.734 / 15.625
VSYNC Freq.(Hz)	59.94 / 50			59.94	59.9 / 50.0
Venc Clock	27MHz	27MHz	13.5 / 27MHz	27MHz	27MHz

4.3.1 Digital Output pin vs. Mode

Table 6 : Digital Output Mode pin

Pin Name	Digital LCD	Standard (DSC25)	EPSON	EPSON	CASIO	CASIO
H-sync	<-		<-		<-	
V-sync	<-		<-		<-	
DCLK	<-	DCLK	DCLK		DCLK	
Y7	<-	Data7	Data5		Data5	
Y6	<-	Data6	Data4		Data4	
Y5	<-	Data5	Data3		Data3	
Y4	<-	Data4	Data2		Data2	
Y3	<-	Data3	Data1		Data1	
Y2	<-	Data2	Data0		Data0	
Y1	<-	Data1	GCP	Xドライバー階調制御基準クロック信号	STBYB	Stand-by control signal
Y0	<-	Data0	LP	Xドライバー表示データラッチ信号	RIT	Horizontally flipping control signal
C7	<-	LCD_AC	RES	Xドライバー階調設定回路リセット信号	CP	Clock signal for charge pump 29.0kHz(=2*GPCK)
C6	<-	LCD_OE	XINH	Yドライバー出力間引き信号	STH	Sampling start signal input
C5	<-	Bright	YSCL	Yドライバー選択ラインシフトクロック	STB	Source driving control signal Data latch when STB raise/up
C4	<-	COMP_SYN C	YSCLD	Yロジッククランプ信号	GPCK	Gate Shift Clock (as like as H-sync)
C3	<-	PWM_OUT	FRYS	Yドライバー液晶交流化信号	GRES	output control signal for Gate driver Lo: Output off, Hi : Normal output
C2	<-		FRYP	揺さ振り回路交流化信号	POL	Per 1 line and also 1 field, polarity to be reversed.
C1	<-		FRX	Xドライバー液晶交流化信号		
C0	<-		DY	Yドライバーライン選択開始信号 (as like as V-sync)	GSRT	Gate Start Signal (as like as V-sync)

5. Block Diagram
5.1 DSC25 Block Diagram

DSC25のRTLから下記のBlockを作成した。 但し、CPUのControl signalとTiming generatorからのTiming signalは表記していない。




Figure 2 : Block Diagram of DSC25 Encoder

5.2 DM270 Modify / New Block Diagram




Figure 3 : Block Diagram of DSC27 Encoder

6. Each Block Diagram

6.1 GCP Table Controller




Figure 4 : GCP Table Controller

RAM specs

ClockはCPUのsystem clockにする

CPUからはWriteしかできない

Encoderから非同期でDataのReadをさせる。

テスト環境から、Latchは使用不可

<i>Synthesizable RAM</i>	<i>Description</i>	<i>Size</i>	<i>Latch</i>
BLS_SINGLE_PORT	Synch Bit-Writable 1P	22509.50	3-latch
MZS_SINGLE_PORT	Synch Word-Writable 1P	17883.25	0-latch
EYS_TWO_PORT	Asynch Word-Writable 2P		No-F/F
MGS_TWO_PORT	Asynch Read/Synch Write Word-Writable 2P	10104.25	0-latch
MSS_TWO_PORT	Synch Word-Writable 2P	14877.75	0-latch
MNS_DUAL_PORT	Synch Word-Writable DP	19123.50	32-latch

これらのことから、MGS-typeのRAMは使用可能であるが、今回は通常のF/Fで構成し、DecoderのLogicを削減する。

Shift CounterやShift RegisterなどはEncoderのClockで動作させる。

使用時の注意事項として、CPUはEncoder動作前にこのRAMにCodeを書き込み、動作中のRAM Accessは禁止とする。

6.2 Select External Sync / odd_nenen signal

Functionとして下記のように変更する。但し、どのblockであるか不明なため、RTLの解析が必要である。
解析する箇所は下記のようにになっている。

- ① OSDに供給するSync / odd_nenen信号としてAnalog用とDigital用の選択している。
- ② 選択された信号はこのvenc内部でも使用している。




Figure 5 : External sync / odd_nenen function diagram

Note :
 黒 : DSC25のfunction
 赤 : Additional function
 ローズ : Backup functionとして必要と考える

上記の内容とRTLから下記のBlock / signal変更するものと推察する。




Figure 6 : External sync / odd_nenen function diagram

また、DSC23ではこの機能がサポートされていたので、DSC23を参考にSync Signal generator(ssg)を変更する。




Figure 7 : sync signal generator (venc_ssg.vhd) Function diagram

Note: この図の緑色の部分は、ssgのTopでのLogicとなっている。

6.3 Video Data Filter Generator

下記の2つを機能とする。これは、110k-pixel のLCDパネルに対し顧客の要求仕様であり、4/23/02, Kodakからの要求のfilterをOSDからの入力にBlockを追加する。

- Y-levelの3-tap程度のFilter
- 27MHz Data rate

詳細はKodakの要求仕様(4/23/2002)を参照すると下記の2つのModeを考えている。

- 1+1 filter 過去1つの入力Dataと現在の入力Dataを加算し、/2 (平均)をする。
- 1+2+1 filter 2つの前のDataと1つ前のDataの2倍と現在の入力Dataを加算し、/4 (平均)をする。
上記1+1 filterを2段行った形となる。

と考えると、下記のようなFilterになる。但し下記の波形での出力は平均する前の値をOutputとしている。これは顧客要求の資料にあるFilter Outと異なるが、確認済みである。




Figure 8 : Y-filter 1+1 function




Figure 9 : Y-filter 1+2+1 function normal




Figure 10 : Y-filter function diagram

6.4 Venc31_fe25.vhd modify

下記はDSC25のData front end 処理のDiagramであるが、このBlockは変更せず、このBlockの出力と他のblockの出力をselectするblockをAdditionalで開発する。




Figure 11 : venc31_fe25 function diagram

6.5 Venc31_outif.vhd modify

このBlockも特に変更はない。




Figure 12 : venc31_outif function diagram

6.6 Venc25_rec601.vhd modify

下記の赤部分を変更する。

YUV 16-bits mode用のDataを出力する。その際、vencが13.5MHzで動作していても出力が13.5MHzになるようにmode切り替えを行えるようにする。




Figure 13 : venc25_rec601 function diagram

Table 7 : YC Data [15:0] Table

Base_135	s_dgi_sc		LCD_Pattern	YC_data
	[1]	[0]		
0	X	0	0	Y_in & Cb
			1	Y_in & Cr
		1	0	Y_in & Cr
			1	Y_in & Cb
1	0	X	0	Y_in & Cb
			1	Y_in & Cr
	1		0	Y_in & Cb
			1	Y_in & Cr

Table 8 : s_eav_sav_v / f Table

Palmd	S_h_count	Odd	Line_count	S_Odd(1)	s_eav_sav_v	s_eav_sav_f
0	1600	0	262	X	1	No-change
		1	9	X	0	No-change
		1	0	X	1	No-change
		0	9	X	0	No-change
		X	1	0	No-change	1
		X	3	0	No-change	0
		X	2	1	No-change	1
0	Not 1600	X	1	0	No-change	1
		X	Others	Others	No-change	No-change
1	1600	X	1	X	1	No-change
		1	25	X	0	No-change
		1	0	X	1	No-change
		0	25	X	0	No-change
		0	1	X	1	No-change
		X	3	0	No-change	0
		X	2	1	No-change	1
Others	Others	Others	Others	Others	No-change	No-change

This Table is active in the following Condition. In the others condition, All-register is not changed.

VencON = '1'

R601 = '1'

R601_xonrsync = '1'

Out_sel ≠ "10"

Drgbon = '0'

Table 9 : r601_data Table

r601_xnorsync	outsel	drgbon	palmd	d_hmaskp d_vmaskp	s_digi_sc	s_h_count	s_eav_sav_f / s_eav_sav_v	line_count	R601_data	Comments
1	Not "10"	0	0	X	X	1684	X	X	"1111_1111"	
						1685	X	X	"0000_0000"	
						1686	X	X	"0000_0000"	
						1687	00	X	"1001_1101"	
							01	X	"1011_0110"	
							10	X	"1101_1010"	
							Others	X	"1111_0001"	
						> 1687 [0] = 0	X	X	"1000_0000"	C-dummy
						> 1687 Others	X	X	"0001_0000"	Y-dummy
						240	X	X	"1111_1111"	
						241	X	X	"0000_0000"	
						242	X	X	"0000_0000"	
						243	00	X	"1000_0000"	
							01	X	"1010_1011"	
							10	X	"1100_0111"	
							Others	X	"1110_1100"	
						[0] = 0	X	< 11	"1000_0000"	C-dummy
						Others	X	< 11	"0001_0000"	Y-dummy
						> 243 [1:0] = 00	X	X	Cb_in	
						> 243 [1:0] = 01	X	X	Y_in	
						> 243 [1:0] = 10	X	X	Cr_in	
						> 243 [1:0] = 11	X	X	Y_in	
						[0] = 0	X	X	"1000_0000"	C-dummy
						Others	X	X	"0001_0000"	Y-dummy
			Others	X	X	1704	X	X	"1111_1111"	
						1705	X	X	"0000_0000"	
						1706	X	X	"0000_0000"	
						1707	00	X	"1001_1101"	
							01	X	"1011_0110"	
							10	X	"1101_1010"	
							Others	X	"1111_0001"	
						> 1707 [0] = 0	X	X	"1000_0000"	C-dummy
						> 1707 others	X	X	"0001_0000"	Y-dummy
						260	X	X	"1111_1111"	
						261	X	X	"0000_0000"	
						262	X	X	"0000_0000"	
						263	00	X	"1000_0000"	
							01	X	"1010_1011"	
							10	X	"1100_0111"	
							Others	X	"1110_1100"	
						[0] = 0	X	< 11	"1000_0000"	C-dummy
						Others	X	< 11	"0001_0000"	Y-dummy
						> 263 [1:0] = 00	X	X	Cb_in	
						> 243 [1:0] = 01	X	X	Y_in	
						> 243 [1:0] = 10	X	X	Cr_in	
						> 243 [1:0] = 11	X	X	Y_in	
						[0] = 0	X	X	"1000_0000"	C-dummy
						Others	X	X	"0001_0000"	Y-dummy
1	10	1	X	11	00	X	X	X	Cb_in	
					01				Y_in	
					10				Cr_in	
					Others				Y_in	
Others	Others	Others	X	X	00	X	X	X	"1000_0000"	Cb-dummy
					01				"0001_0000"	Y-dummy
					10				"1000_0000"	Cr-dummy
					Others				"0001_0000"	Y-dummy
Others	Others	Others	X	X	00	X	X	X	Cb_in	
					01				Y_in	
					10				Cr_in	
					Others				Y_in	

This Table is active in the following Condition. In the others condition, All-register is not changed.

VencON = '1'

R601 = '1'

6.7 RGB 27MHz 対応について

RGB Data のlow-pass-filterにおいて、Clockの1/2で動作しているようなので、rgbshuf1のblockのsctl0入力を'1'に固定する。特に内部の変更は必要ない考える。

DSC25のvenc内で13.5MHz動作をするための信号を探すと、sctl[1:0]の信号が下記の理由により、可能性ある。

- ① ssgで生成している (ssg/hvcounter/hhcounter/scounterでsctl[1:0]を生成している)
- ② 複数のBlockに供給されている (下記参照)

但し、下記の点で疑問があり、DSC25設計者に聞く、simulationなど、別途確認すべきである。

- ① Hsyncのような信号でResetされているので、外部Sync動作の場合どのようなようになるのか？
- ② ssg内でしか、sctl[1:0]のbit-1は使用されていない。
- ③ 信号名。

```
entity venc_scounter is port(
    reset_n      : in  std_logic;
    hr_n         : in  std_logic;
    clk          : in  std_logic;
    sctl         : out std_logic_vector(1 downto 0)
); end venc_scounter;

architecture rtl of venc_scounter is
    signal s_cnt: std_logic_vector(1 downto 0);

begin

    process(reset_n,clk)
    begin
        if (reset_n = '0') then
            s_cnt <= "00";
        elsif (clk'event) and (clk = '1') then
            if (hr_n = '0') then
                s_cnt <= "00";
            else
                s_cnt <= s_cnt+1;
            end if;
        end if;
    end process;

    sctl <= s_cnt;
```

Figure 14 : sctl[1:0] generate RTL

Table 10 : TFD Timing Controller Signal

Sctlを使用しているBlock	使用している信号	動作するときの値Enableとなる条件	影響を受ける信号	Comments
encssg	sctl[1:0]	?	解析していない	
enccce	sctl[0]	?	解析していない	
enccpr	sctl[0]	?	解析していない	
encypro	sctl[0]	?	解析していない	
enclpf	sctl[0]	?	解析していない	
drgbtim	sctl[0]	1	mk_hcount, hd[0], vd[0], 等	
dclkcnt	sctl[0]	?	解析していない	
encfe	sctl[0]	0	yo[9:0], uo[9:0], vo[9:0]	図参照
encrgbshuf1	sctl[0]	1	RGBのlow-pass-filter内のRegister	
outif	sctl[0]	1	Comp_sync	図参照

6.8 LCD Control signal Selector

どのTypeのLCD Timing Signalを出力するか、設定Registerに従い、Selectする。

6.10 Digital Data out control signals for CCDC (venc_armif.vhd)

6.10.1 Signal function

VENCのDigital Data OutのTimingを外部のClockにできるだけ合わせるように、CCDC Block内で Venc_FAST_CLOCKを使用し、F/Fync信号と元にDCLKの有効エリアを検出し、設定されたDCLKもパターンを出力する。

VencのBlockとしては下記の図のようにCCDC内にあるSelectorのselect信号をCPU registerとして用意し、CCDCに与える。

Table 11 : dclk control signals forCCDC

Signal name	Bits width	Function
venc_dclk_ofst	2	DCLKの出力タイミングを選択する。
venc_yuv	1	DCLKとVENC_FAST_CLOCKのどちらを出力するか選択する。

6.10.2 CCDC Block Diagram (参考)




Figure 16 : dclk controller function diagram

Note : Valid areaを検出するCounter, 設定registerなどのビット数を10-bitsから11-bitsにする。

7. REGISTERS

7.1 All registers

下記のRegisterのうち赤色が変更/追加になったRegisterである。

Table 12 : All Registers for venc

Register Name	Offset	R/W	Bits	Value	Description	Comments
VID01	0				Modify bit7-4	DSC25
VID02	1					DSC25
DLCDMD0	2					DSC25
DLCDMD1	3					DSC25
DCKPTN0E	0x04	R/W	15:0	0	DCLK Extract Pattern in even line	New
DCKPTN1E	0x05	R/W	15:0	0	DCLK Extract Pattern in even line	New
DCKPTN2E	0x06	R/W	15:0	0	DCLK Extract Pattern in even line	New
DCKPTN3E	0x07	R/W	15:0	0	DCLK Extract Pattern in even line	New
DCKPTN0O	0x08	R/W	15:0	0	DCLK Extract Pattern in odd line	New
DCKPTN1O	0x09	R/W	15:0	0	DCLK Extract Pattern in odd line	New
DCKPTN2O	0x0A	R/W	15:0	0	DCLK Extract Pattern in odd line	New
DCKPTN3O	0x0B	R/W	15:0	0	DCLK Extract Pattern in odd line	New
DCLKSTHE	0x0C	R/W	9:0	0	DCLK Enable Start Position in Horizontal even live	New
DCLKSTHO	0x0D	R/W	9:0	0	DCLK Enable Start Position in Horizontal odd line	New
DCLKVLDH	0x0E	R/W	9:0	0	DCLK Valid Area in Horizontal	DSC25
DCLKSTV	0x0F	R/W	9:0	0	DCLK Enable Start Position in Vertical	DSC25
DCLKVLDV	0x10	R/W	9:0	0	DCLK Valid Area in Vertical	DSC25
PULSE_W	11					DSC25
H_INTVL	12					DSC25
H_START	13					DSC25
H_VALID	14					DSC25
V_INTVL	15					DSC25
V_START	16					DSC25
V_VALID	17					DSC25
H_DELAY	18					DSC25
V_DELAY	19					DSC25
CULLLINE	1A					DSC25
PWMCTRL	1B					DSC25
PWMCOUNT	1C					DSC25
RGBLEVEL	1D					DSC25
ATTRBUT0	1E					DSC25
ATTRBUT1	1F					DSC25
ATTRBUT2	20					DSC25
REC601	21					DSC25
EPSON	22					New
GCPDATA	23					New
CASIO	24					New
DOUTCtl	25					New
SGHSYNP	26					New

7.2 REGISTERS (Addition fro DSC25)

DSC25に対して下記のcontrol bitを変更/追加する。

DM270 added/modified register (05/31/2002 ytanabe)

offset	reg name	bit	ini	description
00h	VID01	6	0	DAC power down 0 : normal 1 : power down
		5	0	DAC output enable 0 : disable (AOUT=0) 1 : enable
		4-3	0	reserved
22h	EPSON	15-12	0	reserved
		11	0	use vertical signal generated by DSC25 circuit 0 : DM270 version 1 : DSC25 version
		10	0	SYS control 0 : normal 1 : B-field up
		9	0	RGB processor rate 0 : 13.5MHz 1 : 27MHz
		8-7	0	CbCr pre-filter selector 00 : through 01 : 1+1 10 : 1+2+1
		6-5	0	Y pre-filter selector 00 : through 01 : 1+1 10 : 1+2+1
		4	0	EPSON panel select 0 : normal (DCLK toggles by every line) 1 : 18DBT type (DCLK toggles by every 3 lines)
		3	0	GCP RAM access disable 0 : access enable 1 : access disable
		2	0	GCP RAM use
		1-0	0	GCP pattern select
23h	GCPDATA	15-0	0	GCP table write/read port - ARM access is allowed only when EPSON[3]=0.
24h	CASIO	15-6	0	reserved
		5	1	GRES force low 0 : pulse internally generated 1 : force low
		4	0	display mode 0 : normal 1 : vertical reverse mode
		3	0	RIT port control
		2	0	STBYB port control
		1-0	0	CASIO LCD Panel Select 00 : standard 01 : NTSC 10 : PAL
25h	DOUTCtl	15-14	0	reserved
		13-12	0	dclk offset for CCDC (by Tanabe @ 5/31)
		11	0	yuv our control (by Tanabe @ 5/31)
		10	0	ext sync generator mode enable 0 : disable 1 : enable
		9	0	external field invert 0 : non-invert 1 : invert
		8	0	external field enable 0 : use internal 1 : enable
		7	0	external sync invert 0 : non-invert 1 : invert
		6	0	external sync enable 0 : internal 1 : enable
		5	0	CbCr order
		4	0	CbCr order base 13.5MHz
		3	0	digital output invert 0 : non-invert 1 : invert
		2-1	0	digital output mode 00 : RGB 01 : YUV16 10 : EPSON 11 : CASIO
		0	0	digital output disable 0 : enable 1 : disable (force 0)
26h	SGHSYNP	15-12	8	vsync counter preset value when ext sync generator mode
		8-0	2	hsync counter preset value when ext sync generator mode

Table 13 : Add control bits for DSC27

8. Interface

```

-----
-- Copyright (C) 2002, Texas Instruments Incorporated
-- All Rights Reserved
--
-- Project      : WW IAG / Imaging
-- Device number : F751549
-- Designator   : TMS320DM270 / DSC27
--
-- Library      : GS40 release 1.5
--               1.5V/3.3V, 5LM, INDUSTRIAL
-- TIP Version   : 3.2
--
-- File Name    : venc_top.sci
-- Author       : Shinri Inamori
-- Date        : 03/25/02
--
-- Abstract     : [ signal connection information ]
--
-----
-- RCS ID : $Id: venc_top.sci,v 1.2 2002-05-07 11:20:11+09 mkato Exp $
-----
-- Revision History :
-- $Log: venc_top.sci,v $
-- Revision 1.2 2002-05-07 11:20:11+09 mkato
-- *** empty log message ***
--
-- Revision 1.1 2002/04/18 01:47:07 mkato
-- Initial revision
--
-----
module      : venc_top
instance_sfx :

-- top signal      I/O  target signal      target module
-----
tst_scan          in    tst_scan          -- TST
clk_arm           in    clk_arm_venc       -- CLKC
clk              in    clk_enc_venc       -- CLKC
rst_n            in    rst_n              -- Global reset
ncs_arm          in    busc_ncs_venc      -- HSEL
nrw_arm          in    busc_nrw          -- HSEL
adrs_arm         in    busc_a(6 downto 1) -- HSEL
datai_arm        in    busc_do(15 downto 0) -- HSEL

vin              in    osd_enc_y          -- OSD
cbin             in    osd_enc_cb         -- OSD
crin             in    osd_enc_cr         -- OSD
ext_line_id      in    co_extline_id_i    -- MOD_CORE (for UNIPANC LCD)

ext_field        in    ccdc_odd_neven     -- CCDC
ext_vsync        in    ccdc_vd           -- CCDC
ext_hsync        in    ccdc_hd           -- CCDC

odd_neven        out    venc_even         -- OSD
osd_vsync        out    venc_vsync_n_out  -- OSD
osd_hsync        out    venc_hsync_n_out  -- OSD
--comp_sync      out    open              -- MOD_CORE
sclko            out    venc_sclko        -- CLKC

dclk             out    venc_dclk         -- CCDC
venc_dclk_ofst   out    venc_dclk_ofst    -- CCDC[1:0]
venc_yuv         out    venc_yuv         -- CCDC
yout             out    venc_yout_ccdc    -- CCDC
cout             out    venc_cout_ccdc    -- CCDC
bright           out    co_bright_o       -- MOD_CORE
--lcd_ac         out    open              -- MOD_CORE
--lcd_oe         out    open              -- MOD_CORE
--pwm_out        out    open              -- MOD_CORE

vsync_n          out    venc_vsync_n_ccdc -- CCDC
hsync_n          out    venc_hsync_n_ccdc -- CCDC
--da0            out    open              -- MOD_CORE (DAC R)
--da1            out    venc_da           -- MOD_CORE (DAC G)
--da2            out    open              -- MOD_CORE (DAC B)
--da3            out    open              -- MOD_CORE
--da0_enb        out    open              -- MOD_CORE
--da1_enb        out    venc_da_enb       -- MOD_CORE
--da2_enb        out    open              -- MOD_CORE
--da3_enb        out    open              -- MOD_CORE
da_data          out    venc_da           -- DAA15 D
da_oe            out    venc_da_oe        -- DAA15 OE
da_pdz           out    venc_da_pdz       -- DAA15 PDZ

datao_arm        out    venc_do           -- BUSC/HSEL
xpalmd           out    open             -- NTSC/PAL select 0:NTSC 1:PAL

```

Table 14 : ENC Top-level I/O List

9. TEST Methodology

None.

10. Reference (about the corresponding panels)

10.1 LCD panel

DCS25のEncoderに対し下記のLCD panelに対応するようにする。

Table 15 : Epson LCD Summary

	<i>Timing</i>	<i>Comments</i>	<i>Epson RTL</i>	<i>TI Device</i>	<i>Action</i>
①	15DA 16DA	Transmissive	OK	DSC27/16	Get 確認用RTL
②	16DB 18DB	Transmissive	OK	DSC27/16	Get 確認用RTL
③	18DC	Transmissive	OK	(DSC27/16)	Get 確認用RTL
④	18DE	Transmissive	-	DSCxx	No support
⑤	18DBT	Current model @ Kodak	OK	DSC25 + Epson TG	
⑥	18DCT	Next Target model @ Kodak	4/19	DSC27/16	4/19
⑦	25DC	For DVC application.	-	-	

Casio LCD panelは下記のようにになっている。

Table 16 : Casio LCD Summary

<i>Timing</i>	<i>Pixel Size</i>	<i>STH</i> <i>Start pulse</i> <i>period</i>	<i>Start Blank</i> <i>area</i> <i>in a line</i>	<i>Active</i> <i>area</i> <i>in a line</i>	<i>End Blank</i> <i>area in a</i> <i>line</i>	<i>GSRT</i> <i>Gate Start</i> <i>pulse freq.</i>	<i>GSRT</i> <i>Pulse</i> <i>Width</i>	<i>GPCLK</i> <i>Gate</i> <i>Clock freq.</i>
Unit	Dot	CLK	CLK	CLK	CLK	Hz	us	kHz
NTSC	354 x 240	429	11	354	64	59.9	30.0	15.734
PAL	354 x 240	432	11	354	67	50.0	1H	15.625
Standard	354 x 240	466	11	354	101	60.1	30.0	14.5

10.1.1 LCD panel Signal

10.1.1.1. Epson LCD Timing generator




Figure 17 : Epson TFD Timing Controller Block Diagram

Table 17 : TFD Timing Controller Signal

信号名	I/O	極性	機能	備考
RSTP	I	L	システムリセット	Lでリセット、非同期
CK12	I		システムクロック	
HD	I	L	水平同期信号	
VD	I	L	垂直同期信号	
RD[5:0]	I		入力画像信号R 上位[5] 下位[0]	
GD[5:0]	I		入力画像信号G 上位[5] 下位[0]	
BD[5:0]	I		入力画像信号B 上位[5] 下位[0]	
SYS	I		垂直方向のカンセリ制御信号	
PS[2:0]	I		表示機種切替信号	
TEST CTEST	I		テスト用信号	
GCP	O		Xドライバー階調制御基準クロック信号	
DOUT[5:0]	O		表示データ出力信号 上位[5] 下位[0]	
XSCL	O		Xドライバーシフトクロック	
RES	O		Xドライバー階調設定回路リセット信号	
LP	O		Xドライバー表示データラッチ信号	
FRX	O		Xドライバー液晶交流化信号	
XINH	O		Yドライバー出力間引き信号	
YSCL	O		Yドライバー選択ラインシフトクロック	
YSCLD	O		Yロジッククランプ信号	
FRYS	O		Yドライバー液晶交流化信号	
FRYP	O		揺さ振り回路交流化信号	
DY	O	L	Yドライバーライン選択開始信号	
FV	O		テスト用信号	
TIRST, TIHD TIVD TIR/G/BD[5:0]	I		テスト用信号	

Issue

VENC内のDCLKでこのblockが使用する12MHzを生成し、これをCLKCの入れCTS、Scanを挿入しこのBlockのClockをする。

10.1.1.2. Casio LCD Timing generator

RTL 等が無いため、参考の資料に基づき、Blockを新規に開発する必要がある。

Clockjはvenc自体のclockをそのまま使用する。

DCLKを6.75MHzになるようにし、これをF/FのEnable 信号をして使用、 または、27MHzで必要とする信号を生成する方法をが、考えられる。

See Casio Timing specs

Signal	Function	Remarks	備考
CLK	Source driving clock input	6.75MHz	
CP	Clock signal for charge pump	A 29.0kHz(=2*fGPCK) square wave with 50% duty	
STH	Sampling start signal input		1-H (1-line:429/432-clock) に1回"H"出力 10-pointから 11-point (1-clock分のみ)
STB	Source driving control signal	Data latch when STB raise/up.	1-H (1-line:429/432-clock) に1回"H"出力 0-pointから 38-point (1-clock分のみ)
GPCK	Gate Shift Clock	14.5kHz	1-H (1-line:429/432-clock) に1回"H"出力 0-pointから 60-point (1-clock分のみ)
GRES	Gate driver control signal output		1-H (1-line:429/432-clock) に1回"H"出力 30-pointから 398/401-point (1-clock分のみ)
POL	Polarity inversion switching signal input	Per 1 line and also 1 field, polarity to be reversed.	1-H (1-line: 429/432-clock) に1回変化 0-point
GSRT	Gate Start Signal		1-V (1-field: 523/623-clock) に1回"H"出力 37 or 36-line(1-line分のみ)、 398/401-point or 30-pointから90-point
RIT	Horizontally flipping control signal	Lo: Normal display mode, Hi: Horizontally flipped display mode	
STBYB	Stand-by control signal	Lo: Stand-by mode, Hi: Normal mode	
D00	Display data input	Starts on clock rising edge	
D01		00H: Black	
D02		D00: LSB D05: MSB	
D03		RGB data is inputted into D00-D05 in order.	
D04		Note: The RGB data is different order for each line, please be careful.	
D05		Gamma conversion is made the inside of driver IC	

CP signal

RIT signal

GSRT のTimingで出力変化をする。

Issue

動作確認の方法を明確にする。

DataのRateが27MHzになった場合の与え方。

外部のGCP tableに問題がないか？

ファイル名：	DM270_venc_spec_07_with
フォルダ：	D:\usr\mkato\work\dsc\dsc27\dsn_spec\venc
テンプレート：	C:\Program Files\Microsoft Office\Template\Normal.dot
表題：	NTSC/PAL Encoder Design Modify Document
副題：	DM270
作成者：	Yuzuru Tanabe
キーワード：	VENC
説明：	Ver 0.7
作成日時：	02/06/07 18:07
変更回数：	2
最終保存日時：	02/06/07 18:07
最終保存者：	Shinri Inamori
編集時間：	4 分
最終印刷日時：	02/06/10 21:04
最終印刷時のカウント	
ページ数：	28
単語数：	5,569 (約)
文字数：	16,707 (約)